JP2013219139A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013219139A
JP2013219139A JP2012087492A JP2012087492A JP2013219139A JP 2013219139 A JP2013219139 A JP 2013219139A JP 2012087492 A JP2012087492 A JP 2012087492A JP 2012087492 A JP2012087492 A JP 2012087492A JP 2013219139 A JP2013219139 A JP 2013219139A
Authority
JP
Japan
Prior art keywords
electrode
power semiconductor
semiconductor chip
semiconductor device
plate portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012087492A
Other languages
English (en)
Other versions
JP6084367B2 (ja
Inventor
Tetsutoyo Konno
哲豊 紺野
Toshiaki Morita
俊章 守田
Yusuke Asaumi
勇介 浅海
Takuji Ando
拓司 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012087492A priority Critical patent/JP6084367B2/ja
Publication of JP2013219139A publication Critical patent/JP2013219139A/ja
Application granted granted Critical
Publication of JP6084367B2 publication Critical patent/JP6084367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】表面電極に接続されるリード電極の接合信頼性を向上させる。
【解決手段】パワー半導体チップ１０１，１０２と、前記パワー半導体チップ１０１，１０２を搭載する回路配線パターン１０３Ｅを有する絶縁基板１０３と、前記パワー半導体チップ１０１，１０２の表面電極１０１Ｅ，１０２Ａと前記絶縁基板１０３の回路配線パターン１０３Ｅとを電気的に接続するリード電極１０５と、を備え、前記パワー半導体チップ１０１，１０２の表面電極１０１Ｅ，１０２Ａと接合されるリード電極１０５は、前記パワー半導体チップ１０１，１０２の面上で複数の薄板部１０５Ｂを有し、該複数の薄板部１０５Ｂが前記パワー半導体チップ１０１，１０２の表面電極１０１Ｅ，１０２Ａに接合される。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、パワー半導体チップを備える半導体装置に関する。
基板上に複数の半導体チップ（半導体素子）を搭載して、配線により接続したマルチチップモジュール型の半導体装置が知られている。このような半導体装置において、半導体チップをパワー半導体チップとする場合、電流容量を勘案して、パワー半導体チップと基板上のリード端子との間などを接続するワイヤを太くする必要がある。このため、ワイヤボンディングの作業時間が長くなり、スループットが小さいという課題がある。
これに対し、特許文献１には、パワー半導体素子と、該パワー半導体素子の制御素子とを同一のパッケージ格納した半導体装置において、パワー半導体素子をマウントするダイパッドと外部リード端子とを有するリードフレームと、パワー半導体素子の電極と外部リード端子との間、パワー半導体素子の電極と制御素子の電極との間の少なくとも一方を電気的に接続する板状の金属片と、パワー半導体素子，制御素子，金属片を樹脂封止する封止樹脂と、を備えることを特徴とする半導体装置が開示されている。これにより、半導体素子（半導体チップ）とリード端子との接続を生産性の高いものとすることができるようになっている。
特開２００９−２２４５２９号公報
ところで、近年、Ｓｉ（Silicon：ケイ素）にかわる次世代パワーデバイス用材料としてＳｉＣ（Silicon Carbide：炭化ケイ素）が注目され、ＳｉＣを用いる高耐圧のパワー半導体チップが開発されてきている。このような高耐圧のパワー半導体チップが適用されることにより、パワー半導体チップとリード端子との間を接続するワイヤ（リード）は、高電流密度化する傾向にある。
パワー半導体チップを備える半導体装置の電流密度が上昇すると、一つのパワー半導体チップに流れる電流量が増加するため、発熱量が増大し、これに伴う熱伸縮によりパワー半導体チップの裏面電極と絶縁基板の配線パターンを接続する接合層の劣化や、パワー半導体チップの表面電極とワイヤの接合信頼性が低下するという問題がある。
また、半導体装置の小面積化が求められており、パワー半導体チップの表面電極と絶縁基板上の配線パターンとの接続にワイヤを適用する場合、絶縁基板上の配線パターンの領域が不足して充分な数のワイヤを接続できないといった問題があった。このため、パワー半導体チップの表面電極と絶縁基板上の配線パターンを板状のリード電極で接続する必要がある。
しかしながらパワー半導体チップの表面電極と板状のリード電極を接合する場合、熱膨張係数の差により、大きな応力がかかり、パワー半導体チップの表面電極と板状のリード電極の接合信頼性が低下するという問題があった。
そこで、本発明は、パワー半導体チップを備える半導体装置において、パワー半導体チップの表面電極に接続されるリード電極の接合信頼性を向上させることを目的とする。また、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。
このような課題を解決するために、本発明は、パワー半導体チップと、前記パワー半導体チップを搭載する回路配線パターンを有する絶縁基板と、前記パワー半導体チップの表面電極と前記絶縁基板の回路配線パターンとを電気的に接続するリード電極と、を備え、前記パワー半導体チップの表面電極と接合されるリード電極は、前記パワー半導体チップの面上で複数の薄板部を有し、該複数の薄板部が前記パワー半導体チップの表面電極に接合されることを特徴とする半導体装置である。
本発明によれば、パワー半導体チップの表面電極に接続されるリード電極の接合信頼性を向上させることができる。
第１実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 リード電極とパワー半導体チップの表面電極との接合を示す部分拡大図である。 第２実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 第２実施形態に係る半導体装置におけるリード電極の接合方法を説明する図であり、（ａ）は接合前の図であり、（ｂ）は接合中の図である。 第３実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 第４実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 第５実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 第６実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。 第６実施形態に係る半導体装置の回路図である。 リード電極を取り付ける前の半導体装置の構成を説明する図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
以下、本発明を実施するための形態（以下「実施形態」という）について、適宜図面を参照しながら詳細に説明する。なお、各図において、共通する部分には同一の符号を付し重複した説明を省略する。
≪第１実施形態≫
図１および図１０を用いて第１実施形態に係る半導体装置について説明する。図１は、第１実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。図１０は、リード電極１０５を取り付ける前の半導体装置の構成を説明する図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
なお、半導体装置全体およびリード電極１０５の構成に関しては図１を用いて説明し、半導体装置の構成のうちリード電極１０５以外の各構成については図１０を用いて説明する。このため、図１０を用いて説明する構成については、図１においてはハッチングを省略する。
＜半導体装置＞
第１実施形態に係る半導体装置は、図１（ａ）に示すように、パワー半導体チップである絶縁ゲートバイポーラトランジスタ（以下「ＩＧＢＴ」(Insulated Gate Bipolar Transistor)と称する。）１０１と、同じくパワー半導体チップであるＳｉＣショットキーダイオード（以下「ＳＢＤ」(Schottky Barrier Diode)と称する。）１０２と、絶縁基板１０３と、放熱ベース１０４と、リード電極１０５と、を備え、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）と絶縁基板１０３がパワー半導体チップ下はんだ１０６ａ，１０６ｂで接続され、絶縁基板１０３と放熱ベース１０４が絶縁基板下はんだ１０７で接続されているとともに、図１（ｂ）に示すように、ゲートワイヤ１０８Ｇ，１０８Ｓと、を備えている。
なお、第１実施形態に係る半導体装置は、この他にも、上記構成を覆う樹脂ケース、外部接続用電極、放電防止のための内部充填剤等を備えているが、本実施形態で開示する技術内容と直接関係しないため省略する。
＜パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）＞
ＩＧＢＴ１０１は、図１０（ａ）に示すように、ＩＧＢＴ１０１の裏面側（絶縁基板１０３の側）にはコレクタ電極１０１Ｃが形成され、図１０（ｂ）に示すように、ＩＧＢＴ１０１の表面側（リード電極１０５の側）にはエミッタ電極１０１Ｅおよびゲート電極１０１Ｇが形成されている。
ＩＧＢＴ１０１は、ゲート電極１０１Ｇとエミッタ電極１０１Ｅとの電位差によって、コレクタ電極１０１Ｃとエミッタ電極１０１Ｅとの間の抵抗を制御することができるようになっている。即ち、ＩＧＢＴ１０１は、コレクタ電極１０１Ｃとエミッタ電極１０１Ｅとの間の導通／遮断を制御するスイッチング素子として機能させることができるようになっている。
ＳＢＤ１０２は、図１０（ａ）に示すように、ＳＢＤ１０２の裏面側（絶縁基板１０３の側）にはカソード電極１０２Ｋが形成され、図１０（ｂ）に示すように、ＳＢＤ１０２の表面側（図１（ａ）に示すリード電極１０５の側）にはアノード電極１０２Ａが形成されている。
図１（ａ）に示すように、ＳＢＤ１０２のアノード電極１０２Ａ（図１０参照）は、後述するリード電極１０５を介してＩＧＢＴ１０１のエミッタ電極１０１Ｅ（図１０参照）と電気的に接続され、図１０（ａ）に示すように、ＳＢＤ１０２のカソード電極１０２Ｋは後述する絶縁基板１０３のコレクタ配線パターン１０３Ｃおよびパワー半導体チップ下はんだ１０６ａ，１０６ｂを介してＩＧＢＴ１０１のコレクタ電極１０１Ｃと電気的に接続され、スイッチング素子であるＩＧＢＴ１０１の還流ダイオードとして機能するようになっている。
なお、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）のサイズは、耐圧仕様等により様々であるが、一般的に一辺の長さが１０ｍｍから２０ｍｍ、厚さは０．３ｍｍから１．０ｍｍ程度のものが多い。
＜絶縁基板１０３＞
パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）を搭載する絶縁基板１０３は、図１０（ａ）に示すように、絶縁層１０３Ｉと、絶縁層１０３Ｉの裏面側（放熱ベース１０４の側）に形成されたベタパターン１０３Ｂと、絶縁層１０３Ｉの表面側（パワー半導体チップの側）に形成された回路配線パターン（コレクタ配線パターン１０３Ｃ、エミッタ配線パターン１０３Ｅ、ゲート配線パターン１０３Ｇ、ゲート基準電位配線パターン１０３Ｓ）と、を有している。
絶縁層１０３Ｉは、厚さ０．５ｍｍ程度の絶縁材料（例えば、ＳｉＮ（窒化ケイ素）、ＡｌＮ（窒化アルミニウム）、ＡｌＯ（アルミナ）等のセラミック材料）で構成されている。
絶縁層１０３Ｉの裏面側に形成されたベタパターン１０３Ｂは、厚さ０．２ｍｍ程度のＡｌ（アルミニウム）またはＣｕ（銅）で構成され、絶縁層１０３Ｉにろう付けされており、表面はＮｉ（ニッケル）でメッキされている。
絶縁層１０３Ｉの表面側に形成された回路配線パターン（コレクタ配線パターン１０３Ｃ、エミッタ配線パターン１０３Ｅ、ゲート配線パターン１０３Ｇ、ゲート基準電位配線パターン１０３Ｓ）は、厚さ０．３ｍｍ程度のＡｌ（アルミニウム）またはＣｕ（銅）で構成され、絶縁層１０３Ｉにろう付けされており、表面はＮｉ（ニッケル）でメッキされている。
絶縁層１０３Ｉの表面側に形成された回路配線パターンは、コレクタ配線パターン１０３Ｃと、エミッタ配線パターン１０３Ｅと、ゲート配線パターン１０３Ｇと、ゲート基準電位配線パターン１０３Ｓと、に分かれている。
コレクタ配線パターン１０３Ｃは、パワー半導体チップ下はんだ１０６ａによりＩＧＢＴ１０１のコレクタ電極１０１Ｃと電気的に接続されているとともに、パワー半導体チップ下はんだ１０６ｂによりＳＢＤ１０２のカソード電極１０２Ｋと電気的に接続されている。なお、コレクタ配線パターン１０３Ｃは、外部接続用コレクタ電極（図示せず）と接続されるようになっている。
エミッタ配線パターン１０３Ｅは、図１（ａ）に示すように、後述するリード電極１０５と電気的に接続されることにより、リード電極１０５を介してＩＧＢＴ１０１のエミッタ電極１０１ＥおよびＳＢＤ１０２のアノード電極１０２Ａと電気的に接続されている。なお、エミッタ配線パターン１０３Ｅは、外部接続用エミッタ電極（図示せず）と接続されるようになっている。
ゲート配線パターン１０３Ｇは、図１０（ｂ）に示すように、ゲートワイヤ１０８ＧによりＩＧＢＴ１０１のゲート電極１０１Ｇと電気的に接続されている。
ゲート基準電位配線パターン１０３Ｓは、図１０（ｂ）に示すように、ゲートワイヤ１０８ＳによりＩＧＢＴ１０１のエミッタ電極１０１Ｅと電気的に接続されている。
ゲート配線パターン１０３Ｇおよびゲート基準電位配線パターン１０３Ｓは、外部接続用電極（図示せず）を介して外部のゲート駆動回路（図示せず）と接続されるようになっている。
このように構成されることにより、半導体装置は、外部のゲート駆動回路（図示せず）によって、ゲート配線パターン１０３Ｇとゲート基準電位配線パターン１０３Ｓとの電位差を制御して、ＩＧＢＴ１０１のゲート電極１０１Ｇとエミッタ電極１０１Ｅとの電位差を制御することにより、コレクタ配線パターン１０３Ｃと接続された外部接続用コレクタ電極（図示せず）とエミッタ配線パターン１０３Ｅと接続された外部接続用エミッタ電極（図示せず）との間の導通／遮断を制御することができるようになっている。
＜放熱ベース１０４＞
放熱ベース１０４は、図１０（ａ）に示すように、絶縁基板下はんだ１０７により絶縁層１０３Ｉのベタパターン１０３Ｂと接続されている。放熱ベース１０４は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）から発せられた熱を効率よく外部の冷却器（図示せず）に伝える役目をしている。材料としては、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）とＳｉＣ（炭化ケイ素）の合金などが用いられる。
＜リード電極１０５＞
リード電極１０５は、図１（ａ）および図１（ｂ）に示すように、ＩＧＢＴ１０１のエミッタ電極１０１Ｅと、ＳＢＤ１０２のアノード電極１０２Ａと、絶縁基板１０３のエミッタ配線パターン１０３Ｅとを、電気的に接続する。
ここで、第１実施形態のリード電極１０５は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）の面上で、肉厚に形成された厚板部１０５Ａと、複数の小面積の薄板部１０５Ｂと、を備えている。
ここで、図２を用いて、リード電極１０５とパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との接合について説明する。図２は、リード電極１０５とパワー半導体チップの表面電極との接合を示す部分拡大図である。
図２に示すように、リード電極１０５の薄板部１０５ＢとＩＧＢＴ１０１のエミッタ電極１０１Ｅとが超音波接合され、塑性流動接合部ＰＦが形成されている。一方、リード電極１０５の厚板部１０５ＡとＩＧＢＴ１０１のエミッタ電極１０１Ｅとの間では、接合しないようになっている。
なお、図示は省略するが、リード電極１０５とＳＢＤ１０２のアノード電極１０２Ａとの接続においても、リード電極１０５の薄板部１０５ＢとＳＢＤ１０２のアノード電極１０２Ａとが超音波接合されている。
また、リード電極１０５と絶縁基板１０３のコレクタ配線パターン１０３Ｃとの接続においても、リード電極１０５の薄板部１０５Ｂと絶縁基板１０３のコレクタ配線パターン１０３Ｃとが超音波接合されている。
ここで、第１実施形態のリード電極１０５と従来技術のリード電極（例えば、特許文献１参照）とを比較しつつ、第１実施形態に係る半導体装置の効果について説明する。
例えば特許文献１のように、平板状の薄板リード電極をパワー半導体チップの表面電極と全面的にはんだで接合すると、パワー半導体チップとリード電極の熱膨張係数に差があるため、温度変化により大きな剪断応力がかかり、温度の上昇／降下を繰り返すことによって、接合部が劣化するおそれがある。特に、パワー半導体チップがスイッチング素子として機能するＩＧＢＴ１０１においては、導通／遮断の繰り返しが多くなるため、温度の上昇／降下を繰り返しも多くなり、大電流化することにより温度変化も大きくなるため半導体装置の寿命が短くなるおそれがあった。
これに対し、第１実施形態のリード電極１０５は、小面積かつ多数の薄板部１０５Ｂでパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と接合することにより、剪断応力を低減して、接合部の劣化を防ぐことができる。
加えて、薄板部１０５Ｂ以外の領域を厚板部１０５Ａとして形成することにより、電流容量を大きくして、大電流を流すことが可能となる。これにより、リード電極１０５での発熱を低減させるとともに、リード電極１０５を低インダクタンス化することができる。
さらに、薄板部１０５Ｂで超音波接合することにより、超音波接合時の加圧力と超音波パワー（振幅）を低くしても接合することができるため、超音波接合時にパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）に与えるダメージを抑制することができ、パワー半導体チップ（ＩＧＢＴ１０１、ＳＢＤ１０２）の動作を正常に保つことができる。
なお、上記効果を奏するに好ましい条件は、リード電極１０５の薄板部１０５Ｂの厚さは０．１ｍｍ以上０．５ｍｍ以下であり、リード電極１０５の厚板部１０５Ａの厚さは０．８ｍｍ以上３．０ｍｍ以下である。
また、小面積の薄板部１０５Ｂの一辺の長さは、０．５ｍｍ以上２．０ｍｍ以下とし、パワー半導体チップの表面電極上に均等に配置するのが好ましい。
リード電極１０５の材料は、Ｃｕ（銅）またはＡｌ（アルミニウム）を使用するのが好ましい。Ｃｕを使用する場合、導電率が高いので、リード電極１０５のジュール損による発熱を低減することができる。また、Ａｌを使用する場合、パワー半導体チップの表面電極が一般的にＡｌで形成されていることと、Ａｌは硬度が比較的低いことから、超音波接合時にパワー半導体チップの表面電極に与えるダメージを抑制することが可能である。
＜半導体装置の製造方法＞
次に、第１実施形態に係る半導体装置の製造工程について説明する。
まず、回路配線パターンが形成された絶縁基板１０３の上にパワー半導体チップ下はんだ１０６ａ，１０６ｂと、ＩＧＢＴ１０１およびＳＢＤ１０２と、を搭載する。そして、加熱工程を経ることにより、ＩＧＢＴ１０１のコレクタ電極１０１Ｃと絶縁基板１０３のコレクタ配線パターン１０３Ｃとをパワー半導体チップ下はんだ１０６ａで接合し、ＳＢＤ１０２のカソード電極１０２Ｋと絶縁基板１０３のコレクタ配線パターン１０３Ｃとをパワー半導体チップ下はんだ１０６ｂで接合する。
その後、リード電極１０５を搭載し、リード電極１０５と絶縁基板１０３のエミッタ配線パターン１０３Ｅとを、エミッタ配線パターン１０３Ｅの直上で超音波接合する。また、リード電極１０５の薄板部１０５Ｂに超音波接合ツール（図示せず）を通して、リード電極１０５の薄板部１０５ＢをＩＧＢＴ１０１のエミッタ電極１０１ＥおよびＳＢＤ１０２のアノード電極１０２Ａと超音波接合する。このように接合することにより、リード電極１０５がパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と接合するのは、リード電極１０５の薄板部１０５Ｂとなっている。
その後、ＩＧＢＴ１０１のゲート電極１０１Ｇと絶縁基板１０３のゲート配線パターン１０３Ｇとをゲートワイヤ１０８Ｇでワイヤボンディングする。また、ＩＧＢＴ１０１のエミッタ電極１０１Ｅと絶縁基板１０３のゲート基準電位配線パターン１０３Ｓとをゲートワイヤ１０８Ｓでワイヤボンディングする。
その後、放熱ベース１０４上に絶縁基板下はんだ１０７およびリード電極１０５を接合した絶縁基板１０３を搭載する。そして、加熱工程を経ることにより、放熱ベース１０４と絶縁基板１０３のベタパターン１０３Ｂとを絶縁基板下はんだ１０７で接合する。
なお、説明は省略するが、樹脂ケース（図示せず）を放熱ベース１０４に接着する工程、外部接続用電極（図示せず）を絶縁基板１０３上の各配線パターンに接合する工程、樹脂ケース内部に放電防止のための内部充填剤（図示せず）を注入し熱処理する工程等を経て、半導体装置が完成する。
≪第２実施形態≫
図３を用いて第２実施形態に係る半導体装置について説明する。図３は、第２実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
第２実施形態に係る半導体装置（図３参照）は、第１実施形態に係る半導体装置（図１参照）と比較して、リード電極１０５の構成およびパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ（図１０参照）、ＳＢＤ１０２のアノード電極１０２Ａ（図１０参照））との接合が異なっている。その他の構成等は、第１実施形態に係る半導体装置（図１参照）と同様であり説明を省略する。
第２実施形態のリード電極１０５は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）の面上で、肉厚に形成された厚板部１０５Ａと、複数の小面積の薄板部１０５Ｂと、を備えている。
そして、この薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）に超音波接合されているとともに、厚板部１０５Ａは、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と空間を介して対向している。即ち、リード電極１０５の薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）の側に屈曲して、超音波接合されている。
第２実施形態のリード電極１０５をこのように構成することによって、第２実施形態に係る半導体装置（図３参照）は、第１実施形態に係る半導体装置（図１参照）で示した効果に加え、以下の効果が得られる。
即ち、リード電極１０５の厚板部１０５Ａの熱伸縮を、薄板部１０５Ｂの屈曲部がバネの役割を果たし吸収するので、接合部へ応力を与えず、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とリード電極１０５の接合信頼性が向上する。
なお、上記効果を奏するに好ましい条件は、リード電極１０５の薄板部１０５Ｂの厚さは０．１ｍｍ以上０．５ｍｍ以下であり、リード電極１０５の厚板部１０５Ａの厚さは０．８ｍｍ以上３．０ｍｍ以下である。
また、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とリード電極１０５の厚板部１０５Ａとの空間距離は０．５ｍｍ以上３．０ｍｍ以下であることが好ましい。
また、小面積の薄板部１０５Ｂの一辺の長さは、０．５ｍｍ以上２．０ｍｍ以下とし、パワー半導体チップの表面電極上に均等に配置するのが好ましい。
第２実施形態のリード電極１０５の材料は、第１実施形態のリード電極１０５と同様に、Ｃｕ（銅）またはＡｌ（アルミニウム）を使用するのが好ましい。Ｃｕを使用する場合、導電率が高いので、リード電極１０５のジュール損による発熱を低減することができる。また、Ａｌを使用する場合、パワー半導体チップの表面電極が一般的にＡｌで形成されていることと、Ａｌは硬度が比較的低いことから、超音波接合時にパワー半導体チップの表面電極に与えるダメージを抑制することが可能である。
ここで、図４を用いて、リード電極１０５とパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との接合方法について説明する。図４は、第２実施形態に係る半導体装置におけるリード電極１０５の接合方法を説明する図であり、（ａ）は接合前の図であり、（ｂ）は接合中の図である。
図４（ａ）に示すように、接合前のリード電極１０５は、薄板部１０５Ｂの底部と厚板部１０５Ａの底部とが同じ位置にあるようになっている。そして、図４（ｂ）に示すように、薄板部１０５Ｂに超音波接合ツールＵＴを押し当てることにより、薄板部１０５Ｂが屈曲して、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と接合される。
ここで、ＩＧＢＴ１０１とＳＢＤ１０２の厚さが異なる場合でも、屈曲部がその厚の差を吸収することができる。このため、ＩＧＢＴ１０１とＳＢＤ１０２の厚さが異なる場合でも、図４（ａ）に示すように、ＩＧＢＴ１０１と接合する薄板部１０５Ｂの底部と、ＳＢＤ１０２と接合する薄板部１０５Ｂの底部と、厚板部１０５Ａの底部とを、平板状に成形することができるので、リード電極１０５を簡単に作成できるという効果もある。
≪第３実施形態≫
図５を用いて第３実施形態に係る半導体装置について説明する。図５は、第３実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
第３実施形態に係る半導体装置（図５参照）は、第１実施形態に係る半導体装置（図１参照）と比較して、リード電極１０５の構成およびパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との接合が異なっている。その他の構成等は、第１実施形態に係る半導体装置（図１参照）と同様であり説明を省略する。
第３実施形態のリード電極１０５は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）の面上で、肉厚に形成された厚板部１０５Ａと、複数の小面積の薄板部１０５Ｂと、を備えている。
リード電極１０５の薄板部１０５Ｂは第１の電極材料により形成され、リード電極１０５の厚板部１０５Ａは第１の電極材料と第２の電極材料の積層により形成されている。なお、第１の電極材料と第２の電極材料の積層化は、２種類の金属材料を圧延加工することにより作成できる。
そして、この第１の電極材料の薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）に超音波接合されている。
第３実施形態のリード電極１０５をこのように構成することによって、第３実施形態に係る半導体装置（図５参照）は、第１実施形態に係る半導体装置（図１参照）で示した効果に加え、以下の効果が得られる。
即ち、第１の電極材料を、低硬度な金属材料とすることによって、超音波接合時に、パワー半導体チップの表面電極へ与えるダメージを抑制できるとともに、第２の電極材料を高導電率な金属材料とすることで、より大電流を流すことが可能となる。
低硬度な第１の電極材料としては、例えばＡｌ（アルミニウム）やＮｉ（ニッケル）が好適である。また、第２の電極材料としては、例えばＣｕ（銅）が好適である。
あるいは、第１の電極材料を、低熱膨張係数な材料とすることにより、温度変化により発生する接合界面の応力をより低減でき、接合信頼性を向上させるとともに、第２の電極材料を高導電率な金属材料とすることで、より大電流を流すことが可能となる。
低熱膨張係数の第１の電極材料としては、例えばＣｕ（銅）と炭素繊維の複合材料が好適である。また、第２の電極材料としては、例えばＣｕ（銅）が好適である。
≪第４実施形態≫
図６を用いて第４実施形態に係る半導体装置について説明する。図６は、第４実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
第４実施形態に係る半導体装置（図６参照）は、第２実施形態に係る半導体装置（図３参照）と比較して、リード電極１０５の構成およびパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との接合が異なっている。その他の構成等は、第２実施形態に係る半導体装置（図３参照）と同様であり説明を省略する。
第２実施形態のリード電極１０５は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）の面上で、肉厚に形成された厚板部１０５Ａと、複数の小面積の薄板部１０５Ｂと、を備えている。
リード電極１０５の薄板部１０５Ｂは第１の電極材料により形成され、リード電極１０５の厚板部１０５Ａは第１の電極材料と第２の電極材料の積層により形成されている。なお、第１の電極材料と第２の電極材料の積層化は、２種類の予めパターニングされた金属材料を圧延加工することにより作成できる。
そして、この第１の電極材料の薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）に超音波接合されているとともに、第２の電極材料の厚板部１０５Ａは、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と空間を介して対向している。即ち、リード電極１０５の薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）の側に屈曲して、超音波接合されている。
第４実施形態のリード電極１０５をこのように構成することによって、第４実施形態に係る半導体装置（図６参照）は、第１実施形態に係る半導体装置（図１参照）で示した効果、第２実施形態に係る半導体装置（図３参照）で示した効果、および、第３実施形態に係る半導体装置（図５参照）で示した効果が得られる。
≪第５実施形態≫
図７を用いて第５実施形態に係る半導体装置について説明する。図７は、第５実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
第５実施形態に係る半導体装置（図７参照）は、第２実施形態に係る半導体装置（図３参照）と比較して、リード電極１０５とパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との接合方法が異なっている。その他の構成等は、第２実施形態に係る半導体装置（図３参照）と同様であり説明を省略する。
第５実施形態に係る半導体装置は、パワー半導体チップであるＩＧＢＴ１０１と、パワー半導体チップであるＳＢＤ１０２と、絶縁基板１０３と、放熱ベース１０４と、リード電極１０５と、パワー半導体チップ下はんだ１０６ａ，１０６ｂと、絶縁基板下はんだ１０７と、ゲートワイヤ１０８Ｇ，１０８Ｓと、を備え、更に、図７（ａ）に示すように、リード電極１０５とパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とを接合するリード電極接合材１０９を備えている。
第５実施形態のリード電極１０５は、パワー半導体チップ（ＩＧＢＴ１０１，ＳＢＤ１０２）の面上で、肉厚に形成された厚板部１０５Ａと、複数の小面積の薄板部１０５Ｂと、を備えている。
そして、この薄板部１０５Ｂがリード電極接合材１０９を介してパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）に超音波接合されているとともに、厚板部１０５Ａは、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と空間を介して対向している。即ち、リード電極１０５の薄板部１０５Ｂがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）の側に屈曲して、リード電極接合材１０９を介して超音波接合されている。
リード電極接合材１０９は、リード電極１０５の薄板部１０５Ｂと、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とを接合する役割を担っている。リード電極接合材１０９の材料は、焼結されたＡｇ（銀）または焼結されたＣｕ（銅）であることが好ましい。
リード電極接合材１０９は、焼結する前は、ＡｇまたはＣｕの微粒子が有機溶剤に含有されたペースト状の材料であり、リード電極１０５の薄板部１０５Ｂとパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との間に塗布される。なお、焼結の容易さを増すためには、ペースト内に含有された微粒子の粒径は０．５μｍから３．０μｍとするのがよい。
リード電極１０５の薄板部１０５Ｂ上に超音波接合ツールＵＴ（図４参照）を押し当てて、超音波振動させることにより、振動の摩擦熱で有機溶剤が揮発すると共に、微粒子が焼結することにより、リード電極１０５の薄板部１０５Ｂとパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とが接合される。
第５実施形態に係る半導体装置をこのように構成することによって、第５実施形態に係る半導体装置（図７参照）は、第１実施形態に係る半導体装置（図１参照）で示した効果および第２実施形態に係る半導体装置（図３参照）で示した効果に加え、以下の効果が得られる。
即ち、一般的な超音波接合では、接合対象材料の塑性流動を促すため、強い加圧を必要とするため、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）にダメージを与えるおそれがある。
これに対し、第５実施形態に係る半導体装置では、リード電極１０５とパワー半導体チップの表面電極の塑性流動よりも、ペースト状のリード電極接合材１０９の焼結を促す摩擦熱を発生させることを主目的とした超音波接合ツールＵＴの接合条件とできるので、比較的弱い加圧でよく、パワー半導体チップの表面電極に与えるダメージを抑制することができる。
第５実施形態のリード電極１０５の材料は、第１実施形態のリード電極１０５および第２実施形態のリード電極１０５と同様に、Ｃｕ（銅）またはＡｌ（アルミニウム）を使用するのが好ましい。Ｃｕを使用する場合、導電率が高いので、リード電極１０５のジュール損による発熱を低減することができる。また、Ａｌを使用する場合、パワー半導体チップの表面電極が一般的にＡｌで形成されていることと、Ａｌは硬度が比較的低いことから、超音波接合時にパワー半導体チップの表面電極に与えるダメージを抑制することが可能である。
また、第５実施形態に係る半導体装置において、リード電極接合材１０９としてＡｇ（銀）またはＣｕ（銅）の微粒子の焼結体を用いるものとして説明したが、これに限られるものではなく、リード電極接合材１０９として、はんだを用いることも可能である。
リード電極接合材１０９としてはんだを用いる場合は、リード電極１０５の薄板部１０５Ｂとパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）との間にクリームはんだを塗布し、加熱工程を経ることによって、リード電極１０５の薄板部１０５Ｂとパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）とを接合させることができる。
なお、図７（ａ）および図７（ｂ）に示すように、リード電極１０５の薄板部１０５Ｂが屈曲するとともに、リード電極１０５の厚板部１０５Ａがパワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と空間を介して対向しているため、リード電極１０５とパワー半導体チップの表面電極とが全面的にはんだで接合することなく、小面積かつ多数の接合部が形成されるため、剪断応力を低減して、接合部の劣化を防ぐことができる。
≪第６実施形態≫
図８を用いて第６実施形態に係る半導体装置について説明する。図８は、第６実施形態に係る半導体装置の構成を示す図であり、（ａ）はＡ−Ａ線断面図であり、（ｂ）は上面図である。
第６実施形態に係る半導体装置（図８参照）は、第２実施形態に係る半導体装置（図３参照）に加え、外部接続用エミッタ電極１１０と、外部接続用コレクタ電極１１１と、を備えている。その他の構成等は、第２実施形態に係る半導体装置（図３参照）と同様であり説明を省略する。
第６実施形態に係る半導体装置は、パワー半導体チップであるＩＧＢＴ１０１と、パワー半導体チップであるＳＢＤ１０２と、絶縁基板１０３と、放熱ベース１０４と、リード電極１０５と、パワー半導体チップ下はんだ１０６ａ，１０６ｂと、絶縁基板下はんだ１０７と、ゲートワイヤ１０８Ｇ，１０８Ｓと、を備え、更に、図８（ａ）および図８（ｂ）に示すように、外部接続用エミッタ電極１１０と、外部接続用コレクタ電極１１１と、を備えている。
外部接続用エミッタ電極１１０は、外部機器（図示せず）との電気的接続の役割を果たしており、半導体装置の内部では、絶縁基板１０３のエミッタ配線パターン１０３Ｅに接続されている。また、外部接続用コレクタ電極１１１は、外部機器（図示せず）との電気的接続の役割を果たしており、半導体装置の内部では、絶縁基板１０３のコレクタ配線パターン１０３Ｃに接続されている。
ここで、リード電極１０５の厚板部１０５Ａおよび外部接続用エミッタ電極１１０は、
図８（ａ）および図８（ｂ）に示すように、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）と平行な広幅面が形成されている。また、外部接続用エミッタ電極１１０も、図８（ａ）および図８（ｂ）に示すように、パワー半導体チップの表面電極と平行な広幅面が形成されている。また、外部接続用コレクタ電極１１１も、図８（ａ）および図８（ｂ）に示すように、パワー半導体チップの表面電極と平行な広幅面が形成されている。
そして、互いに平行なリード電極１０５の厚板部１０５Ａの広幅面と外部接続用エミッタ電極１１０の広幅面とは、近接配置されている。
ここで、図８（ａ）および図９を用いて、第６実施形態に係る半導体装置における電流の向きについて説明する。図９は第６実施形態に係る半導体装置の回路図である。
図８（ａ）に示すように、ＩＧＢＴ１０１がオン状態の時、第６実施形態に係る半導体装置に流れる電流の向きを矢印で示す。第６実施形態に係る半導体装置において、電流は、外部接続用コレクタ電極１１１、コレクタ配線パターン１０３Ｃ、パワー半導体チップ下はんだ１０６ａ，１０６ｂ、パワー半導体チップ（ＩＧＢＴ１０１、ＳＢＤ１０２）、リード電極１０５、エミッタ配線パターン１０３Ｅ、外部接続用エミッタ電極１１０の順に流れるようになっている。
ここで、図８（ａ）に示すように、リード電極１０５の厚板部１０５Ａの広幅面を流れる電流Ｉ105と、外部接続用エミッタ電極１１０の広幅面を流れる電流Ｉ110とは、流れる電流の向きが互いに逆方向となるように、リード電極１０５および外部接続用エミッタ電極１１０を配置されるようになっている。
このように、リード電極１０５の厚板部１０５Ａの広幅面と外部接続用エミッタ電極１１０の広幅面とを近接配置すると共に、広幅面での電流の向きが互いに逆方向となるようにすることによって、パワー半導体チップの表面電極（ＩＧＢＴ１０１のエミッタ電極１０１Ｅ、ＳＢＤ１０２のアノード電極１０２Ａ）から外部接続用エミッタ電極１１０の間に発生する寄生インダクタンスＬ105，Ｌ110（図９参照）を低減することができる。
なお、寄生インダクタンスは、電流の変化率に比例する起電力を発生させるため、この寄生インダクタンスによる起電力によって、パワー半導体チップに過電圧がかかり、パワー半導体チップの特性を劣化させたり、複数のパワー半導体チップを搭載する場合、寄生インダクタンスの影響により各パワー半導体チップの電流にばらつきが生じさせたりするなどといった問題が生じるおそれがある。
また、電極や配線に発生する寄生インダクタンスは、電極や配線の幅が広いほど低くすることができ、また互いの磁界を打ち消すため逆向きの電流経路を持つ導体同士を近接させるほど低くすることができる。
第６実施形態に係る半導体装置ではこの効果を利用して、リード電極１０５の厚板部１０５Ａと外部接続用エミッタ電極１１０に幅広な部分（広幅面）を設け、これらを平行に平板状に配置し、さらに幅広の部分において、互いに電流が逆向きとなるように配置した。
リード電極１０５の厚板部１０５Ａの広幅面と外部接続用エミッタ電極１１０の広幅面との間隔は、小さくするほどよく、好ましくは３ｍｍ以下とするのがよい。なお、リード電極１０５の厚板部１０５Ａと外部接続用エミッタ電極１１０とは略同電位であるため、仮に接していてもよい。
同様に、外部接続用エミッタ電極１１０の広幅面を流れる電流Ｉ110と、外部接続用コレクタ電極１１１の広幅面を流れる電流Ｉ111とは、流れる電流の向きが互いに逆方向となるように配置されるようになっている。
このように、外部接続用エミッタ電極１１０の広幅面と外部接続用コレクタ電極１１１の広幅面を近接配置すると共に、広幅面での電流の向きが互いに逆方向とすることによって、寄生インダクタンスＬ110，Ｌ111を低減することができる。
≪変形例≫
なお、本実施形態（第１実施形態〜第６実施形態）に係る半導体装置は、上記実施形態の構成に限定されるものではなく、発明の趣旨を逸脱しない範囲内で種々の変更が可能である。
本実施形態に係る半導体装置は、スイッチング素子として機能するパワー半導体チップとしてＩＧＢＴ１０１を用いるものとして説明したが、これに限られるものではなく、電流の通電／遮断を切り替え可能な素子なら使用することが可能である。例えば、パワーＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を用いることも可能である。
また、還流ダイオードとしてＳｉＣショットキーダイオードを用いるものとして説明したが、これに限られるものではない。例えば、Ｓｉダイオードを用いる場合も、同様の効果が得られる。
また、ゲート基準電位配線パターン１０３Ｓを設けずに、エミッタ配線パターン１０３Ｅで代用してもよい。
１０１ ＩＧＢＴ（パワー半導体チップ）
１０１Ｃ コレクタ電極
１０１Ｅ エミッタ電極（表面電極）
１０１Ｇ ゲート電極
１０２ ＳＢＤ（パワー半導体チップ）
１０２Ａ アノード電極（表面電極）
１０２Ｋ カソード電極
１０３ 絶縁基板
１０３Ｉ 絶縁層
１０３Ｂ ベタパターン
１０３Ｃ コレクタ配線パターン（回路配線パターン）
１０３Ｅ エミッタ配線パターン（回路配線パターン）
１０３Ｇ ゲート配線パターン（回路配線パターン）
１０３Ｓ ゲート基準電位配線パターン（回路配線パターン）
１０４ 放熱ベース
１０５ リード電極
１０５Ａ 厚板部
１０５Ｂ 薄板部
１０９ リード電極接合材（焼結層）
１１０ 外部接続用エミッタ電極（外部接続用電極）
１１１ 外部接続用コレクタ電極
ＰＦ 塑性流動接合部
ＵＴ 超音波接合ツール

Claims (14)

  1. パワー半導体チップと、
    前記パワー半導体チップを搭載する回路配線パターンを有する絶縁基板と、
    前記パワー半導体チップの表面電極と前記絶縁基板の回路配線パターンとを電気的に接続するリード電極と、を備え、
    前記パワー半導体チップの表面電極と接合されるリード電極は、前記パワー半導体チップの面上で複数の薄板部を有し、
    該複数の薄板部が前記パワー半導体チップの表面電極に接合される
    ことを特徴とする半導体装置。
  2. 前記パワー半導体チップの表面電極と接合される前記リード電極が、前記パワー半導体チップ面上で厚板部を有し、
    該厚板部は、前記パワー半導体チップの表面電極と空間を介して対向している
    ことを特徴とする請求項１に記載の半導体装置。
  3. 外部機器と電気的に接続される外部接続用電極を更に備え、
    前記リード電極の厚板部と、前記リード電極と前記絶縁基板の回路配線パターンを介して接続される外部接続用電極は、前記パワー半導体チップの表面電極と並行な広幅面をそれぞれ有し、
    前記リード電極の厚板部の広幅面と、前記外部接続用電極の広幅面とは、３ｍｍ以下の間隔を設けて近接配置されており、
    前記リード電極の厚板部の広幅面を流れる電流の向きと、前記外部接続用電極の広幅面を流れる電流の向きとは、互いに逆方向である
    ことを特徴とする請求項２に記載の半導体装置。
  4. 前記パワー半導体チップの表面電極と、前記リード電極の薄板部とは、超音波接合によって接合される
    ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
  5. 前記リード電極の薄板部は、第１の電極材料により形成され、
    前記リード電極の厚板部は、第１の電極材料と第２の電極材料の積層により形成される
    ことを特徴とする請求項４に記載の半導体装置。
  6. 前記パワー半導体チップの表面電極と、前記リード電極の薄板部とは、Ａｇの焼結層またはＣｕの焼結層を介して接合される
    ことを特徴とする請求項４に記載の半導体装置。
  7. 前記パワー半導体チップの表面電極と、前記リード電極の薄板部とは、はんだを介して接合される
    ことを特徴とする請求項２に記載の半導体装置。
  8. 前記リード電極の薄板部の厚さは、０．１ｍｍ以上０．５ｍｍ以下であり、
    前記リード電極の厚板部の厚さは、０．８ｍｍ以上３．０ｍｍ以下である
    ことを特徴とする請求項１に記載の半導体装置。
  9. 前記リード電極の薄板部の厚さは、０．１ｍｍ以上０．５ｍｍ以下であり、
    前記リード電極の厚板部の厚さは、０．８ｍｍ以上３．０ｍｍ以下であり、
    前記パワー半導体チップの表面電極と前記リード電極の厚板部との空間距離は０．５ｍｍ以上３．０ｍｍ以下である
    ことを特徴とする請求項２に記載の半導体装置。
  10. 前記第１の電極材料はＡｌであり、前記第２の電極材料はＣｕである
    ことを特徴とする請求項５に記載の半導体装置。
  11. 前記第１の電極材料はＮｉであり、前記第２の電極材料はＣｕである
    ことを特徴とする請求項５に記載の半導体装置。
  12. 前記第１の電極材料はＣｕと炭素繊維の複合材料であり、前記第２の電極材料はＣｕである
    ことを特徴とする請求項５に記載の半導体装置。
  13. 前記リード電極はＡｌである
    ことを特徴とする請求項１に記載の半導体装置。
  14. 前記リード電極はＣｕである
    ことを特徴とする請求項１に記載の半導体装置。
JP2012087492A 2012-04-06 2012-04-06 半導体装置 Active JP6084367B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012087492A JP6084367B2 (ja) 2012-04-06 2012-04-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012087492A JP6084367B2 (ja) 2012-04-06 2012-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2013219139A true JP2013219139A (ja) 2013-10-24
JP6084367B2 JP6084367B2 (ja) 2017-02-22

Family

ID=49590933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012087492A Active JP6084367B2 (ja) 2012-04-06 2012-04-06 半導体装置

Country Status (1)

Country Link
JP (1) JP6084367B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018943A (ja) * 2013-07-11 2015-01-29 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
JP2015144169A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体モジュール
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP2017069521A (ja) * 2015-10-02 2017-04-06 株式会社日立製作所 半導体パワーモジュールおよび移動体
CN109075086A (zh) * 2016-04-19 2018-12-21 罗姆股份有限公司 半导体装置、功率模块及其制造方法
WO2021181747A1 (ja) * 2020-03-11 2021-09-16 株式会社日立パワーデバイス 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001500670A (ja) * 1996-09-18 2001-01-16 シーメンス アクチエンゲゼルシヤフト 出力半導体構成エレメントのための電流接続部
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007288095A (ja) * 2006-04-20 2007-11-01 Fuji Electric Holdings Co Ltd 半導体装置およびその製造に用いるスポット摩擦攪拌接合装置
JP2008244242A (ja) * 2007-03-28 2008-10-09 Hitachi Ltd 半導体装置、その製造方法、複合金属体及びその製造方法
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001500670A (ja) * 1996-09-18 2001-01-16 シーメンス アクチエンゲゼルシヤフト 出力半導体構成エレメントのための電流接続部
JP2006202885A (ja) * 2005-01-19 2006-08-03 Mitsubishi Electric Corp 半導体装置
JP2007288095A (ja) * 2006-04-20 2007-11-01 Fuji Electric Holdings Co Ltd 半導体装置およびその製造に用いるスポット摩擦攪拌接合装置
JP2008244242A (ja) * 2007-03-28 2008-10-09 Hitachi Ltd 半導体装置、その製造方法、複合金属体及びその製造方法
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018943A (ja) * 2013-07-11 2015-01-29 株式会社 日立パワーデバイス パワー半導体モジュールおよびそれを用いた電力変換装置
JPWO2015111691A1 (ja) * 2014-01-27 2017-03-23 三菱電機株式会社 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
US9899345B2 (en) 2014-01-27 2018-02-20 Mitsubishi Electric Cooperation Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP2015142063A (ja) * 2014-01-30 2015-08-03 三菱電機株式会社 パワーモジュール及びパワーモジュールの製造方法
JP2015144169A (ja) * 2014-01-31 2015-08-06 三菱電機株式会社 半導体モジュール
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2017069521A (ja) * 2015-10-02 2017-04-06 株式会社日立製作所 半導体パワーモジュールおよび移動体
CN109075086A (zh) * 2016-04-19 2018-12-21 罗姆股份有限公司 半导体装置、功率模块及其制造方法
CN109075086B (zh) * 2016-04-19 2022-07-15 罗姆股份有限公司 半导体装置、功率模块及其制造方法
WO2021181747A1 (ja) * 2020-03-11 2021-09-16 株式会社日立パワーデバイス 半導体装置
JP2021145010A (ja) * 2020-03-11 2021-09-24 株式会社 日立パワーデバイス 半導体装置
JP7267963B2 (ja) 2020-03-11 2023-05-02 株式会社 日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
JP6084367B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
JP6084367B2 (ja) 半導体装置
JP5542567B2 (ja) 半導体装置
JP6143884B2 (ja) パワーモジュール
JP6300386B2 (ja) 半導体装置
US8981538B2 (en) Semiconductor device and a method for manufacturing a semiconductor device
JP6755386B2 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP2015220429A (ja) 半導体装置
JP2006222298A (ja) 半導体装置およびその製造方法
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
US10475721B2 (en) Power semiconductor device and method for manufacturing same
JPWO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP2006196765A (ja) 半導体装置
US10872846B2 (en) Solid top terminal for discrete power devices
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
JP5418654B2 (ja) 半導体装置
JP5724415B2 (ja) 半導体モジュール
EP2840607A1 (en) Semiconductor module
US20230028808A1 (en) Semiconductor device
JP7170911B2 (ja) パワー半導体装置及びその製造方法
WO2022196232A1 (ja) 半導体装置、および半導体装置の製造方法
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
JP5151837B2 (ja) 半導体装置の製造方法
JP2021145010A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150917

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160520

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20160630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170125

R150 Certificate of patent or registration of utility model

Ref document number: 6084367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150