WO2022196232A1 - 半導体装置、および半導体装置の製造方法 - Google Patents

半導体装置、および半導体装置の製造方法 Download PDF

Info

Publication number
WO2022196232A1
WO2022196232A1 PCT/JP2022/006325 JP2022006325W WO2022196232A1 WO 2022196232 A1 WO2022196232 A1 WO 2022196232A1 JP 2022006325 W JP2022006325 W JP 2022006325W WO 2022196232 A1 WO2022196232 A1 WO 2022196232A1
Authority
WO
WIPO (PCT)
Prior art keywords
edge
element side
extending
viewed
thickness direction
Prior art date
Application number
PCT/JP2022/006325
Other languages
English (en)
French (fr)
Inventor
弘匡 河野
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to DE112022000967.5T priority Critical patent/DE112022000967T5/de
Priority to JP2023506886A priority patent/JPWO2022196232A1/ja
Priority to CN202280020906.2A priority patent/CN116997999A/zh
Publication of WO2022196232A1 publication Critical patent/WO2022196232A1/ja
Priority to US18/363,367 priority patent/US20230378117A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying

Definitions

  • the present disclosure relates to a semiconductor device and a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses an example of a conventional semiconductor device.
  • the semiconductor device disclosed in the document includes leads, a semiconductor element and a conductive bonding material.
  • the semiconductor element has a rectangular shape when viewed in the thickness direction of the semiconductor element.
  • a semiconductor element is disposed on the leads.
  • the conductive bonding material electrically connects the leads and the semiconductor element.
  • the conductive bonding material is bonded to the leads and the semiconductor element in a high temperature state.
  • the leads and the conductive bonding material are brought to a high temperature state, but when cooled thereafter, thermal stress is generated in the conductive bonding material due to the difference in coefficient of linear expansion between the leads and the conductive bonding material.
  • This thermal stress becomes relatively large near the periphery of the semiconductor element when viewed in the thickness direction of the semiconductor element. In particular, near the corners of the semiconductor element, the thermal stress tends to concentrate on the peripheral edge of the conductive bonding material.
  • problems such as cracks occurring in the peripheral portion and peeling of the conductive bonding material from the peripheral portion may occur.
  • one object of the present disclosure is to provide a semiconductor device suitable for suppressing peeling or the like of a conductive bonding material that electrically connects a support member on which a semiconductor element is arranged and the semiconductor element. Make it an issue.
  • a semiconductor device provided by the first aspect of the present disclosure includes a support member, a semiconductor element, and a conductive bonding material.
  • the support member has a main surface facing one side in the thickness direction.
  • the semiconductor element has an element main surface and an element back surface facing opposite sides in the thickness direction, and a back surface electrode arranged on the element back surface.
  • the conductive bonding material conductively bonds the main surface of the support member and the back electrode.
  • the semiconductor element includes a first element side surface facing one side in a first direction perpendicular to the thickness direction, a second element side surface facing the other side, and a second element side surface perpendicular to the thickness direction and the first direction. It has a third element side surface facing one side of two directions and a fourth element side surface facing the other side.
  • the conductive bonding material When viewed in the thickness direction, has a first edge located on one side in the first direction with respect to the first element side surface and a first edge with respect to the second element side surface in the first direction. a second edge located on the other side of the third element side surface, a third edge located on one side in the second direction with respect to the third element side surface, and the other side in the second direction with respect to the fourth element side surface and a fourth edge located at .
  • a first distance in the first direction between the first element side surface and the first edge is greater near both ends than in the center of the first element side surface in the second direction.
  • a second distance in the first direction between the second element side surface and the second edge is larger near both ends than in the center of the second element side surface in the second direction.
  • a third distance in the second direction between the third element side surface and the third edge is larger near both ends than in the center of the third element side surface in the first direction.
  • a fourth distance in the second direction between the fourth element side surface and the fourth edge is larger near both ends than in the center of the fourth element side surface in the first direction.
  • a method for manufacturing a semiconductor device includes steps of preparing a support member having a main surface facing one side in a thickness direction, and disposing a conductive bonding material on the main surface.
  • a semiconductor element having a rectangular shape when viewed in the thickness direction and having a process, an element main surface and an element back surface facing opposite to each other in the thickness direction, and a back surface electrode disposed on the element back surface; disposing the back electrode on the conductive bonding material with respect to the supporting member; and heating the conductive bonding material so that the main surface of the supporting member and the back electrode and a step of bonding with a conductive bonding material.
  • extending portions extending outward from the semiconductor element from positions corresponding to four corners of the semiconductor element when viewed in the thickness direction are formed on the conductive bonding material. Including forming.
  • the semiconductor device it is possible to suppress peeling or the like of the conductive bonding material that electrically connects the support member on which the semiconductor element is arranged and the semiconductor element.
  • FIG. 1 is a perspective view showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a perspective view (see through a sealing resin) showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 1 is a plan view (transmissive through a sealing resin) showing a semiconductor device according to a first embodiment of the present disclosure
  • FIG. 4 is a cross-sectional view taken along line IV-IV of FIG. 3
  • FIG. 4 is a cross-sectional view taken along line VV of FIG. 3
  • 4 is a cross-sectional view taken along line VI-VI of FIG. 3
  • FIG. 4 is a partially enlarged view of FIG. 3
  • FIG. FIG. 8 is a cross-sectional view along line VIII-VIII of FIG.
  • FIG. 8 is a cross-sectional view along line IX-IX of FIG. 7;
  • FIG. 8 is a cross-sectional view along line XX of FIG. 7;
  • FIG. 8 is a partially enlarged view of FIG. 7;
  • FIG. 8 is a partially enlarged view of FIG. 7;
  • FIG. 8 is a partially enlarged view of FIG. 7;
  • FIG. 8 is a partially enlarged view of FIG. 7;
  • FIG. 2 is a cross-sectional view showing one step of an example of a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure;
  • FIG. 16 is a cross-sectional view showing a step following FIG. 15;
  • FIG. 16 is a plan view of a main part showing a step following FIG. 15;
  • FIG. 17 is a cross-sectional view showing a step following FIG. 16;
  • FIG. 17 is a plan view of a main part showing a step following FIG. 16;
  • FIG. 4 is a plan view, similar to FIG. 3, showing a semiconductor device according to a first modification of the first embodiment;
  • FIG. 21 is a partially enlarged view of FIG. 20;
  • a certain entity A is formed on a certain entity B” and “a certain entity A is formed on a certain entity B” mean “a certain entity A is formed on a certain entity B”. It includes "being directly formed in entity B” and “being formed in entity B while another entity is interposed between entity A and entity B”.
  • ⁇ an entity A is placed on an entity B'' and ⁇ an entity A is located on an entity B'' mean ⁇ an entity A is located on an entity B.'' It includes "directly placed on B” and "some entity A is placed on an entity B while another entity is interposed between an entity A and an entity B.”
  • ⁇ an object A is located on an object B'' means ⁇ an object A is adjacent to an object B and an object A is positioned on an object B. and "the thing A is positioned on the thing B while another thing is interposed between the thing A and the thing B".
  • ⁇ an object A overlaps an object B when viewed in a certain direction'' means ⁇ an object A overlaps all of an object B'' and ⁇ an object A overlaps an object B.'' It includes "overlapping a part of a certain thing B".
  • a semiconductor device A10 of this embodiment includes a first lead 1, a second lead 2, a third lead 3, a semiconductor element 4, a conductive bonding material 5, a plurality of first conductive members 61, a second conductive member 62, and a sealing member.
  • a resin 7 is provided.
  • FIG. 1 is a perspective view showing the semiconductor device A10.
  • FIG. 2 is a perspective view showing the semiconductor device A10.
  • FIG. 3 is a plan view showing the semiconductor device A10.
  • FIG. 4 is a cross-sectional view taken along line IV-IV of FIG.
  • FIG. 5 is a cross-sectional view along line VV of FIG. 6 is a cross-sectional view taken along line VI-VI of FIG. 3.
  • FIG. 7 is a partially enlarged view of FIG. 3.
  • FIG. 10 is a cross-sectional view taken along line XX of FIG. 7.
  • FIG. 11 to 14 are partial enlarged views of FIG. 7, respectively. 2 and 3 are transparent through the sealing resin 7 for convenience of understanding.
  • the first conducting member 61 and the second conducting member 62 are omitted.
  • the thickness direction of the semiconductor element 4 is called "thickness direction z".
  • a direction orthogonal to the thickness direction z is called a "first direction x”
  • a direction orthogonal to both the thickness direction z and the first direction x is called a "second direction y”.
  • the first lead 1, the second lead 2 and the third lead 3 are formed, for example, by punching or bending a metal plate.
  • the constituent material of first lead 1, second lead 2 and third lead 3 is, for example, one of Cu (copper) and Ni (nickel), or an alloy thereof.
  • the first lead 1 is a member on which the semiconductor element 4 is mounted. As shown in FIGS. 1 to 6, the first lead 1 has an element bonding portion 11, a terminal-like extension portion 12, a projecting portion 13 and a connecting portion . Element bonding portion 11 has main surface 11a and back surface 11b. The main surface 11a faces one side in the thickness direction z, and the back surface 11b faces the other side in the thickness direction z. A semiconductor element 4 is mounted on the main surface 11a.
  • the shape of the element bonding portion 11 is not particularly limited, and in the illustrated example, it is rectangular (or substantially rectangular) when viewed in the thickness direction z. Further, as shown in FIGS. 4 to 6, the rear surface 11b is exposed from the sealing resin 7 in this embodiment.
  • the back surface 11b is a portion that is joined with a joining material such as solder when the semiconductor device A10 is mounted on a circuit board or the like (not shown).
  • the first lead 1 is an example of a "supporting member”. In the present disclosure, “support member” is also referred to as “base” or “substrate”.
  • the element bonding portion 11 of the present embodiment has a locking portion 151 formed therein.
  • the locking portion 151 is a portion having a shape portion protruding from the peripheral portion of the element bonding portion 11 in the first direction x or the second direction y.
  • Locking portion 151 is provided, for example, to increase the holding force of element bonding portion 11 by sealing resin 7 by engaging with a portion of sealing resin 7 .
  • the terminal-like extending portion 12 is located on the other side of the element bonding portion 111 in the second direction y (the side on which the pad portion 21 and the pad portion 31 described later are located). It is a part that extends to
  • the shape of the terminal-like extension 12 is not particularly limited, and in the illustrated example, the terminal-like extension 12 has a root portion 121 , a bent portion 122 and a tip portion 123 .
  • the root portion 121 extends from the element bonding portion 11 to the other side in the second direction y and has a shape along the second direction y.
  • the bent portion 122 is connected to the tip of the base portion 121 in the second direction y, and is a portion bent to one side (upper side in FIG. 5) in the thickness direction z when viewed in the first direction x.
  • the distal end portion 123 is connected to the bent portion 122 and extends from the bent portion 122 along the second direction y to the other side in the second direction y. In the illustrated example, part of the tip portion 123 protrudes from the sealing resin 7 .
  • the projecting portion 13 is a portion located on one side of the element bonding portion 11 in the second direction y, as shown in FIGS.
  • the shape of the protruding portion 13 is not particularly limited, and in the illustrated example, it is an elongated rectangular shape (or a substantially elongated rectangular shape) having the first direction x as the longitudinal direction when viewed in the thickness direction z, and most of it is sealed. It is exposed from the resin 7.
  • the connecting portion 14 is a portion that connects the element bonding portion 11 and the projecting portion 13 . As shown in FIG. 3 , the connecting portion 14 in the illustrated example has a through hole 141 . The through hole 141 penetrates the connecting portion 14 in the thickness direction z.
  • the second lead 2 is a member to which a plurality of first conduction members 61, which will be described later, are joined. As shown in FIG. 3, the second lead 2 is spaced apart from the first lead 1 when viewed in the thickness direction z. As shown in FIGS. 1 to 3 and 6, the second lead 2 of this embodiment has a pad portion 21 and a terminal portion 22. As shown in FIGS. A plurality of first conductive members 61 are joined to the pad portion 21 .
  • the shape of the pad portion 21 is not particularly limited, and in the illustrated example, it is rectangular (or substantially rectangular) when viewed in the thickness direction z. Moreover, as shown in FIG. 6, the pad part 21 is covered with the sealing resin 7 in this embodiment.
  • the pad portion 21 is positioned on the other side of the second direction y with respect to the element bonding portion 11 when viewed in the thickness direction z. , are located on one side of the terminal-like extension 12 in the first direction x. In addition, the pad portion 21 is located on one side (upper side in FIG. 6) of the element bonding portion 11 in the thickness direction z.
  • the terminal portion 22 is a portion extending to the other side in the second direction y with respect to the pad portion 211, as shown in FIGS.
  • the terminal portion 22 is used, for example, when the semiconductor device A10 is mounted on a circuit board or the like.
  • the shape of the terminal portion 22 is not particularly limited, and in the illustrated example, the terminal portion 22 has a root portion 221 , a bent portion 222 and a tip portion 223 .
  • the root portion 221 extends from the pad portion 21 to the other side in the second direction y and has a shape along the second direction y. A portion of the root portion 221 is exposed from the sealing resin 7 .
  • the bent portion 222 is connected to the tip of the root portion 221 in the second direction y, and is a shaped portion bent to the other side in the thickness direction z (lower side in FIG. 6) when viewed in the first direction x.
  • the distal end portion 223 is connected to the bent portion 222 and extends from the bent portion 222 along the second direction y to the other side in the second direction y.
  • the third lead 3 is a member to which a second conduction member 62, which will be described later, is joined. As shown in FIG. 3, the third lead 3 is arranged apart from the first lead 1 and the second lead 2 when viewed in the thickness direction z. As shown in FIGS. 1 to 4, the third lead 3 of this embodiment has a pad portion 31 and a terminal portion 32. FIG. A second conductive member 62 is joined to the pad portion 31 .
  • the shape of the pad portion 31 is not particularly limited, and in the illustrated example, it is rectangular (or substantially rectangular) when viewed in the thickness direction z. As shown in FIG. 4, the pad portion 31 is covered with the sealing resin 7 in this embodiment.
  • the terminal portion 32 is a portion extending to the other side in the second direction y with respect to the pad portion 31, as shown in FIGS.
  • the terminal portion 32 is used, for example, when the semiconductor device A10 is mounted on a circuit board or the like.
  • the shape of the terminal portion 32 is not particularly limited, and in the illustrated example, the terminal portion 32 has a root portion 321 , a bent portion 322 and a tip portion 323 .
  • the root portion 321 extends from the pad portion 31 to the other side in the second direction y and has a shape along the second direction y. A portion of the root portion 321 is exposed from the sealing resin 7 .
  • the bent portion 322 is connected to the tip of the root portion 321 in the second direction y, and is a portion bent to the other side in the thickness direction z (lower side in FIG. 4) when viewed in the first direction x.
  • the distal end portion 323 is connected to the bent portion 322 and extends from the bent portion 322 along the second direction y to the other side in the second direction y.
  • the semiconductor element 4 is an electronic component that serves as the functional core of the semiconductor device A10, and is made of a semiconductor material.
  • semiconductor materials include, but are not limited to, Si (silicon), SiC (silicon carbide), and GaAs (gallium arsenide).
  • the semiconductor element 4 is, for example, a power semiconductor chip such as a MOSFET (Metal Oxide Semiconductor Field Effect Transistor).
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • IGBTs insulated gate bipolar transistors
  • diodes such as Schottky barrier diodes and fast recovery diodes.
  • the semiconductor element 4 of this embodiment includes an element main surface 4a, an element back surface 4b, a first element side surface 401, a second element side surface 402, a third element side surface 403, and a fourth element side surface. 404 , a first principal surface electrode 41 , a second principal surface electrode 42 and a back surface electrode 43 .
  • the semiconductor element 4 has a rectangular shape when viewed in the thickness direction z.
  • the element main surface 4a is a surface facing one side in the thickness direction z (the upper side in FIGS. 1, 2 and 4).
  • the first lead 1B has a surface facing the other side opposite to the element main surface 4a in the thickness direction z (lower side in FIGS. 1, 2 and 4).
  • the element principal surface 4a faces the same side as the principal surface 11a of the element bonding portion 11 in the thickness direction z. Therefore, the element rear surface 4b faces the main surface 11a.
  • the first element side surface 401 and the second element side surface 402 are separated from each other in the first direction x.
  • the first element side surface 401 faces one side in the first direction x.
  • the second element side surface 402 faces the other side in the first direction x.
  • the third element side surface 403 and the fourth element side surface 404 are connected to both the first element side surface 401 and the second element side surface 402, respectively.
  • the third element side surface 403 and the fourth element side surface 404 are separated from each other in the second direction y.
  • the third element side surface 403 faces one side in the second direction y.
  • the fourth element side surface 404 faces the other side in the second direction y.
  • the first principal surface electrode 41 and the second principal surface electrode 42 are arranged on the element principal surface 4a.
  • the first principal surface electrode 41 is a source electrode and an electrode used as an input/output terminal.
  • the first main surface electrode 41 covers most of the element main surface 4a.
  • the second main surface electrode 42 is a gate electrode, and is an electrode to which a gate voltage is applied to the semiconductor element 4 as a switching element.
  • the second main surface electrode 42 is smaller than the first main surface electrode 41 .
  • the second principal surface electrode 42 is biased toward the first direction x other side (the left side in FIG. 3) of the element principal surface 4a.
  • the rear surface electrode 43 is arranged on the element rear surface 4b.
  • the back surface electrode 43 is a drain electrode, and is an electrode used as an input/output terminal together with the first principal surface electrode 41 .
  • the back surface electrode 43 covers the entire surface (or substantially the entire surface) of the element back surface 4b.
  • the back electrode 43 is electrically joined to the main surface 11a (the element bonding portion 11, the first lead 1) via the conductive joining material 5.
  • the conductive bonding material 5 electrically connects the main surface 11 a (the element bonding portion 11 ) and the back surface electrode 43 .
  • a constituent material of the conductive bonding material 5 includes Ag (silver), for example.
  • the conductive bonding material 5 is baked silver.
  • the conductive bonding material 5 may be composed of a baked metal containing a metal other than Ag, a metal paste material, or solder.
  • a plating layer 19 is formed on the main surface 11a of the element bonding portion 11 (first lead 1).
  • the plating layer 19 is a metal layer formed by plating on a metal plate such as Cu that constitutes the first lead 1 .
  • the plating layer 19 is formed in a region overlapping at least the conductive bonding material 5 when viewed in the thickness direction z. In this embodiment, the plating layer 19 covers most of the main surface 11a.
  • a constituent material of the plating layer 19 is not particularly limited, and is Ag or Ni, for example.
  • the element bonding portion 11 (first lead 1) may have a configuration in which the plating layer 19 is not formed on the main surface 11a.
  • the conductive bonding material 5 is arranged in a rectangular region overlapping with the semiconductor element 4 and around the semiconductor element 4 when viewed in the thickness direction z. Although the details will be described later, the conductive bonding material 5 is arranged in the vicinity of the four corners of the semiconductor element 4 so as to extend further outside the semiconductor element 4 than other portions when viewed in the thickness direction z.
  • the conductive bonding material 5 has a first edge 501 , a second edge 502 , a third edge 503 and a fourth edge 504 .
  • the first edge 501 is positioned on one side in the first direction x with respect to the first element side surface 401 of the semiconductor element 4 when viewed in the thickness direction z.
  • the second edge 502 is positioned on the other side in the first direction x with respect to the second element side surface 402 .
  • the third edge 503 is positioned on one side in the second direction y with respect to the third element side surface 403
  • the fourth edge 504 is positioned on the fourth side with respect to the fourth element side surface 404 . It is located on the other side of the two directions y.
  • the first edge 501 includes a first edge first part 501A, a first edge second part 501B and a first edge third part 501C.
  • the first edge first portion 501A extends in the second direction y.
  • the first edge second part 501B is connected to the first edge first part 501A, is outside the first edge first part 501A in the first direction x, and is close to the third edge 503 in the second direction y.
  • the first edge third part 501C is connected to the first edge first part 501A, is outside the first edge first part 501A in the first direction x, and is close to the fourth edge 504 in the second direction y.
  • first distance D1 between the first element side surface 401 and the first edge 501 in the first direction x is It is larger near both ends than at the center in the two directions y.
  • first edge first portion 501A is shown in a straight line extending along the second direction y for convenience of explanation, it may include a curved portion.
  • the second edge 502 includes a second edge first portion 502A, a second edge second portion 502B and a second edge third portion 502C.
  • the second edge first portion 502A extends in the second direction y.
  • the second edge second part 502B is connected to the second edge first part 502A, is outside the second edge first part 502A in the first direction x, and is close to the third edge 503 in the second direction y.
  • the second edge third part 502C is connected to the second edge first part 502A, is outside the second edge first part 502A in the first direction x, and is close to the fourth edge 504 in the second direction y.
  • the distance (second distance D2) between the second element side surface 402 and the second edge 502 in the first direction x is It is larger near both ends than at the center in the two directions y.
  • the second edge first portion 502A is shown as a straight line extending along the second direction y for convenience of explanation, it may include a curved portion.
  • the third edge 503 includes a third edge first portion 503A, a third edge second portion 503B and a third edge third portion 503C.
  • the third edge first portion 503A extends in the first direction x.
  • the third edge second part 503B is connected to the third edge first part 503A, is outside the third edge first part 503A in the second direction y, and is close to the first edge 501 in the first direction x.
  • the third edge third part 503C is connected to the third edge first part 503A, is outside the third edge first part 503A in the second direction y, and is close to the second edge 502 in the first direction x.
  • the distance (third distance D3) between the third element side surface 403 and the third edge 503 in the second direction y is the third distance of the third element side surface 403. It is larger near both ends than at the center in one direction x.
  • the third edge first portion 503A is shown as a straight line extending along the first direction x for convenience of explanation, it may include a curved portion.
  • the fourth edge 504 includes a fourth edge first portion 504A, a fourth edge second portion 504B and a fourth edge third portion 504C.
  • the fourth edge first portion 504A extends in the first direction x.
  • the fourth edge second part 504B is connected to the fourth edge first part 504A, is outside the fourth edge first part 504A in the second direction y, and is close to the first edge 501 in the first direction x.
  • the fourth edge third portion 504C is connected to the fourth edge first portion 504A, is outside the fourth edge first portion 504A in the second direction y, and is close to the second edge 502 in the first direction x.
  • the distance (fourth distance D4) between the fourth element side surface 404 and the fourth edge 504 in the second direction y is It is larger near both ends than at the center in one direction x.
  • the fourth edge first portion 504A is shown in a straight line extending along the first direction x for convenience of explanation, it may include a curved portion.
  • the first edge second portion 501B has a first edge first inclined portion 501d.
  • the first edge first inclined portion 501d is connected to the first edge first portion 501A when viewed in the thickness direction z, and extends in a third direction v that intersects both the first direction x and the second direction y. Extend.
  • the angle between the first direction x and the third direction v and the angle between the second direction y and the third direction v are not particularly limited, and are both 45° in this embodiment.
  • the first edge third portion 501C has a first edge second inclined portion 501e.
  • the first edge second inclined portion 501e is connected to the first edge first portion 501A and extends in a fourth direction w that intersects both the first direction x and the second direction y when viewed in the thickness direction z.
  • the angle between the first direction x and the fourth direction w and the angle between the second direction y and the fourth direction w are not particularly limited, and are both 45° in this embodiment. Further, in this embodiment, the angle formed by the third direction v and the fourth direction w is 90°.
  • the second edge second portion 502B has a second edge first inclined portion 502d.
  • the second edge first inclined portion 502d is connected to the second edge first portion 502A and extends in the fourth direction w when viewed in the thickness direction z.
  • the second edge third portion 502C has a second edge second sloped portion 502e.
  • the second edge second inclined portion 502e is connected to the second edge first portion 502A and extends in the third direction v when viewed in the thickness direction z.
  • the third edge second portion 503B has a third edge first inclined portion 503d.
  • the third edge first inclined portion 503d is connected to the third edge first portion 503A and extends in the third direction v when viewed in the thickness direction z.
  • the third edge third portion 503C has a third edge second inclined portion 503e.
  • the third edge second inclined portion 503e is connected to the third edge first portion 503A and extends in the fourth direction w when viewed in the thickness direction z.
  • the fourth edge second portion 504B has a fourth edge first inclined portion 504d.
  • the fourth edge first inclined portion 504d is connected to the fourth edge first portion 504A and extends in the fourth direction w when viewed in the thickness direction z.
  • the third edge third portion 503C has a third edge second inclined portion 503e.
  • the third edge second inclined portion 503e is connected to the third edge first portion 503A and extends in the fourth direction w when viewed in the thickness direction z.
  • the conductive bonding material 5 includes a superposed portion 50, a first intermediate portion 51, a second intermediate portion 52, a third intermediate portion 53, a fourth intermediate portion 54, It has a first extension 55 , a second extension 56 , a third extension 57 and a fourth extension 58 .
  • the overlapping portion 50 is a portion that overlaps with the entire semiconductor element 4 when viewed in the thickness direction z.
  • First intermediate portion 51, second intermediate portion 52, third intermediate portion 53, fourth intermediate portion 54, first extension portion 55, second extension portion 56, third extension portion 57 and fourth extension portion 58 are all positioned outside the overlapped portion 50 when viewed in the thickness direction z, and each is connected to the overlapped portion 50 .
  • the first intermediate portion 51 is positioned between the first element side surface 401 of the semiconductor element 4 and the first edge first portion 501A when viewed in the thickness direction z.
  • the second intermediate portion 52 is positioned between the second element side surface 402 and the second edge first portion 502A when viewed in the thickness direction z.
  • the third intermediate portion 53 is positioned between the third element side surface 403 and the third edge first portion 503A when viewed in the thickness direction z.
  • the fourth intermediate portion 54 is positioned between the fourth element side surface 404 and the fourth edge first portion 504A when viewed in the thickness direction z.
  • the first extending portion 55 extends in the third direction v from the first corner portion 451 which is the boundary between the first element side surface 401 and the third element side surface 403 .
  • the first extending portion 55 includes a first edge first inclined portion 501d and a third edge first inclined portion 503d.
  • the second extending portion 56 extends in the fourth direction w from the second corner portion 452 which is the boundary between the first element side surface 401 and the fourth element side surface 404 .
  • the second extending portion 56 includes a first edge second inclined portion 501e and a fourth edge first inclined portion 504d. As shown in FIGS.
  • the third extending portion 57 extends in the fourth direction w from the third corner portion 453 that is the boundary between the second element side surface 402 and the third element side surface 403 .
  • the third extending portion 57 includes a second edge first inclined portion 502d and a third edge second inclined portion 503e.
  • the fourth extending portion 58 extends in the third direction v from a fourth corner portion 454 that is the boundary between the second element side surface 402 and the fourth element side surface 404 .
  • the fourth extending portion 58 includes a second edge second sloped portion 502e and a fourth edge second sloped portion 504e.
  • the boundaries between the first extending portion 55 and the first intermediate portion 51 and the third intermediate portion 53 connected thereto are indicated by solid lines.
  • the boundary portion between the projecting portion 55 and the first intermediate portion 51 or the third intermediate portion 53 is not limited to a geometrically clear boundary, and may be connected by a gently curved surface.
  • the boundary portion between the projecting portion 58 and the second intermediate portion 52 or the fourth intermediate portion 54 is not limited to a geometrically clear boundary, and may be connected by a gently curved surface.
  • first extension length L1 from the first corner portion 451 to the tip of the first extension portion 55 in the third direction v shown in FIGS.
  • second extension length L2 is, for example, 0 of the diagonal length Ld. 0.01 times to 1.0 times.
  • the distance (fourth extension length L4) from the illustrated fourth corner 454 to the tip of the fourth extension 58 in the third direction v is 0.01 to 1 times the diagonal length Ld. be.
  • the first extension length L1, the second extension length L2, the third extension length L3, the fourth extension length L4 and the diagonal length Ld are not particularly limited.
  • the first extension length L1, the second extension length L2, the third extension length L3, and the fourth extension length L4 are each about 50 ⁇ m to 5000 ⁇ m
  • the diagonal length Ld is 50 ⁇ m. ⁇ 15000 ⁇ m.
  • the above-described first extension length L1, second extension length L2, third extension length L3, and fourth extension length The ratio of each L4 to the diagonal length Ld is increased. The reason for this is as follows.
  • the size (diagonal length Ld) of the semiconductor element 4 can vary greatly depending on the type of the semiconductor element 4 and the like.
  • the degree of variation of the above-described first extension length L1, second extension length L2, third extension length L3, and fourth extension length L4 depends on the size of the semiconductor element 4 (diagonal length Ld) is less than the degree of variation.
  • the thickness of each of the first extension portion 55, the second extension portion 56, the third extension portion 57 and the fourth extension portion 58 is It is larger than the thickness of any of the second intermediate portion 52 , the third intermediate portion 53 and the fourth intermediate portion 54 . Further, in the present embodiment, the thickness of each of the first extension portion 55, the second extension portion 56, the third extension portion 57, and the fourth extension portion 58 is 2 ⁇ 3 of the thickness of the semiconductor element 4. less than double.
  • the plurality of first conductive members 61 are for conducting the first main surface electrodes 41 of the semiconductor element 4 and the second leads 2 .
  • a specific configuration of the first conduction member 61 is not particularly limited, and examples thereof include wires and ribbons made of metal. Examples of the metal forming the first conductive member 61 include metals such as Au (gold) and Al (aluminum), and alloys thereof.
  • the first conductive member 61 is a wire made of Al or an Al alloy. In this case, the diameter of the first conducting member 61 is larger than the diameter of the second conducting member 62 .
  • the first conducting member 61 has a first bonding portion 611 and a second bonding portion 612. As shown in FIG. The first bonding portion 611 is bonded to the first main surface electrode 41 of the semiconductor element 4 . The second bonding portion 612 is bonded to the pad portion 21 of the second lead 2 .
  • electrical_connection members 61 are provided was illustrated, it is good also as a structure which comprises the 1st conduction
  • the second conductive member 62 is for conducting the second main surface electrode 42 of the semiconductor element 4 and the third lead 3 .
  • a specific configuration of the second conductive member 62 is not particularly limited, and examples thereof include wires and ribbons made of metal. Examples of the metal forming the second conducting member 62 include metals such as Au and Al, and alloys thereof. In this embodiment, the second conducting member 62 is a wire made of Au.
  • the second conducting member 62 has a first bonding portion 621 and a second bonding portion 622. As shown in FIG. The first bonding portion 621 is bonded to the second main surface electrode 42 of the semiconductor element 4 . The second bonding portion 622 is bonded to the pad portion 31 of the third lead 3 .
  • the sealing resin 7 partially covers the semiconductor element 4, the plurality of first conduction members 61, and the second conduction members 62 of the first leads 1, the second leads 2, and the third leads 3, respectively.
  • the sealing resin 7 is a thermosetting synthetic resin having electrical insulation.
  • the sealing resin 7 is a black epoxy resin, and may be mixed with a filler as appropriate.
  • the sealing resin 7 has a resin main surface 71, a resin back surface 72, and resin side surfaces 731-734.
  • the resin main surface 71 and the resin back surface 72 face opposite sides in the thickness direction z and are separated from each other.
  • the resin main surface 71 faces the same direction as the element main surface 4a
  • the resin rear surface 72 faces the same direction as the element rear surface 4b.
  • Each of resin side surfaces 731 to 734 is sandwiched between resin main surface 71 and resin back surface 72 .
  • the resin side surface 731 faces one side in the first direction x.
  • the resin side surface 732 faces the other side in the first direction x.
  • the resin side surface 733 faces one side in the second direction y.
  • the resin side surface 734 faces the other side in the second direction y.
  • the back surface 11 b of the element bonding portion 11 is exposed from the resin back surface 72 .
  • the protruding portion 13 protrudes from the resin side surface 733 .
  • the terminal-shaped extension 12, the terminal 22, and the terminal 32 protrude from the resin side surface 734. As shown in FIG.
  • FIGS. 15, 16 and 18 are cross-sectional views showing one step of the method of manufacturing the semiconductor device A10, and are similar to the cross-sectional view shown in FIG. 17 and 19 show one step of the manufacturing method of the semiconductor device A10, and are plan views similar to the partially enlarged plan view shown in FIG.
  • the first lead 1 is prepared.
  • a lead frame having a shape including the first lead 1, the second lead 2 and the third lead 3 shown in FIG. 15 is prepared.
  • a plating layer 19 is formed on the main surface 11a of the first lead 1 (element bonding portion 11).
  • a conductive bonding material 5' is placed on the main surface 11a of the first lead 1 (element bonding portion 11).
  • the placement of the conductive bonding material 5' on the main surface 11a is performed, for example, by applying a paste-like conductive metal material (for example, Ag paste) using a dispenser.
  • the conductive bonding material 5' disposed on the main surface 11a has a central portion 50' and extending portions 55'-58'.
  • the central portion 50' corresponds to a central part of the region where the semiconductor element 4 is arranged in a later step.
  • the position where the semiconductor element 4 is arranged is indicated by a chain double-dashed line.
  • the extending portions 55 ′ to 58 ′ extend outward from the semiconductor element 4 from positions corresponding to four rectangular corners of the semiconductor element 4 .
  • the extending portion 55' and the extending portion 58' extend linearly along the third direction v and can be formed in series by a dispenser.
  • the extending portion 56' and the extending portion 57' extend linearly along the fourth direction w, and can be formed in series by a dispenser.
  • the size and shape of the central portion 50' are not limited to the illustrated example, and can be changed as appropriate.
  • the semiconductor element 4 is prepared and placed on the conductive bonding material 5'.
  • the semiconductor element 4 has a rectangular shape when viewed in the thickness direction z. It has an element side surface 404 , a first main surface electrode 41 , a second main surface electrode 42 and a rear surface electrode 43 .
  • the back electrode 43 is arranged on the conductive bonding material 5'.
  • the conductive bonding material 5 ′ is heated (fired) to bond the main surface 11 a and the back electrode 43 with the conductive bonding material 5 as shown in FIGS. 18 and 19 .
  • a portion of the conductive bonding material 5' overlapping the semiconductor element 4 in the thickness direction z are spread over the main surface 11a and protrude from the element side surfaces 401 to 404 of the semiconductor element 4 when viewed in the thickness direction z.
  • the overlapping portion 50, the first intermediate portion 51, the second intermediate portion 52, the third intermediate portion 53, the fourth intermediate portion 54, the first extension portion 55, the second extension portion 56, the third A conductive bonding material 5 having an extension portion 57 and a fourth extension portion 58 is formed.
  • the bonding of the plurality of first conduction members 61 and the bonding of the second conduction members 62 are performed.
  • a sealing resin 7 is formed by molding.
  • the lead frame is appropriately cut to separate the first lead 1, the second lead 2 and the third lead 3 from each other.
  • a semiconductor device A10 includes a first lead 1, a semiconductor element 4, and a conductive bonding material 5.
  • the conductive bonding material 5 has a first edge 501 , a second edge 502 , a third edge 503 and a fourth edge 504 .
  • the first edge 501 is positioned on one side in the first direction x with respect to the first element side surface 401 when viewed in the thickness direction z.
  • the second edge 502 is positioned on the other side in the first direction x with respect to the second element side surface 402 when viewed in the thickness direction z.
  • the third edge 503 is positioned on one side in the second direction y with respect to the third element side surface 403 when viewed in the thickness direction z.
  • the fourth edge 504 is positioned on the other side in the second direction y with respect to the fourth element side surface 404 when viewed in the thickness direction z.
  • the distance (first distance D1) between the first element side surface 401 and the first edge 501 in the first direction x is greater near both ends than in the center of the first element side surface 401 in the second direction y.
  • the distance (second distance D2) between the second element side surface 402 and the second edge 502 in the first direction x is greater near both ends than in the center of the second element side surface 402 in the second direction y.
  • the distance (third distance D3) in the second direction y between the third element side surface 403 and the third edge 503 is greater near both ends than in the center of the third element side surface 403 in the first direction x.
  • the distance (fourth distance D4) between the fourth element side surface 404 and the fourth edge 504 in the second direction y is greater near both ends than in the center of the fourth element side surface 404 in the first direction x.
  • the conductive bonding material 5 is arranged in the vicinity of the four corners of the semiconductor element 4 so as to extend outside the semiconductor element 4 from other portions when viewed in the thickness direction z.
  • the thermal stress of the conductive bonding material 5, which may occur during the manufacturing process of the semiconductor device A10 due to the difference in linear expansion coefficient between the first lead 1 and the conductive bonding material 5, is suppressed in the vicinity of the four corners of the semiconductor element 4. be able to. Therefore, according to the present embodiment, peeling of the conductive bonding material 5 that electrically connects the first lead 1 and the semiconductor element 4 can be suppressed.
  • the conductive bonding material 5 includes a first intermediate portion 51, a second intermediate portion 52, a third intermediate portion 53, a fourth intermediate portion 54, a first extension portion 55, a second extension portion 56, and a third extension portion. 57 and a fourth extension 58 .
  • the first extending portion 55 extends in the third direction v from the first corner portion 451 that is the boundary between the first element side surface 401 and the third element side surface 403 .
  • the second extending portion 56 extends in the fourth direction w from the second corner portion 452 which is the boundary between the first element side surface 401 and the fourth element side surface 404 .
  • the third extending portion 57 extends in the fourth direction w from the third corner portion 453 that is the boundary between the second element side surface 402 and the third element side surface 403 .
  • the fourth extending portion 58 extends in the third direction v from a fourth corner portion 454 that is a boundary between the second element side surface 402 and the fourth element side surface 404 . Therefore, when viewed in the thickness direction z, the first extending portion 55 and the fourth extending portion 58 extending from one diagonal corner of the semiconductor element 4 extend in the same direction (third direction v). Further, the second extending portion 56 and the third extending portion 57 extending from the other diagonal corner of the semiconductor element 4 also extend in the same direction (fourth direction w). According to such a configuration, when the conductive bonding material 5 is formed, it can be easily formed by applying the material of the conductive bonding material 5 in a certain direction.
  • the first extension length L1 of the first extension portion 55 from the corner (first corner 451) of the semiconductor element 4 Second extension length L2 of second extension 56 from corner (second corner 452) of semiconductor element 4, third extension from corner (third corner 453) of semiconductor element 4 57 and the fourth extension length L4 of the fourth extension portion 58 from the corner (fourth corner 454) of the semiconductor element 4 are each the diagonal length of the semiconductor element 4. 0.01 to 1 times the height Ld.
  • the peripheral portion of the conductive bonding material 5 is positioned appropriately away from the four corners of the semiconductor element 4 . Therefore, it is possible to appropriately suppress peeling of the conductive bonding material 5 due to thermal stress.
  • the conductive bonding material 5 is formed, according to the method of applying with a dispenser, even if the size of the semiconductor element 4 is changed, for example, the first extension of a size appropriately suitable for the semiconductor element 4 after the size change.
  • the portion 55, the second extension portion 56, the third extension portion 57 and the fourth extension portion 58 can be easily formed.
  • the thickness of each of the first extension portion 55, the second extension portion 56, the third extension portion 57, and the fourth extension portion 58 is the same as that of the first intermediate portion 51, It is larger than the thickness of any of the second intermediate portion 52 , the third intermediate portion 53 and the fourth intermediate portion 54 .
  • the volume occupied by the first extension portion 55, the second extension portion 56, the third extension portion 57, and the fourth extension portion 58 is relatively larger than the other portions. This is expected to reduce the effect of thermal stress on the first extension 55, second extension 56, third extension 57, and fourth extension 58 near the four corners of the semiconductor element 4. can.
  • each of the first extension portion 55, the second extension portion 56, the third extension portion 57, and the fourth extension portion 58 is two-thirds or less of the thickness of the semiconductor element 4. According to such a configuration, the conductive bonding material 5 (the first extension portion 55, the second extension portion 56, the third extension portion 57, or the fourth extension portion 58) Unfair electrical connection with the first principal surface electrode 41 or the like arranged on the 4a side is prevented.
  • a plating layer 19 is formed in a region of the main surface 11a of the element bonding portion 11 (first lead 1) that overlaps at least the conductive bonding material 5 when viewed in the thickness direction z. According to such a configuration, when the conductive bonding material 5 is formed on the main surface 11a, the shape of the conductive bonding material 5 is expected to be stabilized due to changes in the wettability of the surface on the side of the element bonding portion 11, for example. can.
  • FIG. 20 and 21 show a semiconductor device according to a modification of the first embodiment.
  • FIG. 20 is a plan view similar to FIG. 3 shown in the above embodiment.
  • 21 is a partially enlarged view of FIG. 20.
  • the shape of a portion of the conductive bonding material 5 is different from that of the semiconductor device A10 of the above embodiment.
  • the shape of the conductive bonding material 5 near the four corners of the semiconductor element 4 when viewed in the thickness direction z is different from the configuration shown in FIG.
  • first edge second part 501B and the first edge edge third part 501C are arcuate.
  • second edge second part 502B and second edge third part 502C, third edge second part 503B and 503, and fourth edge second part 504B and fourth edge third part 504C. are arc-shaped.
  • the conductive bonding material 5 has extensions 551 , 561 , 571 and 581 .
  • the extending portion 551 includes a first edge second portion 501B and a third edge second portion 503B, and extends outside the semiconductor element 4 near the first corner 451 of the semiconductor element 4 when viewed in the thickness direction z. It stretches out towards
  • the extending portion 561 includes a first edge third portion 501C and a fourth edge second portion 504B, and extends outside the semiconductor element 4 near the second corner 452 of the semiconductor element 4 when viewed in the thickness direction z.
  • the extending portion 571 includes a second edge second portion 502B and a first edge third portion 501C, and extends outside the semiconductor element 4 near the third corner 453 of the semiconductor element 4 when viewed in the thickness direction z. It stretches out towards The extending portion 581 includes a second edge third portion 502C and a fourth edge third portion 504C, and extends outside the semiconductor element 4 near the fourth corner 454 of the semiconductor element 4 when viewed in the thickness direction z. It stretches out towards
  • the conductive bonding material 5 is arranged in the vicinity of the four corners of the semiconductor element 4 so as to extend outside the semiconductor element 4 from other portions when viewed in the thickness direction z.
  • the thermal stress of the conductive bonding material 5, which may occur during the manufacturing process of the semiconductor device A10 due to the difference in linear expansion coefficient between the first lead 1 and the conductive bonding material 5, is suppressed in the vicinity of the four corners of the semiconductor element 4. be able to. Therefore, according to this modified example, peeling of the conductive bonding material 5 that electrically connects the first lead 1 and the semiconductor element 4 can be suppressed.
  • the same effects as those of the above embodiment can be obtained.
  • the semiconductor device according to the present disclosure is not limited to the above-described embodiments.
  • the specific configuration of each part of the semiconductor device according to the present disclosure can be changed in various ways.
  • the supporting member on which the semiconductor element 4 is arranged is described as being the first lead 1 made of a metal plate, but the configuration of the supporting member is not particularly limited.
  • a DBC (Direct Bonded Copper) substrate may be used instead of the first lead 1.
  • a DBC substrate is used, peeling of the conductive bonding material 5 that electrically connects the DBC substrate and the semiconductor element 4 can be suppressed.
  • the present disclosure can be applied to a semiconductor device including a plurality of semiconductor elements.
  • Various methods can be adopted for forming the conductive bonding material 5 instead of the above-described method of applying with a dispenser.
  • a mask may be used to dispose the conductive bonding material 5 having a predetermined shape on the main surface of the supporting member.
  • Appendix 1 a support member having a main surface facing one side in the thickness direction; a semiconductor element having an element main surface and an element back surface facing opposite to each other in the thickness direction, and a back surface electrode disposed on the element back surface; a conductive bonding material for conductively bonding the main surface of the support member and the back electrode,
  • the semiconductor element includes a first element side surface facing one side in a first direction perpendicular to the thickness direction, a second element side surface facing the other side, and a second element side surface perpendicular to the thickness direction and the first direction.
  • the conductive bonding material When viewed in the thickness direction, has a first edge located on one side in the first direction with respect to the first element side surface and a first edge with respect to the second element side surface in the first direction.
  • a semiconductor device wherein a fourth distance in the second direction between the fourth element side surface and the fourth edge is larger near both ends than in the center of the fourth element side surface in the first direction.
  • the first edge is connected to a first edge first portion extending in the second direction and the first edge first portion, and outside the first edge first portion in the first direction, and a first edge second part located at the end closer to the third edge in the second direction and a first edge third part located at the end closer to the fourth edge in the second direction
  • the second edge is connected to a second edge first portion extending in the second direction and the second edge first portion, and outside the second edge first portion in the first direction, and a second edge second part located at the end closer to the third edge in the second direction and a second edge third part located at the end closer to the fourth edge in the second direction
  • the third edge is connected to a third edge first portion extending in the first direction and the third edge first portion, and outside the third edge first portion in the second direction, and a third edge second part located at the end closer to the first edge in the second direction and a third edge third part located at the end closer to the second edge
  • the fourth edge is connected to a fourth edge first portion extending in the first direction and the fourth
  • the semiconductor device according to 1. Appendix 3.
  • the first edge second portion is connected to the first edge first portion and extends in a third direction crossing the first direction and the second direction when viewed in the thickness direction. having an edge first sloped portion,
  • the first edge third part is connected to the first edge first part and extends in a fourth direction that intersects the first direction and the second direction when viewed in the thickness direction.
  • the second edge second part has a second edge first inclined part connected to the second edge first part and extending in the fourth direction when viewed in the thickness direction
  • the second edge third part has a second edge second inclined part connected to the second edge first part and extending in the third direction when viewed in the thickness direction
  • the third edge second part has a third edge first inclined part connected to the third edge first part and extending in the third direction when viewed in the thickness direction
  • the third edge third part has a third edge second inclined part connected to the third edge first part and extending in the fourth direction when viewed in the thickness direction
  • the fourth edge second part has a fourth edge first inclined part connected to the fourth edge first part and extending in the fourth direction when viewed in the thickness direction
  • According to appendix 2 wherein the fourth edge third part has a fourth edge second inclined part connected to the fourth edge first part and extending in the third direction when viewed in the thickness direction
  • the conductive bonding material includes, when viewed in the thickness direction, a first intermediate portion located between the first element side surface and the first edge first portion, the second element side surface and the second end. a second intermediate portion located between edge first portions; a third intermediate portion located between said third element side surface and said third edge first portion; said fourth element side surface and said fourth end; a fourth intermediate portion located between the edge first portions; including the first edge first inclined portion and the third edge first inclined portion, and extending in the third direction from a first corner which is a boundary between the first element side surface and the third element side surface; a first extending portion that extends out; extending in the fourth direction from a second corner that includes the first edge second inclined portion and the fourth edge first inclined portion and is a boundary between the first element side surface and the fourth element side surface; a second extending portion that extends out; including the second edge first inclined portion and the third edge second inclined portion, and extending in the fourth direction from a third corner which is a boundary between the second element side surface and the third element side surface;
  • the semiconductor device further comprising: a fourth extension that protrudes. Appendix 5.
  • the first extension length from the first corner to the tip in the third direction of the first extension, the second extension from the second corner A second extension length from the fourth direction to the tip, a third extension length from the third corner to the tip in the fourth direction of the third extension, and from the fourth corner to the tip
  • Each of the fourth extending lengths of the fourth extending portions to the tip in the third direction is 0.01 times the length of the diagonal line from the first corner to the third corner of the semiconductor element. 5.
  • the semiconductor device wherein the power is ⁇ 1. Appendix 6.
  • the thicknesses of the first extension portion, the second extension portion, the third extension portion, and the fourth extension portion are the first intermediate portion, the second intermediate portion, and the third intermediate portion. , and the thickness of the fourth intermediate portion.
  • the semiconductor device according to . Appendix 8. The semiconductor device according to any one of Appendixes 1 to 7, wherein the conductive bonding material contains silver.
  • Appendix 9. The semiconductor device according to any one of appendices 1 to 8, wherein the conductive bonding material is made of a sintered metal. Appendix 10. 10.
  • the support member includes the main surface of the support member and is a first lead made of a metal plate.
  • Appendix 11. The semiconductor device according to appendix 10, wherein the main surface of the first lead includes a region overlapping the conductive bonding material when viewed in the thickness direction, and a plating layer is formed in the region.
  • Appendix 12. a second lead spaced apart from the first lead when viewed in the thickness direction and made of a metal plate; and a first conducting member,
  • the semiconductor element has a first principal surface electrode arranged on the element principal surface, 12.
  • the semiconductor device according to appendix 10 or 11, wherein the first conduction member is connected to the first main surface electrode and the second lead.
  • the semiconductor element has a second principal surface electrode arranged on the element principal surface, 13.
  • preparing a support member having a main surface facing one side in the thickness direction disposing a conductive bonding material on the main surface; a semiconductor element having an element main surface and an element back surface facing opposite to each other in the thickness direction, and a back surface electrode disposed on the element back surface, and having a rectangular shape when viewed in the thickness direction; positioning relative to the support member such that an electrode is on the conductive adhesive; a step of heating the conductive bonding material to bond the main surface of the support member and the back electrode with the conductive bonding material; In the step of disposing the conductive bonding material, extending portions extending outward from the semiconductor element from positions corresponding to four corners of the semiconductor element when viewed in the thickness direction are formed on the conductive bonding material.
  • a method of manufacturing a semiconductor device comprising forming.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半導体装置は、半導体素子と、前記半導体素子を支持部材に接合する導電性接合材とを備える。前記半導体素子は、第１～第４素子側面を有し、前記導電性接合材は、第１～第４端縁を有する。前記第１素子側面と前記第１端縁との第１方向における距離は、前記第１方向に直交する第２方向において、前記第１素子側面の中央よりも前記第１素子側面の両端寄りが大である。前記第２素子側面と前記第２端縁との前記第１方向における距離は、前記第２方向において、前記第２素子側面の中央よりも前記第２素子側面の両端寄りが大である。前記第３素子側面と前記第３端縁との前記第２方向における距離は、前記第１方向において、前記第３素子側面の中央よりも前記第３素子側面の両端寄りが大である。前記第４素子側面と前記第４端縁との前記第２方向における距離は、前記第１方向において、前記第４素子側面の中央よりも前記第４素子側面の両端寄りが大である。

Description

半導体装置、および半導体装置の製造方法
　本開示は、半導体装置、および半導体装置の製造方法に関する。
　従来、半導体素子を備えた半導体装置に関し、様々な構成が提案されている。特許文献１には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置は、リード、半導体素子および導電性接合材を備えている。半導体素子は、当該半導体素子の厚さ方向に見て矩形状である。半導体素子は、リードに配置されている。導電性接合材は、リードと半導体素子とを導通接合する。
　上記半導体装置において、たとえば半導体素子をリードに接合する際、高温状態で導性接合材をリードおよび半導体素子に接合する。これによりリードおよび導電性接合材が高温状態となるが、その後に冷却されると、リードと導電性接合材の線膨張係数の差により、導電性接合材に熱応力が生じる。この熱応力は、半導体素子の厚さ方向に見て当該半導体素子の外周付近で相対的に大きくなる。特に、半導体素子の隅部付近においては、導電性接合材の周縁部に熱応力が集中しやすい。導電性接合材の周縁部において熱応力が大きくなると、当該周縁部にクラックが生じたり、当該周縁部から導電性接合材が剥離するといった不具合が生じうる。
特開２０１８－１１３３５９号公報
　上記した事情に鑑み、本開示は、半導体素子が配置される支持部材と当該半導体素子とを導通接合する導電性接合材の剥離等を抑制するのに適した半導体装置を提供することを一の課題とする。
　本開示の第１の側面によって提供される半導体装置は、支持部材と、半導体素子と、導電性接合材とを備える。前記支持部材は、厚さ方向の一方側を向く主面を有する。前記半導体素子は、前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極とを有する。前記導電性接合材は、前記支持部材の前記主面と前記裏面電極とを導通接合する。前記半導体素子は、前記厚さ方向に対して直交する第１方向の一方側を向く第１素子側面および他方側を向く第２素子側面と、前記厚さ方向および前記第１方向に直交する第２方向の一方側を向く第３素子側面および他方側を向く第４素子側面とを有する。前記導電性接合材は、前記厚さ方向に見て、前記第１素子側面に対して前記第１方向の一方側に位置する第１端縁および前記第２素子側面に対して前記第１方向の他方側に位置する第２端縁と、前記第３素子側面に対して前記第２方向の一方側に位置する第３端縁および前記第４素子側面に対して前記第２方向の他方側に位置する第４端縁とを有する。前記第１素子側面と前記第１端縁との前記第１方向における第１距離は、前記第１素子側面の前記第２方向における中央よりも両端寄りにおいて大とされている。前記第２素子側面と前記第２端縁との前記第１方向における第２距離は、前記第２素子側面の前記第２方向における中央よりも両端寄りにおいて大とされている。前記第３素子側面と前記第３端縁との前記第２方向における第３距離は、前記第３素子側面の前記第１方向における中央よりも両端寄りにおいて大とされている。前記第４素子側面と前記第４端縁との前記第２方向における第４距離は、前記第４素子側面の前記第１方向における中央よりも両端寄りにおいて大とされている。
　本開示の第２の側面によって提供される半導体装置の製造方法は、厚さ方向の一方側を向く主面を有する支持部材を準備する工程と、前記主面上に導電性接合材を配置する工程と、前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極と、を有し、かつ前記厚さ方向に見て矩形状の半導体素子を、前記裏面電極が前記導電性接合材上にあるように前記支持部材に対して配置する工程と、前記導電性接合材を加熱することで前記支持部材の前記主面と前記裏面電極とを前記導電性接合材により接合する工程と、を備える。前記導電性接合材を配置する工程は、前記厚さ方向に見て、前記半導体素子の４隅それぞれに対応する位置から前記半導体素子の外側に向けて延びる延出部を前記導電性接合材に形成することを含む。
　上記構成によれば、半導体装置において、半導体素子が配置される支持部材と当該半導体素子とを導通接合する導電性接合材の剥離等を抑制することが可能となる。
　本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体装置を示す斜視図である。 本開示の第１実施形態に係る半導体装置を示す斜視図（封止樹脂を透過）である。 本開示の第１実施形態に係る半導体装置を示す平面図（封止樹脂を透過）である。 図３のＩＶ－ＩＶ線に沿う断面図である。 図３のＶ－Ｖ線に沿う断面図である。 図３のＶＩ－ＶＩ線に沿う断面図である。 図３の部分拡大図である。 図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。 図７のＩＸ－ＩＸ線に沿う断面図である。 図７のＸ－Ｘ線に沿う断面図である。 図７の部分拡大図である。 図７の部分拡大図である。 図７の部分拡大図である。 図７の部分拡大図である。 本開示の第１実施形態に係る半導体装置の製造方法の一例の一工程を示す断面図である。 図１５に続く工程を示す断面図である。 図１５に続く工程を示す要部平面図である。 図１６に続く工程を示す断面図である。 図１６に続く工程を示す要部平面図である。 第１実施形態の第１変形例に係る半導体装置を示す、図３と同様の平面図である。 図２０の部分拡大図である。
　以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
　本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
　本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。
　図１～図１４は、本開示の第１実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ１０は、第１リード１、第２リード２、第３リード３、半導体素子４、導電性接合材５、複数の第１導通部材６１、第２導通部材６２および封止樹脂７を備えている。
　図１は、半導体装置Ａ１０を示す斜視図である。図２は、半導体装置Ａ１０を示す斜視図である。図３は、半導体装置Ａ１０を示す平面図である。図４は、図３のＩＶ－ＩＶ線に沿う断面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３のＶＩ－ＶＩ線に沿う断面図である。図７は、図３の部分拡大図である。図８は、図７のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。図９は、図７のＩＸ－ＩＸ線に沿う断面図である。図１０は、図７のＸ－Ｘ線に沿う断面図である。図１１～図１４は、それぞれ図７の部分拡大図である。なお、図２および図３は、理解の便宜上、封止樹脂７を透過している。図７においては、第１導通部材６１および第２導通部材６２を省略している。
　半導体装置Ａ１０の説明においては、互いに直交する３つの方向を適宜参照する。図示の例では、半導体素子４の厚さ方向を「厚さ方向ｚ」と呼ぶ。また、厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼び、厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。
　第１リード１、第２リード２および第３リード３は、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。第１リード１、第２リード２および第３リード３の構成材料は、たとえばＣｕ（銅）およびＮｉ（ニッケル）のいずれか、またはこれらの合金などからなる。
　第１リード１は、半導体素子４が搭載される部材である。図１～図６に示すように、第１リード１は、素子ボンディング部１１、端子状延出部１２、突出部１３および連結部１４を有する。素子ボンディング部１１は、主面１１ａおよび裏面１１ｂを有する。主面１１ａは、厚さ方向ｚの一方側を向いており、裏面１１ｂは、厚さ方向ｚの他方側を向いている。主面１１ａには、半導体素子４が搭載される。素子ボンディング部１１の形状は特に限定されず、図示された例においては、厚さ方向ｚに見て矩形状（あるいは略矩形状）である。また、図４～図６に示すように、本実施形態においては、裏面１１ｂは、封止樹脂７から露出している。裏面１１ｂは、半導体装置Ａ１０を図示しない回路基板等に実装する際に、はんだなどの接合材によって接合される部位である。第１リード１は、「支持部材」の一例である。本開示において、「支持部材」は「ベース」または「基板」とも称される。
　本実施形態の素子ボンディング部１１は、図３～図６に示すように、係止部１５１が形成されている。係止部１５１は、素子ボンディング部１１の周縁部から第１方向ｘまたは第２方向ｙに突出した形状部分を有する部位である。係止部１５１は、たとえば、封止樹脂７の一部と係合することにより、封止樹脂７による素子ボンディング部１１の保持力を高めるために設けられている。
　端子状延出部１２は、図１～図３および図５に示すように、素子ボンディング部１１１に対して第２方向ｙにおける他方側（後述のパッド部２１やパッド部３１が位置する側）に延出する部位である。端子状延出部１２の形状は特に限定されず、図示された例においては、端子状延出部１２は、根元部１２１、屈曲部１２２および先端部１２３を有する。
　根元部１２１は、素子ボンディング部１１から第２方向ｙの他方側に延出しており、第２方向ｙに沿った形状である。屈曲部１２２は、根元部１２１の第２方向ｙ先端につながっており、第１方向ｘに見て厚さ方向ｚの一方側（図５における図中上側）に屈曲した形状部位である。先端部１２３は、屈曲部１２２につながっており、屈曲部１２２から第２方向ｙに沿って第２方向ｙの他方側に延出している。図示された例においては、先端部１２３の一部が、封止樹脂７から突出している。
　突出部１３は、図１～図３および図５に示すように、素子ボンディング部１１に対して第２方向ｙの一方側に位置する部位である。突出部１３の形状は特に限定されず、図示された例においては、厚さ方向ｚに見て第１方向ｘを長手方向とする長矩形状（あるいは略長矩形状）であり、そのほとんどが封止樹脂７から露出している。
　連結部１４は、素子ボンディング部１１と突出部１３とを連結する部位である。図３に示すように、図示された例の連結部１４は、貫通孔１４１を有する。貫通孔１４１は、連結部１４を厚さ方向ｚに貫通している。
　第２リード２は、後述の複数の第１導通部材６１が接合される部材である。図３に示すように、第２リード２は、厚さ方向ｚに見て、第１リード１に対して離間して配置されている。図１～図３、および図６に示すように、本実施形態の第２リード２は、パッド部２１および端子部２２を有する。パッド部２１には、複数の第１導通部材６１が接合される。パッド部２１の形状は特に限定されず、図示された例においては、厚さ方向ｚに見て矩形状（あるいは略矩形状）である。また、図６に示すように、本実施形態においては、パッド部２１は、封止樹脂７に覆われている。
　図１～図３および図６に示すように、本実施形態においては、パッド部２１は、厚さ方向ｚに見て素子ボンディング部１１に対して第２方向ｙの他方側に位置しており、端子状延出部１２の第１方向ｘの一方側に位置している。また、パッド部２１は、素子ボンディング部１１よりも厚さ方向ｚの一方側（図６における図中上側）に位置している。
　端子部２２は、図１～図３および図６に示すように、パッド部２１１に対して第２方向ｙにおける他方側に延出する部位である。端子部２２は、たとえば、半導体装置Ａ１０を回路基板等に実装する際に用いられる。端子部２２の形状は特に限定されず、図示された例においては、端子部２２は、根元部２２１、屈曲部２２２および先端部２２３を有する。
　根元部２２１は、パッド部２１から第２方向ｙの他方側に延出しており、第２方向ｙに沿った形状である。根元部２２１の一部は、封止樹脂７から露出している。屈曲部２２２は、根元部２２１の第２方向ｙ先端につながっており、第１方向ｘに見て厚さ方向ｚの他方側（図６における図中下側）に屈曲した形状部位である。先端部２２３は、屈曲部２２２につながっており、屈曲部２２２から第２方向ｙに沿って第２方向ｙの他方側に延出している。
　第３リード３は、後述の第２導通部材６２が接合される部材である。図３に示すように、第３リード３は、厚さ方向ｚに見て、第１リード１および第２リード２に対して離間して配置されている。図１～図４に示すように、本実施形態の第３リード３は、パッド部３１および端子部３２を有する。パッド部３１には、第２導通部材６２が接合される。パッド部３１の形状は特に限定されず、図示された例においては、厚さ方向ｚに見て矩形状（あるいは略矩形状）である。図４に示すように、本実施形態においては、パッド部３１は、封止樹脂７に覆われている。
　端子部３２は、図１～図４に示すように、パッド部３１に対して第２方向ｙにおける他方側に延出する部位である。端子部３２は、たとえば、半導体装置Ａ１０を回路基板等に実装する際に用いられる。端子部３２の形状は特に限定されず、図示された例においては、端子部３２は、根元部３２１、屈曲部３２２および先端部３２３を有する。
　根元部３２１は、パッド部３１から第２方向ｙの他方側に延出しており、第２方向ｙに沿った形状である。根元部３２１の一部は、封止樹脂７から露出している。屈曲部３２２は、根元部３２１の第２方向ｙ先端につながっており、第１方向ｘに見て厚さ方向ｚの他方側（図４における図中下側）に屈曲した形状部位である。先端部３２３は、屈曲部３２２につながっており、屈曲部３２２から第２方向ｙに沿って第２方向ｙの他方側に延出している。
　半導体素子４は、半導体装置Ａ１０の機能中枢となる電子部品であり、半導体材料からなる。このような半導体材料としては、Ｓｉ（シリコン）、ＳｉＣ（炭化ケイ素）およびＧａＡｓ（ヒ化ガリウム）などがあるが、本開示はこれらに限定されない。半導体素子４は、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのパワー半導体チップである。本実施形態においては、半導体素子４がＭＯＳＦＥＴである場合を示すが、これに限定されず、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの他のトランジスタ、あるいは、ショットキーバリアダイオードやファーストリカバリダイオードなどのダイオードであってもよい。
　図１～図１０に示すように、本実施形態の半導体素子４は、素子主面４ａ、素子裏面４ｂ、第１素子側面４０１、第２素子側面４０２、第３素子側面４０３、第４素子側面４０４、第１主面電極４１、第２主面電極４２および裏面電極４３を有する。
　半導体素子４は、厚さ方向ｚに見て矩形状である。素子主面４ａは、厚さ方向ｚの一方側（図１、図２および図４における図中上側）を向く面である。第１リード１Ｂは、厚さ方向ｚにおいて素子主面４ａとは反対側の他方側（図１、図２および図４における図中下側）を向く面である。素子主面４ａは、厚さ方向ｚにおいて素子ボンディング部１１の主面１１ａと同じ側を向く。このため、素子裏面４ｂは、主面１１ａに対向している。
　第１素子側面４０１および第２素子側面４０２は、第１方向ｘにおいて互いに離間する。第１素子側面４０１は、第１方向ｘの一方側を向く。第２素子側面４０２は、第１方向ｘの他方側を向く。第３素子側面４０３および第４素子側面４０４は、それぞれが第１素子側面４０１および第２素子側面４０２の双方につながる。第３素子側面４０３および第４素子側面４０４は、第２方向ｙにおいて互いに離間する。第３素子側面４０３は、第２方向ｙの一方側を向く。第４素子側面４０４は、第２方向ｙの他方側を向く。
　図１～図３に示すように、第１主面電極４１および第２主面電極４２は、素子主面４ａに配置されている。本実施形態において、第１主面電極４１は、ソース電極であり、入出力端子として用いられる電極である。第１主面電極４１は、素子主面４ａの大半を覆っている。第２主面電極４２は、ゲート電極であり、スイッチング素子としての半導体素子４にゲート電圧が印加される電極である。図示された例においては、第２主面電極４２は、第１主面電極４１よりも小さい。また、第２主面電極４２は、素子主面４ａの第１方向ｘ他方側（図３における図中左側）に偏って配置されている。
　図４～図６、図８～図１０に示すように、裏面電極４３は、素子裏面４ｂに配置されている。本実施形態において、裏面電極４３は、ドレイン電極であり、第１主面電極４１とともに、入出力端子として用いられる電極である。裏面電極４３は、素子裏面４ｂの全面（あるいは略全面）を覆っている。
　裏面電極４３は、導電性接合材５を介して主面１１ａ（素子ボンディング部１１、第１リード１）に電気的に接合されている。導電性接合材５は、主面１１ａ（素子ボンディング部１１）と裏面電極４３とを導通接合する。導電性接合材５の構成材料は、たとえばＡｇ（銀）を含む。半導体装置Ａ１０では、導電性接合材５は、焼成銀である。なお、導電性接合材５は、Ａｇ以外の金属を含む焼成金属、金属ペースト材、あるいは、はんだにより構成してもよい。
　本実施形態においては、図３、図８～図１０に示すように、素子ボンディング部１１（第１リード１）の主面１１ａには、めっき層１９が形成されている。めっき層１９は、第１リード１を構成するＣｕ等の金属板にめっきによって形成された金属層である。めっき層１９は、厚さ方向ｚに見て少なくとも導電性接合材５と重なる領域に形成されている。本実施形態では、めっき層１９は、主面１１ａの大半を覆っている。めっき層１９の構成材料は特に限定されず、たとえばＡｇまたはＮｉである。なお、素子ボンディング部１１（第１リード１）について、主面１１ａ上にめっき層１９が形成されていない構成としてもよい。
　図７～図１０に示すように、導電性接合材５は、厚さ方向ｚに見て、半導体素子４と重なる矩形状領域、および半導体素子４を囲む周囲に配置されている。詳細は後述するが、導電性接合材５は、厚さ方向ｚに見て、半導体素子４の４隅付近において、他の部位よりも当該半導体素子４の外側に延びて配置される。
　図７に示すように、導電性接合材５は、第１端縁５０１、第２端縁５０２、第３端縁５０３および第４端縁５０４を有する。第１端縁５０１は、厚さ方向ｚに見て、半導体素子４の第１素子側面４０１に対して第１方向ｘの一方側に位置する。厚さ方向ｚに見て、第２端縁５０２は、第２素子側面４０２に対して第１方向ｘの他方側に位置する。厚さ方向ｚに見て、第３端縁５０３は、第３素子側面４０３に対して第２方向ｙの一方側に位置し、第４端縁５０４は、第４素子側面４０４に対して第２方向ｙの他方側に位置する。
　本実施形態において、第１端縁５０１は、第１端縁第１部５０１Ａ、第１端縁第２部５０１Ｂおよび第１端縁第３部５０１Ｃを含む。第１端縁第１部５０１Ａは、第２方向ｙに延びる。第１端縁第２部５０１Ｂは、第１端縁第１部５０１Ａにつながり、第１方向ｘにおいて第１端縁第１部５０１Ａの外側で、かつ第２方向ｙにおいて第３端縁５０３寄りの端部に位置する。第１端縁第３部５０１Ｃは、第１端縁第１部５０１Ａにつながり、第１方向ｘにおいて第１端縁第１部５０１Ａの外側で、かつ第２方向ｙにおいて第４端縁５０４寄りの端部に位置する。これにより、図７、図１１、図１２に示すように、第１素子側面４０１と第１端縁５０１との第１方向ｘにおける距離（第１距離Ｄ１）は、第１素子側面４０１の第２方向ｙにおける中央よりも両端寄りにおいて大とされている。なお、第１端縁第１部５０１Ａは、図示説明の便宜上、第２方向ｙに沿って延びる直線状に表しているが、曲線部分を含んでいてもよい。
　図７に示すように、第２端縁５０２は、第２端縁第１部５０２Ａ、第２端縁第２部５０２Ｂおよび第２端縁第３部５０２Ｃを含む。第２端縁第１部５０２Ａは、第２方向ｙに延びる。第２端縁第２部５０２Ｂは、第２端縁第１部５０２Ａにつながり、第１方向ｘにおいて第２端縁第１部５０２Ａの外側で、かつ第２方向ｙにおいて第３端縁５０３寄りの端部に位置する。第２端縁第３部５０２Ｃは、第２端縁第１部５０２Ａにつながり、第１方向ｘにおいて第２端縁第１部５０２Ａの外側で、かつ第２方向ｙにおいて第４端縁５０４寄りの端部に位置する。これにより、図７、図１３、図１４に示すように、第２素子側面４０２と第２端縁５０２との第１方向ｘにおける距離（第２距離Ｄ２）は、第２素子側面４０２の第２方向ｙにおける中央よりも両端寄りにおいて大とされている。なお、第２端縁第１部５０２Ａは、図示説明の便宜上、第２方向ｙに沿って延びる直線状に表しているが、曲線部分を含んでいてもよい。
　第３端縁５０３は、第３端縁第１部５０３Ａ、第３端縁第２部５０３Ｂおよび第３端縁第３部５０３Ｃを含む。第３端縁第１部５０３Ａは、第１方向ｘに延びる。第３端縁第２部５０３Ｂは、第３端縁第１部５０３Ａにつながり、第２方向ｙにおいて第３端縁第１部５０３Ａの外側で、かつ第１方向ｘにおいて第１端縁５０１寄りの端部に位置する。第３端縁第３部５０３Ｃは、第３端縁第１部５０３Ａにつながり、第２方向ｙにおいて第３端縁第１部５０３Ａの外側で、かつ第１方向ｘにおいて第２端縁５０２寄りの端部に位置する。これにより、図７、図１１、図１３に示すように、第３素子側面４０３と第３端縁５０３との第２方向ｙにおける距離（第３距離Ｄ３）は、第３素子側面４０３の第１方向ｘにおける中央よりも両端寄りにおいて大とされている。なお、第３端縁第１部５０３Ａは、図示説明の便宜上、第１方向ｘに沿って延びる直線状に表しているが、曲線部分を含んでいてもよい。
　第４端縁５０４は、第４端縁第１部５０４Ａ、第４端縁第２部５０４Ｂおよび第４端縁第３部５０４Ｃを含む。第４端縁第１部５０４Ａは、第１方向ｘに延びる。第４端縁第２部５０４Ｂは、第４端縁第１部５０４Ａにつながり、第２方向ｙにおいて第４端縁第１部５０４Ａの外側で、かつ第１方向ｘにおいて第１端縁５０１寄りの端部に位置する。第４端縁第３部５０４Ｃは、第４端縁第１部５０４Ａにつながり、第２方向ｙにおいて第４端縁第１部５０４Ａの外側で、かつ第１方向ｘにおいて第２端縁５０２寄りの端部に位置する。これにより、図７、図１２、図１４に示すように、第４素子側面４０４と第４端縁５０４との第２方向ｙにおける距離（第４距離Ｄ４）は、第４素子側面４０４の第１方向ｘにおける中央よりも両端寄りにおいて大とされている。なお、第４端縁第１部５０４Ａは、図示説明の便宜上、第１方向ｘに沿って延びる直線状に表しているが、曲線部分を含んでいてもよい。
　本実施形態において、図１１に示すように、第１端縁第２部５０１Ｂは、第１端縁第１傾斜部５０１ｄを有する。第１端縁第１傾斜部５０１ｄは、厚さ方向ｚに見て、第１端縁第１部５０１Ａにつながり、かつ第１方向ｘおよび第２方向ｙの双方に交差する第３方向ｖに延びる。第１方向ｘと第３方向ｖとのなす角度、および第２方向ｙと第３方向ｖとのなす角度は、特に限定されず、本実施形態においては、いずれも４５°である。図１２に示すように、第１端縁第３部５０１Ｃは、第１端縁第２傾斜部５０１ｅを有する。第１端縁第２傾斜部５０１ｅは、厚さ方向ｚに見て、第１端縁第１部５０１Ａにつながり、かつ第１方向ｘおよび第２方向ｙの双方に交差する第４方向ｗに延びる。第１方向ｘと第４方向ｗとのなす角度、および第２方向ｙと第４方向ｗとのなす角度は、特に限定されず、本実施形態においては、いずれも４５°である。また、本実施形態において、第３方向ｖと第４方向ｗとのなす角度は、９０°である。
　図１３に示すように、第２端縁第２部５０２Ｂは、第２端縁第１傾斜部５０２ｄを有する。第２端縁第１傾斜部５０２ｄは、厚さ方向ｚに見て、第２端縁第１部５０２Ａにつながり、かつ第４方向ｗに延びる。図１４に示すように、第２端縁第３部５０２Ｃは、第２端縁第２傾斜部５０２ｅを有する。第２端縁第２傾斜部５０２ｅは、厚さ方向ｚに見て、第２端縁第１部５０２Ａにつながり、かつ第３方向ｖに延びる。
　図１１に示すように、第３端縁第２部５０３Ｂは、第３端縁第１傾斜部５０３ｄを有する。第３端縁第１傾斜部５０３ｄは、厚さ方向ｚに見て、第３端縁第１部５０３Ａにつながり、かつ第３方向ｖに延びる。図１３に示すように、第３端縁第３部５０３Ｃは、第３端縁第２傾斜部５０３ｅを有する。第３端縁第２傾斜部５０３ｅは、厚さ方向ｚに見て、第３端縁第１部５０３Ａにつながり、かつ第４方向ｗに延びる。
　図１２に示すように、第４端縁第２部５０４Ｂは、第４端縁第１傾斜部５０４ｄを有する。第４端縁第１傾斜部５０４ｄは、厚さ方向ｚに見て、第４端縁第１部５０４Ａにつながり、かつ第４方向ｗに延びる。図１４に示すように、第３端縁第３部５０３Ｃは、第３端縁第２傾斜部５０３ｅを有する。第３端縁第２傾斜部５０３ｅは、厚さ方向ｚに見て、第３端縁第１部５０３Ａにつながり、かつ第４方向ｗに延びる。
　図７～図１０に示すように、本実施形態において、導電性接合材５は、重合部５０、第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８を有する。重合部５０は、厚さ方向ｚにみて半導体素子４の全体と重なる部分である。第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８は、いずれも厚さ方向ｚに見て重合部５０の外側に位置し、かつ各々が重合部５０につながっている。
　第１中間部５１は、厚さ方向ｚに見て、半導体素子４の第１素子側面４０１、および第１端縁第１部５０１Ａの間に位置する。第２中間部５２は、厚さ方向ｚに見て、第２素子側面４０２および第２端縁第１部５０２Ａの間に位置する。第３中間部５３は、厚さ方向ｚに見て、第３素子側面４０３および第３端縁第１部５０３Ａの間に位置する。第４中間部５４は、厚さ方向ｚに見て、第４素子側面４０４および第４端縁第１部５０４Ａの間に位置する。
　図７、図１１に示すように、第１延出部５５は、第１素子側面４０１と第３素子側面４０３との境界である第１隅部４５１から第３方向ｖに延出する。第１延出部５５は、第１端縁第１傾斜部５０１ｄおよび第３端縁第１傾斜部５０３ｄを含む。図７、図１２に示すように、第２延出部５６は、第１素子側面４０１と第４素子側面４０４との境界である第２隅部４５２から第４方向ｗに延出する。第２延出部５６は、第１端縁第２傾斜部５０１ｅおよび第４端縁第１傾斜部５０４ｄを含む。図７、図１３に示すように、第３延出部５７は、第２素子側面４０２と第３素子側面４０３との境界である第３隅部４５３から第４方向ｗに延出する。第３延出部５７は、第２端縁第１傾斜部５０２ｄおよび第３端縁第２傾斜部５０３ｅを含む。図７、図１４に示すように、第４延出部５８は、第２素子側面４０２と第４素子側面４０４との境界である第４隅部４５４から第３方向ｖに延出する。第４延出部５８は、第２端縁第２傾斜部５０２ｅおよび第４端縁第２傾斜部５０４ｅを含む。
　なお、図面に示す便宜上、図７、図１１等において、第１延出部５５と、これにつながる第１中間部５１、第３中間部５３との境界を実線で表したが、第１延出部５５と、第１中間部５１あるいは第３中間部５３との境界部分について、幾何的に明瞭な境界に限らず、なだらかな曲面でつながっていてもよい。第２延出部５６と第１中間部５１あるいは第４中間部５４との境界部分、第３延出部５７と第２中間部５２あるいは第３中間部５３との境界部分、および第４延出部５８と第２中間部５２あるいは第４中間部５４との境界部分についても、幾何的に明瞭な境界に限らず、なだらかな曲面でつながっていてもよい。
　図７、図１１に示した第１隅部４５１から第１延出部５５の第３方向ｖにおける先端までの距離（第１延出長さＬ１）は、たとえば半導体素子４の対角線の長さ（以下、「対角線長さＬｄ」という）の０．０１倍～１倍である。また、図７、図１２に示した第２隅部４５２から第２延出部５６の第４方向ｗにおける先端までの距離（第２延出長さＬ２）は、たとえば対角線長さＬｄの０．０１倍～１倍である。同様に、図７、図１３に示した第３隅部４５３から第３延出部５７の第４方向ｗにおける先端までの距離（第３延出長さＬ３）、および図７、図１４に示した第４隅部４５４から第４延出部５８の第３方向ｖにおける先端までの距離（第４延出長さＬ４）は、それぞれ、対角線長さＬｄの０．０１倍～１倍である。なお、第１延出長さＬ１、第２延出長さＬ２、第３延出長さＬ３、第４延出長さＬ４および対角線長さＬｄは、特に限定されない。本実施形態においては、第１延出長さＬ１、第２延出長さＬ２、第３延出長さＬ３および第４延出長さＬ４がそれぞれ５０μｍ～５０００μｍ程度、対角線長さＬｄが５０μｍ～１５０００μｍ程度である。ここで、半導体素子４のサイズ（対角線長さＬｄ）が小さくなるほど、上述の第１延出長さＬ１、第２延出長さＬ２、第３延出長さＬ３および第４延出長さＬ４それぞれの対角線長さＬｄに対する割合は、大きくなる。この理由は以下による。半導体素子４のサイズ（対角線長さＬｄ）は、当該半導体素子４の種類等によって大きく変動し得る。その一方、上述の第１延出長さＬ１、第２延出長さＬ２、第３延出長さＬ３および第４延出長さＬ４の変動度合いは、半導体素子４のサイズ（対角線長さＬｄ）の変動度合いよりも小さい。
　図８～図１０に示すように、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８それぞれの厚さは、第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４のいずれの厚さよりも大である。また、本実施形態において、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８それぞれの厚さは、半導体素子４の厚さの２／３倍以下である。
　複数の第１導通部材６１は、半導体素子４の第１主面電極４１と第２リード２とを導通させるためのものである。第１導通部材６１の具体的構成は特に限定されず、たとえば金属からなるワイヤやリボンが挙げられる。第１導通部材６１を構成する金属としては、たとえばＡｕ（金）、Ａｌ（アルミニウム）等の金属やこれらの合金が挙げられる。本実施形態においては、第１導通部材６１は、ＡｌまたはＡｌ合金からなるワイヤである。この場合、第１導通部材６１の直径は、第２導通部材６２の直径よりも大きい。
　図１～図３および図６に示すように、第１導通部材６１は、第１ボンディング部６１１および第２ボンディング部６１２を有する。第１ボンディング部６１１は、半導体素子４の第１主面電極４１にボンディングされている。第２ボンディング部６１２は、第２リード２のパッド部２１にボンディングされている。なお、本実施形態では、２つの第１導通部材６１を具備する場合を例示したが、１つまたは３つ以上の第１導通部材６１を具備する構成としてもよい。
　第２導通部材６２は、半導体素子４の第２主面電極４２と第３リード３とを導通させるためのものである。第２導通部材６２の具体的構成は特に限定されず、たとえば金属からなるワイヤやリボンが挙げられる。第２導通部材６２を構成する金属としては、たとえばＡｕ、Ａｌ等の金属やこれらの合金が挙げられる。本実施形態においては、第２導通部材６２は、Ａｕからなるワイヤである。
　図１～図４に示すように、第２導通部材６２は、第１ボンディング部６２１および第２ボンディング部６２２を有する。第１ボンディング部６２１は、半導体素子４の第２主面電極４２にボンディングされている。第２ボンディング部６２２は、第３リード３のパッド部３１にボンディングされている。
　封止樹脂７は、第１リード１、第２リード２および第３リード３の一部ずつ、半導体素子４、複数の第１導通部材６１、および第２導通部材６２を覆っている。封止樹脂７は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、封止樹脂７は、黒色のエポキシ樹脂であり、適宜フィラーが混入していてもよい。
　図１、図４～図６に示すように、封止樹脂７は、樹脂主面７１、樹脂裏面７２、および樹脂側面７３１～７３４を有する。樹脂主面７１および樹脂裏面７２は、厚さ方向ｚにおいて互いに反対側を向き、かつ、離間している。樹脂主面７１は、素子主面４ａと同じ方向を向き、樹脂裏面７２は、素子裏面４ｂと同じ方向を向く。樹脂側面７３１～７３４の各々は、樹脂主面７１および樹脂裏面７２に挟まれている。樹脂側面７３１は、第１方向ｘの一方側を向いている。樹脂側面７３２は、第１方向ｘの他方側を向いている。樹脂側面７３３は、第２方向ｙの一方側を向いている。樹脂側面７３４は、第２方向ｙの他方側を向いている。本実施形態においては、樹脂裏面７２から素子ボンディング部１１の裏面１１ｂが露出している。また、樹脂側面７３３から突出部１３が突出している。また、樹脂側面７３４から端子状延出部１２、端子部２２および端子部３２が突出している。
　次に、半導体装置Ａ１０の製造方法について、図１５～図１９を参照しつつ、以下に説明する。図１５、図１６および図１８はそれぞれ、半導体装置Ａ１０の製造方法の一工程を示す断面図であって、図８に示す断面図と同様の断面図である。図１７および図１９は、半導体装置Ａ１０の製造方法の一工程を示しており、図７に示す部分拡大平面図と同様の平面図である。
　まず、図１５に示すように、第１リード１を準備する。ここで、図１５に示した第１リード１と、第２リード２および第３リード３と、を含む形状のリードフレームを準備する。なお、本実施形態において、第１リード１（素子ボンディング部１１）の主面１１ａには、めっき層１９が形成されている。
　次に、図１６および図１７に示すように、第１リード１（素子ボンディング部１１）の主面１１ａ上に、導電性接合材５’を配置する。主面１１ａ上への導電性接合材５’の配置は、たとえばペースト状の導電性金属材料（たとえばＡｇペースト）をディスペンサーにより塗布することにより行う。図示した例では、主面１１ａ上に配置された導電性接合材５’は、中央部５０’および延出部５５’～５８’を有する。中央部５０’は、後の工程で半導体素子４が配置される領域の中央の一部分に相当する。図１７においては、半導体素子４が配置される位置を二点鎖線で表す。延出部５５’～５８’は、半導体素子４の矩形状の４隅それぞれに対応する位置から半導体素子４の外側に向けて延びている。図１７に示した例では、延出部５５’および延出部５８’は、第３方向ｖに沿って直線状に延びており、ディスペンサーにより一連に形成することができる。また、延出部５６’および延出部５７’は、第４方向ｗに沿って直線状に延びており、ディスペンサーにより一連に形成することができる。なお、中央部５０’の大きさおよび形状は、図示した例に限定されず、適宜変更が可能である。
　次に、半導体素子４を準備し、導電性接合材５’上に配置する。半導体素子４は、厚さ方向ｚに見て矩形状であり、上述のように素子主面４ａ、素子裏面４ｂ、第１素子側面４０１、第２素子側面４０２、第３素子側面４０３、第４素子側面４０４、第１主面電極４１、第２主面電極４２および裏面電極４３を有する。ここで、導電性接合材５’上に、裏面電極４３を配置する。次いで、導電性接合材５’を加熱（焼成）し、図１８、図１９に示すように、主面１１ａと裏面電極４３とを導電性接合材５により接合する。導電性接合材５’の加熱（焼成）時には、当該導電性接合材５’において、厚さ方向ｚにおいて半導体素子４と重なる部分（中央部５０’および延出部５５’～５８’それぞれの一部）が主面１１ａ上に押し拡げられ、厚さ方向ｚに見て半導体素子４の各素子側面４０１～４０４からはみ出す。その後に冷却されて、重合部５０、第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８を有する導電性接合材５が形成される。
　その後、複数の第１導通部材６１の接合および第２導通部材６２の接合を行う。次いで、モールド成形により封止樹脂７を形成する。次いで、上記リードフレームを適宜切断し、第１リード１、第２リード２および第３リード３を互いに分離させる。以上の工程を経ることで、図１～図１４に示す半導体装置Ａ１０が製造される。
　次に、本実施形態の作用効果について説明する。
　半導体装置Ａ１０は、第１リード１、半導体素子４および導電性接合材５を備える。導電性接合材５は、第１端縁５０１、第２端縁５０２、第３端縁５０３および第４端縁５０４を有する。第１端縁５０１は、厚さ方向ｚに見て、第１素子側面４０１に対して第１方向ｘの一方側に位置する。第２端縁５０２は、厚さ方向ｚに見て、第２素子側面４０２に対して第１方向ｘの他方側に位置する。第３端縁５０３は、厚さ方向ｚに見て、第３素子側面４０３に対して第２方向ｙの一方側に位置する。第４端縁５０４は、厚さ方向ｚに見て、第４素子側面４０４に対して第２方向ｙの他方側に位置する。第１素子側面４０１と第１端縁５０１との第１方向ｘにおける距離（第１距離Ｄ１）は、第１素子側面４０１の第２方向ｙにおける中央よりも両端寄りにおいて大である。第２素子側面４０２と第２端縁５０２との第１方向ｘにおける距離（第２距離Ｄ２）は、第２素子側面４０２の第２方向ｙにおける中央よりも両端寄りにおいて大である。第３素子側面４０３と第３端縁５０３との第２方向ｙにおける距離（第３距離Ｄ３）は、第３素子側面４０３の第１方向ｘにおける中央よりも両端寄りにおいて大である。第４素子側面４０４と第４端縁５０４との第２方向ｙにおける距離（第４距離Ｄ４）は、第４素子側面４０４の第１方向ｘにおける中央よりも両端寄りにおいて大である。
　このような構成によれば、導電性接合材５は、厚さ方向ｚに見て、半導体素子４の４隅付近において他の部位より半導体素子４の外側に延びて配置されている。これにより、第１リード１と導電性接合材５の線膨張係数の差により、半導体装置Ａ１０の製造過程において生じうる導電性接合材５の熱応力を、半導体素子４の４隅付近において抑制することができる。したがって、本実施形態によれば、第１リード１と半導体素子４とを導通接合する導電性接合材５の剥離等を抑制することができる。
　導電性接合材５は、第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８を有する。第１延出部５５は、第１素子側面４０１と第３素子側面４０３との境界である第１隅部４５１から第３方向ｖに延出する。第２延出部５６は、第１素子側面４０１と第４素子側面４０４との境界である第２隅部４５２から第４方向ｗに延出する。第３延出部５７は、第２素子側面４０２と第３素子側面４０３との境界である第３隅部４５３から第４方向ｗに延出する。第４延出部５８は、第２素子側面４０２と第４素子側面４０４との境界である第４隅部４５４から第３方向ｖに延出する。したがって、厚さ方向ｚに見て、半導体素子４の一方の対角から延びる第１延出部５５および第４延出部５８が同一方向（第３方向ｖ）に延びている。また、半導体素子４の他方の対角から延びる第２延出部５６および第３延出部５７についても、同一方向（第４方向ｗ）に延びている。このような構成によれば、導電性接合材５を形成する際、導電性接合材５の材料を一定方向に塗布する等により、容易に形成することが可能である。
　本実施形態の導電性接合材５においては、厚さ方向ｚに見て、半導体素子４の隅部（第１隅部４５１）からの第１延出部５５の第１延出長さＬ１、半導体素子４の隅部（第２隅部４５２）からの第２延出部５６の第２延出長さＬ２、半導体素子４の隅部（第３隅部４５３）からの第３延出部５７の第３延出長さＬ３、および半導体素子４の隅部（第４隅部４５４）からの第４延出部５８の第４延出長さＬ４は、それぞれ、半導体素子４の対角線長さＬｄの０．０１倍～１倍である。このような構成によれば、導電性接合材５の周縁部が半導体素子４の４隅から適切に離れた位置にある。したがって、導電性接合材５の熱応力に起因する剥離等を、適切に抑制することが可能である。
　導電性接合材５を形成する際、ディスペンサーにより塗布する手法によれば、たとえば半導体素子４のサイズが変更しても、サイズ変更後の半導体素子４に適切に適した大きさの第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８を容易に形成することができる。
　本実施形態の導電性接合材５において、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８それぞれの厚さは、第１中間部５１、第２中間部５２、第３中間部５３、第４中間部５４のいずれの厚さよりも大である。このような構成によれば、第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８の占める体積が、他の部位よりも相対的に大きい。このことは、半導体素子４の４隅付近にある第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８について、熱応力の影響の低減が期待できる。
　第１延出部５５、第２延出部５６、第３延出部５７および第４延出部５８それぞれの厚さは、半導体素子４の厚さの２／３倍以下である。このような構成によれば、導電性接合材５（第１延出部５５、第２延出部５６、第３延出部５７あるいは第４延出部５８）が半導体素子４の素子主面４ａ側に配置された第１主面電極４１等と不当に導通することは防止される。
　素子ボンディング部１１（第１リード１）の主面１１ａのうち、厚さ方向ｚに見て少なくとも導電性接合材５と重なる領域には、めっき層１９が形成されている。このような構成によれば、主面１１ａ上に導電性接合材５を形成する際、たとえば素子ボンディング部１１側表面の濡れ性の変化等によって、導電性接合材５の形状の安定化が期待できる。
　図２０および図２１は、第１実施形態の変形例に係る半導体装置を示している。図２０は、上記実施形態において示した図３と同様の平面図である。図２１は、図２０の部分拡大図である。なお、図２０以降の図面において、上記実施形態の半導体装置Ａ１０と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
　本変形例の半導体装置Ａ１１においては、導電性接合材５の一部の形状が上記実施形態の半導体装置Ａ１０と異なっている。本変形例では、導電性接合材５のうち、厚さ方向ｚに見て半導体素子４の４隅付近の形状が図７に示した構成と異なる。
　図２１に示すように、本変形例において、第１端縁第２部５０１Ｂおよび第１端縁第３部５０１Ｃの形状が、それぞれ円弧状とされている。同様に、第２端縁第２部５０２Ｂおよび第２端縁第３部５０２Ｃ、第３端縁第２部５０３Ｂおよび５０３、ならびに第４端縁第２部５０４Ｂおよび第４端縁第３部５０４Ｃの形状が、それぞれ円弧状とされている。
　導電性接合材５は、延出部５５１、延出部５６１、延出部５７１および延出部５８１を有する。延出部５５１は、第１端縁第２部５０１Ｂおよび第３端縁第２部５０３Ｂを含み、厚さ方向ｚに見て半導体素子４の第１隅部４５１付近において半導体素子４の外側に向けて張り出している。延出部５６１は、第１端縁第３部５０１Ｃおよび第４端縁第２部５０４Ｂを含み、厚さ方向ｚに見て半導体素子４の第２隅部４５２付近において半導体素子４の外側に向けて張り出している。延出部５７１は、第２端縁第２部５０２Ｂおよび第１端縁第３部５０１Ｃを含み、厚さ方向ｚに見て半導体素子４の第３隅部４５３付近において半導体素子４の外側に向けて張り出している。延出部５８１は、第２端縁第３部５０２Ｃおよび第４端縁第３部５０４Ｃを含み、厚さ方向ｚに見て半導体素子４の第４隅部４５４付近において半導体素子４の外側に向けて張り出している。
　本変形例においても、導電性接合材５は、厚さ方向ｚに見て、半導体素子４の４隅付近において他の部位より半導体素子４の外側に延びて配置されている。これにより、第１リード１と導電性接合材５の線膨張係数の差により、半導体装置Ａ１０の製造過程において生じうる導電性接合材５の熱応力を、半導体素子４の４隅付近において抑制することができる。したがって、本変形例によれば、第１リード１と半導体素子４とを導通接合する導電性接合材５の剥離等を抑制することができる。その他にも、上記実施形態の半導体装置Ａ１０と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
　本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
　上記実施形態において、半導体素子４が配置される支持部材について、金属板からなる第１リード１である場合について説明したが、支持部材の構成については特に限定されない。たとえば、第１リード１に代えて、ＤＢＣ（Direct Bonded Copper）基板を利用してもよい。ＤＢＣ基板を利用する場合、ＤＢＣ基板と半導体素子４とを導通接合する導電性接合材５の剥離等を抑制することができる。
　上記実施形態では、１つの半導体素子４を備えた半導体装置Ａ１０，Ａ１１について説明したが、本開示は複数の半導体素子を備えた半導体装置に適用することができる。導電性接合材５の形成について、上述のディスペンサーにより塗布する手法に代えて、種々の手法を採用することができる。たとえば、マスクを用いて支持部材の主面上に所定形状の導電性接合材５を配置してもよい。
　本開示は、以下の付記に記載された実施形態を含む。
　付記１．
　厚さ方向の一方側を向く主面を有する支持部材と、
　前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極と、を有する半導体素子と、
　前記支持部材の前記主面と前記裏面電極とを導通接合する導電性接合材と、を備え、
　前記半導体素子は、前記厚さ方向に対して直交する第１方向の一方側を向く第１素子側面および他方側を向く第２素子側面と、前記厚さ方向および前記第１方向に直交する第２方向の一方側を向く第３素子側面および他方側を向く第４素子側面と、を有し、
　前記導電性接合材は、前記厚さ方向に見て、前記第１素子側面に対して前記第１方向の一方側に位置する第１端縁および前記第２素子側面に対して前記第１方向の他方側に位置する第２端縁と、前記第３素子側面に対して前記第２方向の一方側に位置する第３端縁および前記第４素子側面に対して前記第２方向の他方側に位置する第４端縁と、を有し、
　前記第１素子側面と前記第１端縁との前記第１方向における第１距離は、前記第１素子側面の前記第２方向における中央よりも両端寄りにおいて大とされており、
　前記第２素子側面と前記第２端縁との前記第１方向における第２距離は、前記第２素子側面の前記第２方向における中央よりも両端寄りにおいて大とされており、
　前記第３素子側面と前記第３端縁との前記第２方向における第３距離は、前記第３素子側面の前記第１方向における中央よりも両端寄りにおいて大とされており、
　前記第４素子側面と前記第４端縁との前記第２方向における第４距離は、前記第４素子側面の前記第１方向における中央よりも両端寄りにおいて大とされている、半導体装置。
　付記２．
　前記第１端縁は、前記第２方向に延びる第１端縁第１部と、前記第１端縁第１部につながり、前記第１方向において前記第１端縁第１部の外側で、かつ前記第２方向において前記３端縁寄りの端部に位置する第１端縁第２部および前記第４端縁寄りの端部に位置する第１端縁第３部と、を含み、
　前記第２端縁は、前記第２方向に延びる第２端縁第１部と、前記第２端縁第１部につながり、前記第１方向において前記第２端縁第１部の外側で、かつ前記第２方向において前記３端縁寄りの端部に位置する第２端縁第２部および前記第４端縁寄りの端部に位置する第２端縁第３部と、を含み、
　前記第３端縁は、前記第１方向に延びる第３端縁第１部と、前記第３端縁第１部につながり、前記第２方向において前記第３端縁第１部の外側で、かつ前記第２方向において前記１端縁寄りの端部に位置する第３端縁第２部および前記第２端縁寄りの端部に位置する第３端縁第３部と、を含み、
　前記第４端縁は、前記第１方向に延びる第４端縁第１部と、前記第４端縁第１部につながり、前記第２方向において前記第４端縁第１部の外側で、かつ前記第２方向において前記１端縁寄りの端部に位置する第４端縁第２部および前記第２端縁寄りの端部に位置する第４端縁第３部と、を含む、付記１に記載の半導体装置。
　付記３．
　前記第１端縁第２部は、前記厚さ方向に見て、前記第１端縁第１部につながり、かつ前記第１方向および前記第２方向に交差する第３方向に延びる第１端縁第１傾斜部を有し、
　前記第１端縁第３部は、前記厚さ方向に見て、前記第１端縁第１部につながり、かつ前記第１方向および前記第２方向に交差する第４方向に延びる第１端縁第２傾斜部を有し、
　前記第２端縁第２部は、前記厚さ方向に見て、前記第２端縁第１部につながり、かつ前記第４方向に延びる第２端縁第１傾斜部を有し、
　前記第２端縁第３部は、前記厚さ方向に見て、前記第２端縁第１部につながり、かつ前記第３方向に延びる第２端縁第２傾斜部を有し、
　前記第３端縁第２部は、前記厚さ方向に見て、前記第３端縁第１部につながり、かつ前記第３方向に延びる第３端縁第１傾斜部を有し、
　前記第３端縁第３部は、前記厚さ方向に見て、前記第３端縁第１部につながり、かつ前記第４方向に延びる第３端縁第２傾斜部を有し、
　前記第４端縁第２部は、前記厚さ方向に見て、前記第４端縁第１部につながり、かつ前記第４方向に延びる第４端縁第１傾斜部を有し、
　前記第４端縁第３部は、前記厚さ方向に見て、前記第４端縁第１部につながり、かつ前記第３方向に延びる第４端縁第２傾斜部を有する、付記２に記載の半導体装置。
　付記４．
　前記導電性接合材は、前記厚さ方向に見て、前記第１素子側面および前記第１端縁第１部の間に位置する第１中間部と、前記第２素子側面および前記第２端縁第１部の間に位置する第２中間部と、前記第３素子側面および前記第３端縁第１部の間に位置する第３中間部と、前記第４素子側面および前記第４端縁第１部の間に位置する第４中間部と、
　前記第１端縁第１傾斜部および前記第３端縁第１傾斜部を含み、かつ前記第１素子側面と前記第３素子側面との境界である第１隅部から前記第３方向に延出する第１延出部と、
　前記第１端縁第２傾斜部および前記第４端縁第１傾斜部を含み、かつ前記第１素子側面と前記第４素子側面との境界である第２隅部から前記第４方向に延出する第２延出部と、
　前記第２端縁第１傾斜部および前記第３端縁第２傾斜部を含み、かつ前記第２素子側面と前記第３素子側面との境界である第３隅部から前記第４方向に延出する第３延出部と、
　前記第２端縁第２傾斜部および前記第４端縁第２傾斜部を含み、かつ前記第２素子側面と前記第４素子側面との境界である第４隅部から前記第３方向に延出する第４延出部と、を有する、付記３に記載の半導体装置。
　付記５．
　前記厚さ方向に見て、前記第１隅部から前記第１延出部の前記第３方向における先端までの第１延出長さ、前記第２隅部から前記第２延出部の前記第４方向における先端までの第２延出長さ、前記第３隅部から前記第３延出部の前記第４方向における先端までの第３延出長さ、および前記第４隅部から前記第４延出部の前記第３方向における先端までの第４延出長さは、それぞれ、前記半導体素子の前記第１隅部から前記第３隅部までの対角線の長さの０．０１倍～１倍である、付記４に記載の半導体装置。
　付記６．
　前記第１延出部、前記第２延出部、前記第３延出部および前記第４延出部それぞれの厚さは、前記第１中間部、前記第２中間部、前記第３中間部、前記第４中間部のいずれの厚さよりも大である、付記４または５に記載の半導体装置。
　付記７．
　前記第１延出部、前記第２延出部、前記第３延出部および前記第４延出部それぞれの厚さは、前記半導体素子の厚さの２／３倍以下である、付記６に記載の半導体装置。
　付記８．
　前記導電性接合材は、銀を含有する、付記１ないし７のいずれかに記載の半導体装置。
　付記９．
　前記導電性接合材は、焼成金属からなる、付記１ないし８のいずれかに記載の半導体装置。
　付記１０．
　前記支持部材は、当該支持部材の前記主面を含み、かつ金属板により構成された第１リードである、付記１ないし９のいずれかに記載の半導体装置。
　付記１１．
　前記第１リードの前記主面は、前記厚さ方向に見て導通性接合材と重なる領域を含み、当該領域には、めっき層が形成されている、付記１０に記載の半導体装置。
　付記１２．
　前記厚さ方向に見て前記第１リードに対して離間配置され、かつ金属板により構成された第２リードと、
　第１導通部材と、をさらに備えており、
　前記半導体素子は、前記素子主面に配置された第１主面電極を有し、
　前記第１導通部材は、前記第１主面電極と前記第２リードとに接続されている、付記１０または１１に記載の半導体装置。
　付記１３．
　前記厚さ方向に見て前記第１リードおよび前記第２リードに対して離間配置され、かつ金属板により構成された第３リードと、
　第２導通部材と、をさらに備えており、
　前記半導体素子は、前記素子主面に配置された第２主面電極を有し、
　前記第２導通部材は、前記第２主面電極と前記第３リードとに接続されている、付記１２に記載の半導体装置。
　付記１４．
　前記裏面電極はドレイン電極であり、前記第１主面電極はソース電極であり、前記第２主面電極はゲート電極である、付記１３に記載の半導体装置。
　付記１５．
　厚さ方向の一方側を向く主面を有する支持部材を準備する工程と、
　前記主面上に導電性接合材を配置する工程と、
　前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極と、を有し、かつ前記厚さ方向に見て矩形状の半導体素子を、前記裏面電極が前記導電性接合材上にあるように前記支持部材に対して配置する工程と、
　前記導電性接合材を加熱することで前記支持部材の前記主面と前記裏面電極とを前記導電性接合材により接合する工程と、を備え、
　前記導電性接合材を配置する工程は、前記厚さ方向に見て、前記半導体素子の４隅それぞれに対応する位置から前記半導体素子の外側に向けて延びる延出部を前記導電性接合材に形成することを含む、半導体装置の製造方法。
Ａ１０，Ａ１１：半導体装置　　　１：第１リード（支持部材）
１１：素子ボンディング部　　　１１ａ：主面
１１ｂ：裏面　　　１２：端子状延出部
１２１：根元部　　　１２２：屈曲部
１２３：先端部　　　１３：突出部
１４：連結部　　　１４１：貫通孔
１５１：係止部　　　１９：めっき層
２：第２リード　　　２１：パッド部
２２：端子部　　　２２１：根元部
２２２：屈曲部　　　２２３：先端部
３：第３リード　　　３１：パッド部
３２：端子部　　　３２１：根元部
３２２：屈曲部　　　３２３：先端部
４：半導体素子　　　４ａ：素子主面
４ｂ：素子裏面　　　４０１：第１素子側面
４０２：第２素子側面　　　４０３：第３素子側面
４０４：第４素子側面　　　４１：第１主面電極
４２：第２主面電極　　　４３：裏面電極
４３’：第３金属層材料　　　４５１：第１隅部
４５２：第２隅部　　　４５３：第３隅部
４５４：第４隅部　　　５，５’：導電性接合材
５０：重合部　　　５０’：中央部
５０１：第１端縁　　　５０１Ａ：第１端縁第１部
５０１Ｂ：第１端縁第２部　　　５０１Ｃ：第１端縁第３部
５０１ｄ：第１端縁第１傾斜部　　　５０１ｅ：第１端縁第２傾斜部
５０２：第２端縁　　　５０２Ａ：第２端縁第１部
５０２Ｂ：第２端縁第２部　　　５０２Ｃ：第２端縁第３部
５０２ｄ：第２端縁第１傾斜部　　　５０２ｅ：第２端縁第２傾斜部
５０３：第３端縁　　　５０３Ａ：第３端縁第１部
５０３Ｂ：第３端縁第２部　　　５０３Ｃ：第３端縁第３部
５０３ｄ：第３端縁第１傾斜部　　　５０３ｅ：第３端縁第２傾斜部
５０４：第４端縁　　　５０４Ａ：第４端縁第１部
５０４Ｂ：第４端縁第２部　　　５０４Ｃ：第４端縁第３部
５０４ｄ：第４端縁第１傾斜部　　　５０４ｅ：第４端縁第２傾斜部
５１：第１中間部　　　５２：第２中間部
５３：第３中間部　　　５４：第４中間部
５５：第１延出部　　　５６：第２延出部
５７：第３延出部　　　５８：第４延出部
６１：第１導通部材　　　６１１：第１ボンディング部
６１２：第２ボンディング部　　　６２：第２導通部材
６２１：第１ボンディング部　　　６２２：第２ボンディング部
７：封止樹脂　　　７１：樹脂主面
７２：樹脂裏面　　　７３１，７３２，７３３，７３４：樹脂側面
Ｄ１：第１距離　　　Ｄ２：第２距離
Ｄ３：第３距離　　　Ｄ４：第４距離
Ｌ１：第１延出長さ　　　Ｌ２：第２延出長さ
Ｌ３：第３延出長さ　　　Ｌ４：第４延出長さ
Ｌｄ：対角線長さ　　　ｘ：第１方向
ｙ：第２方向　　　ｚ：厚さ方向
ｖ：第３方向　　　ｗ：第４方向

Claims (15)

  1. 　厚さ方向の一方側を向く主面を有する支持部材と、
    　前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極と、を有する半導体素子と、
    　前記支持部材の前記主面と前記裏面電極とを導通接合する導電性接合材と、を備え、
    　前記半導体素子は、前記厚さ方向に対して直交する第１方向の一方側を向く第１素子側面および他方側を向く第２素子側面と、前記厚さ方向および前記第１方向に直交する第２方向の一方側を向く第３素子側面および他方側を向く第４素子側面と、を有し、
    　前記導電性接合材は、前記厚さ方向に見て、前記第１素子側面に対して前記第１方向の一方側に位置する第１端縁および前記第２素子側面に対して前記第１方向の他方側に位置する第２端縁と、前記第３素子側面に対して前記第２方向の一方側に位置する第３端縁および前記第４素子側面に対して前記第２方向の他方側に位置する第４端縁と、を有し、
    　前記第１素子側面と前記第１端縁との前記第１方向における第１距離は、前記第１素子側面の前記第２方向における中央よりも両端寄りにおいて大とされており、
    　前記第２素子側面と前記第２端縁との前記第１方向における第２距離は、前記第２素子側面の前記第２方向における中央よりも両端寄りにおいて大とされており、
    　前記第３素子側面と前記第３端縁との前記第２方向における第３距離は、前記第３素子側面の前記第１方向における中央よりも両端寄りにおいて大とされており、
    　前記第４素子側面と前記第４端縁との前記第２方向における第４距離は、前記第４素子側面の前記第１方向における中央よりも両端寄りにおいて大とされている、半導体装置。
  2. 　前記第１端縁は、前記第２方向に延びる第１端縁第１部と、前記第１端縁第１部につながり、前記第１方向において前記第１端縁第１部の外側で、かつ前記第２方向において前記３端縁寄りの端部に位置する第１端縁第２部および前記第４端縁寄りの端部に位置する第１端縁第３部と、を含み、
    　前記第２端縁は、前記第２方向に延びる第２端縁第１部と、前記第２端縁第１部につながり、前記第１方向において前記第２端縁第１部の外側で、かつ前記第２方向において前記３端縁寄りの端部に位置する第２端縁第２部および前記第４端縁寄りの端部に位置する第２端縁第３部と、を含み、
    　前記第３端縁は、前記第１方向に延びる第３端縁第１部と、前記第３端縁第１部につながり、前記第２方向において前記第３端縁第１部の外側で、かつ前記第２方向において前記１端縁寄りの端部に位置する第３端縁第２部および前記第２端縁寄りの端部に位置する第３端縁第３部と、を含み、
    　前記第４端縁は、前記第１方向に延びる第４端縁第１部と、前記第４端縁第１部につながり、前記第２方向において前記第４端縁第１部の外側で、かつ前記第２方向において前記１端縁寄りの端部に位置する第４端縁第２部および前記第２端縁寄りの端部に位置する第４端縁第３部と、を含む、請求項１に記載の半導体装置。
  3. 　前記第１端縁第２部は、前記厚さ方向に見て、前記第１端縁第１部につながり、かつ前記第１方向および前記第２方向に交差する第３方向に延びる第１端縁第１傾斜部を有し、
    　前記第１端縁第３部は、前記厚さ方向に見て、前記第１端縁第１部につながり、かつ前記第１方向および前記第２方向に交差する第４方向に延びる第１端縁第２傾斜部を有し、
    　前記第２端縁第２部は、前記厚さ方向に見て、前記第２端縁第１部につながり、かつ前記第４方向に延びる第２端縁第１傾斜部を有し、
    　前記第２端縁第３部は、前記厚さ方向に見て、前記第２端縁第１部につながり、かつ前記第３方向に延びる第２端縁第２傾斜部を有し、
    　前記第３端縁第２部は、前記厚さ方向に見て、前記第３端縁第１部につながり、かつ前記第３方向に延びる第３端縁第１傾斜部を有し、
    　前記第３端縁第３部は、前記厚さ方向に見て、前記第３端縁第１部につながり、かつ前記第４方向に延びる第３端縁第２傾斜部を有し、
    　前記第４端縁第２部は、前記厚さ方向に見て、前記第４端縁第１部につながり、かつ前記第４方向に延びる第４端縁第１傾斜部を有し、
    　前記第４端縁第３部は、前記厚さ方向に見て、前記第４端縁第１部につながり、かつ前記第３方向に延びる第４端縁第２傾斜部を有する、請求項２に記載の半導体装置。
  4. 　前記導電性接合材は、前記厚さ方向に見て、前記第１素子側面および前記第１端縁第１部の間に位置する第１中間部と、前記第２素子側面および前記第２端縁第１部の間に位置する第２中間部と、前記第３素子側面および前記第３端縁第１部の間に位置する第３中間部と、前記第４素子側面および前記第４端縁第１部の間に位置する第４中間部と、
    　前記第１端縁第１傾斜部および前記第３端縁第１傾斜部を含み、かつ前記第１素子側面と前記第３素子側面との境界である第１隅部から前記第３方向に延出する第１延出部と、
    　前記第１端縁第２傾斜部および前記第４端縁第１傾斜部を含み、かつ前記第１素子側面と前記第４素子側面との境界である第２隅部から前記第４方向に延出する第２延出部と、
    　前記第２端縁第１傾斜部および前記第３端縁第２傾斜部を含み、かつ前記第２素子側面と前記第３素子側面との境界である第３隅部から前記第４方向に延出する第３延出部と、
    　前記第２端縁第２傾斜部および前記第４端縁第２傾斜部を含み、かつ前記第２素子側面と前記第４素子側面との境界である第４隅部から前記第３方向に延出する第４延出部と、を有する、請求項３に記載の半導体装置。
  5. 　前記厚さ方向に見て、前記第１隅部から前記第１延出部の前記第３方向における先端までの第１延出長さ、前記第２隅部から前記第２延出部の前記第４方向における先端までの第２延出長さ、前記第３隅部から前記第３延出部の前記第４方向における先端までの第３延出長さ、および前記第４隅部から前記第４延出部の前記第３方向における先端までの第４延出長さは、それぞれ、前記半導体素子の前記第１隅部から前記第３隅部までの対角線の長さの０．０１倍～１倍である、請求項４に記載の半導体装置。
  6. 　前記第１延出部、前記第２延出部、前記第３延出部および前記第４延出部それぞれの厚さは、前記第１中間部、前記第２中間部、前記第３中間部、前記第４中間部のいずれの厚さよりも大である、請求項４または５に記載の半導体装置。
  7. 　前記第１延出部、前記第２延出部、前記第３延出部および前記第４延出部それぞれの厚さは、前記半導体素子の厚さの２／３倍以下である、請求項６に記載の半導体装置。
  8. 　前記導電性接合材は、銀を含有する、請求項１ないし７のいずれかに記載の半導体装置。
  9. 　前記導電性接合材は、焼成金属からなる、請求項１ないし８のいずれかに記載の半導体装置。
  10. 　前記支持部材は、当該支持部材の前記主面を含み、かつ金属板により構成された第１リードである、請求項１ないし９のいずれかに記載の半導体装置。
  11. 　前記第１リードの前記主面は、前記厚さ方向に見て導通性接合材と重なる領域を含み、当該領域には、めっき層が形成されている、請求項１０に記載の半導体装置。
  12. 　前記厚さ方向に見て前記第１リードに対して離間配置され、かつ金属板により構成された第２リードと、
    　第１導通部材と、をさらに備えており、
    　前記半導体素子は、前記素子主面に配置された第１主面電極を有し、
    　前記第１導通部材は、前記第１主面電極と前記第２リードとに接続されている、請求項１０または１１に記載の半導体装置。
  13. 　前記厚さ方向に見て前記第１リードおよび前記第２リードに対して離間配置され、かつ金属板により構成された第３リードと、
    　第２導通部材と、をさらに備えており、
    　前記半導体素子は、前記素子主面に配置された第２主面電極を有し、
    　前記第２導通部材は、前記第２主面電極と前記第３リードとに接続されている、請求項１２に記載の半導体装置。
  14. 　前記裏面電極はドレイン電極であり、前記第１主面電極はソース電極であり、前記第２主面電極はゲート電極である、請求項１３に記載の半導体装置。
  15. 　厚さ方向の一方側を向く主面を有する支持部材を準備する工程と、
    　前記主面上に導電性接合材を配置する工程と、
    　前記厚さ方向において互いに反対側を向く素子主面および素子裏面と、前記素子裏面に配置された裏面電極と、を有し、かつ前記厚さ方向に見て矩形状の半導体素子を、前記裏面電極が前記導電性接合材上にあるように前記支持部材に対して配置する工程と、
    　前記導電性接合材を加熱することで前記支持部材の前記主面と前記裏面電極とを前記導電性接合材により接合する工程と、を備え、
    　前記導電性接合材を配置する工程は、前記厚さ方向に見て、前記半導体素子の４隅それぞれに対応する位置から前記半導体素子の外側に向けて延びる延出部を前記導電性接合材に形成することを含む、半導体装置の製造方法。
PCT/JP2022/006325 2021-03-15 2022-02-17 半導体装置、および半導体装置の製造方法 WO2022196232A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022000967.5T DE112022000967T5 (de) 2021-03-15 2022-02-17 Halbleitereinrichtung und verfahren zum herstellen von halbleitereinrichtungen
JP2023506886A JPWO2022196232A1 (ja) 2021-03-15 2022-02-17
CN202280020906.2A CN116997999A (zh) 2021-03-15 2022-02-17 半导体装置以及半导体装置的制造方法
US18/363,367 US20230378117A1 (en) 2021-03-15 2023-08-01 Semiconductor apparatus and method for manufacturing semiconductor apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021041546 2021-03-15
JP2021-041546 2021-03-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/363,367 Continuation US20230378117A1 (en) 2021-03-15 2023-08-01 Semiconductor apparatus and method for manufacturing semiconductor apparatus

Publications (1)

Publication Number Publication Date
WO2022196232A1 true WO2022196232A1 (ja) 2022-09-22

Family

ID=83322274

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/006325 WO2022196232A1 (ja) 2021-03-15 2022-02-17 半導体装置、および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20230378117A1 (ja)
JP (1) JPWO2022196232A1 (ja)
CN (1) CN116997999A (ja)
DE (1) DE112022000967T5 (ja)
WO (1) WO2022196232A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306715A (ja) * 1995-05-02 1996-11-22 Rohm Co Ltd 半導体チップのダイボンディング用導電性ペーストの塗布方法及びその装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール
JP2012033756A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
US20180040530A1 (en) * 2016-08-04 2018-02-08 Infineon Technologies Ag Die Attach Methods and Semiconductor Devices Manufactured based on Such Methods
JP2019029662A (ja) * 2017-08-02 2019-02-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019068110A (ja) * 2019-02-04 2019-04-25 ローム株式会社 パワーモジュール
JP2021027116A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6857035B2 (ja) 2017-01-12 2021-04-14 ローム株式会社 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306715A (ja) * 1995-05-02 1996-11-22 Rohm Co Ltd 半導体チップのダイボンディング用導電性ペーストの塗布方法及びその装置
JP2009170702A (ja) * 2008-01-17 2009-07-30 Calsonic Kansei Corp 半導体モジュール
JP2012033756A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置およびその製造方法
JP2015188026A (ja) * 2014-03-27 2015-10-29 三菱電機株式会社 電力用半導体装置、および電力用半導体装置の製造方法
US20180040530A1 (en) * 2016-08-04 2018-02-08 Infineon Technologies Ag Die Attach Methods and Semiconductor Devices Manufactured based on Such Methods
JP2019029662A (ja) * 2017-08-02 2019-02-21 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019068110A (ja) * 2019-02-04 2019-04-25 ローム株式会社 パワーモジュール
JP2021027116A (ja) * 2019-08-02 2021-02-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
DE112022000967T5 (de) 2023-11-16
CN116997999A (zh) 2023-11-03
US20230378117A1 (en) 2023-11-23
JPWO2022196232A1 (ja) 2022-09-22

Similar Documents

Publication Publication Date Title
US9716054B2 (en) Semiconductor device
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
US8698289B2 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US20080054425A1 (en) Power electronic package having two substrates with multiple electronic components
US8097959B2 (en) Semiconductor device including first and second carriers
JPH0864634A (ja) 半導体装置およびその製造方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP6084367B2 (ja) 半導体装置
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
GB2485087A (en) Power electronic package
JP5271778B2 (ja) 半導体装置の製造方法
JP2011138851A (ja) 半導体装置
WO2022196232A1 (ja) 半導体装置、および半導体装置の製造方法
US20230411338A1 (en) Semiconductor device
JP2019087757A (ja) 半導体装置
JP6747304B2 (ja) 電力用半導体装置
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP7490974B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JPH11135532A (ja) 半導体チップ及び半導体装置
US12040301B2 (en) Semiconductor device
US20230028808A1 (en) Semiconductor device
WO2023243343A1 (ja) 半導体装置
JP5512845B2 (ja) 半導体装置
WO2020184304A1 (ja) 炭化珪素半導体装置
JP7079809B2 (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22770991

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2023506886

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202280020906.2

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022000967

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22770991

Country of ref document: EP

Kind code of ref document: A1