JP2011138851A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011138851A JP2011138851A JP2009296632A JP2009296632A JP2011138851A JP 2011138851 A JP2011138851 A JP 2011138851A JP 2009296632 A JP2009296632 A JP 2009296632A JP 2009296632 A JP2009296632 A JP 2009296632A JP 2011138851 A JP2011138851 A JP 2011138851A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- electrode
- semiconductor element
- metal circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Die Bonding (AREA)
Abstract
【課題】半導体素子の制御電極の正確な位置決めと耐圧を確保し、信頼性の高い半導体装置を提供する。
【解決手段】第１主面に第１の主電極１０２と制御電極１０１を有し、前記第１主面とは反対側の第２主面に第２の主電極１０３を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材５に封止された半導体素子１と、前記第１の主電極１０２上に配置される第１の金属回路３と、前記制御電極１０１上に配置される制御回路２と、前記絶縁材５に接して前記半導体素子１を所望の位置に導引するガイドとなる第３の金属回路４と、を有する第１の絶縁基板７と、前記第２の主電極１０３上に配置される第２の金属回路６を有する第２の絶縁基板８と、を備え、前記第１の絶縁基板７と前記第２の絶縁基板８により前記半導体素子１を狭持した構成からなる。
【選択図】図１
【解決手段】第１主面に第１の主電極１０２と制御電極１０１を有し、前記第１主面とは反対側の第２主面に第２の主電極１０３を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材５に封止された半導体素子１と、前記第１の主電極１０２上に配置される第１の金属回路３と、前記制御電極１０１上に配置される制御回路２と、前記絶縁材５に接して前記半導体素子１を所望の位置に導引するガイドとなる第３の金属回路４と、を有する第１の絶縁基板７と、前記第２の主電極１０３上に配置される第２の金属回路６を有する第２の絶縁基板８と、を備え、前記第１の絶縁基板７と前記第２の絶縁基板８により前記半導体素子１を狭持した構成からなる。
【選択図】図１
Description
本発明は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor 以下、ＩＧＢＴと略す。）等の半導体素子を備える半導体装置、特に圧接型の半導体装置に関する。
圧接型の半導体装置は、半導体素子の２つの主面（表面、裏面）に設けられた素子側電極を、筐体側電極で加圧する構造を有している。この圧接型の半導体装置は、素子側電極と筐体側電極との接続にハンダ（半田）を用いないため、ハンダ融点による耐熱的制約がなく、高温での使用が可能である。また、ハンダ部分の熱疲労がないため信頼性が高く、かつ、素子の両面からの放熱が行われるため、放熱性に優れるという特徴を有する。
従来の圧接型の半導体装置は、半導体素子のエミッタ電極が設けられたひとつの主面上にある制御電極と制御回路との接続は、Ａｌ（アルミニウム）ワイヤ（金属線）などでボンディングされるのが一般的であった。しかし、この形態によると、ボンディングの際に用いられたワイヤによるインダクタンスの増加を招く。また、ワイヤの熱疲労による破損も懸念される。
これに対し、特許文献１では、制御電極と制御回路の接続をハンダ接合、または圧接で行う半導体装置の製造方法が開示されている。この圧接構造では、ワイヤを使用しないため、インダクタンスや熱疲労の問題が回避できて、前述の圧接型の半導体装置と比較して、性能と信頼性をより高くすることが可能となる。
従来の圧接型の半導体装置は、半導体素子のエミッタ電極が設けられたひとつの主面上にある制御電極と制御回路との接続は、Ａｌ（アルミニウム）ワイヤ（金属線）などでボンディングされるのが一般的であった。しかし、この形態によると、ボンディングの際に用いられたワイヤによるインダクタンスの増加を招く。また、ワイヤの熱疲労による破損も懸念される。
これに対し、特許文献１では、制御電極と制御回路の接続をハンダ接合、または圧接で行う半導体装置の製造方法が開示されている。この圧接構造では、ワイヤを使用しないため、インダクタンスや熱疲労の問題が回避できて、前述の圧接型の半導体装置と比較して、性能と信頼性をより高くすることが可能となる。
しかしながら、前記した特許文献１の圧接型の半導体装置においては、ワイヤを用いずに制御電極との導通をとるために、制御電極と制御回路の位置決めを正確に行ってコンタクトをとることが必要となる。以下に簡単に説明する。
図１３（ｂ）に特許文献１の実施形態の構造を示す。制御電極１０１に接する制御回路２と、エミッタ電極１０２に接する金属回路３と、を有する絶縁基板７を下に配置し、制御回路２と金属回路３の周囲を基準にして、絶縁材からなる位置決めガイド１２を設ける。次に、半導体素子１の制御電極１０１を下向きにしつつ（フェースダウン方式）、半導体素子１を絶縁位置決めガイド１２に落とし込む。最後にコレクタ電極１０３と接する金属回路６を有する絶縁基板８を上側に配置し、絶縁基板７、８により半導体素子１を狭持し、半導体素子１を加圧する。なお、図１３（ａ）は、図１３（ｂ）において用いた半導体素子１の構成の概観を示す斜視図である。
上記構造では、絶縁位置決めガイド１２を、制御回路２と金属回路３の周囲部分を基準に位置決めするため、位置決めガイド１２が制御電極１０１、エミッタ電極１０２の周囲のガードリング部１０４を破壊し、絶縁破壊を引き起こすことが懸念される。また、セラミックなどの位置決め枠を使用するため，部品点数や工程数の増大につながり、コストが高くなってしまう。
図１３（ｂ）に特許文献１の実施形態の構造を示す。制御電極１０１に接する制御回路２と、エミッタ電極１０２に接する金属回路３と、を有する絶縁基板７を下に配置し、制御回路２と金属回路３の周囲を基準にして、絶縁材からなる位置決めガイド１２を設ける。次に、半導体素子１の制御電極１０１を下向きにしつつ（フェースダウン方式）、半導体素子１を絶縁位置決めガイド１２に落とし込む。最後にコレクタ電極１０３と接する金属回路６を有する絶縁基板８を上側に配置し、絶縁基板７、８により半導体素子１を狭持し、半導体素子１を加圧する。なお、図１３（ａ）は、図１３（ｂ）において用いた半導体素子１の構成の概観を示す斜視図である。
上記構造では、絶縁位置決めガイド１２を、制御回路２と金属回路３の周囲部分を基準に位置決めするため、位置決めガイド１２が制御電極１０１、エミッタ電極１０２の周囲のガードリング部１０４を破壊し、絶縁破壊を引き起こすことが懸念される。また、セラミックなどの位置決め枠を使用するため，部品点数や工程数の増大につながり、コストが高くなってしまう。
本発明は上記のような課題を解決するためになされたもので、制御電極の正確な位置決めと耐圧を確保し、信頼性が高く、かつ安価な半導体装置を提供する。
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、第１主面に第１の主電極と制御電極を有し、前記第１主面とは反対側の第２主面に第２の主電極を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材に封止された半導体素子と、前記第１の主電極上に配置される第１の金属回路と、前記制御電極上に配置される制御回路と、前記絶縁材に接して前記半導体素子を所望の位置に導引するガイドとなる第３の金属回路と、を有する第１の絶縁基板と、前記第２の主電極上に配置される第２の金属回路を有する第２の絶縁基板と、を備え、前記第１の絶縁基板と前記第２の絶縁基板により前記半導体素子を狭持した構成からなる。
すなわち、第１主面に第１の主電極と制御電極を有し、前記第１主面とは反対側の第２主面に第２の主電極を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材に封止された半導体素子と、前記第１の主電極上に配置される第１の金属回路と、前記制御電極上に配置される制御回路と、前記絶縁材に接して前記半導体素子を所望の位置に導引するガイドとなる第３の金属回路と、を有する第１の絶縁基板と、前記第２の主電極上に配置される第２の金属回路を有する第２の絶縁基板と、を備え、前記第１の絶縁基板と前記第２の絶縁基板により前記半導体素子を狭持した構成からなる。
かかる構成により、前記第３の金属回路が位置決めガイドの役割を果たし、前記絶縁材を介して、前記半導体素子の位置決めがなされる
本発明によれば、前記制御電極の正確な位置決めと耐圧を確保し、信頼性が高く、かつ安価な半導体素子を提供できる。
以下、本発明の実施の形態について説明する。
（第１の実施形態）
図１は本発明の第１の実施形態の構造を示す断面図である。ただし、第１の実施形態の構造がどのように形成されるかを示すために、図１、図２、図３を参照しながら、製造工程に沿って，本発明の圧接型の半導体装置について説明をする。また、図１３（ａ）、図１４を用いて説明の補足をする。
図３（ａ）は本発明の圧接型の半導体装置の斜視図である。図３（ｂ）は半導体素子１（図１３）に絶縁材５を備えた絶縁材付半導体素子１ｉの斜視図である。図１は図３（ａ）におけるＡ−Ａ’に沿った断面図である。また、図２は図３（ａ）におけるＢ−Ｂ’に沿った断面図である。
（第１の実施形態）
図１は本発明の第１の実施形態の構造を示す断面図である。ただし、第１の実施形態の構造がどのように形成されるかを示すために、図１、図２、図３を参照しながら、製造工程に沿って，本発明の圧接型の半導体装置について説明をする。また、図１３（ａ）、図１４を用いて説明の補足をする。
図３（ａ）は本発明の圧接型の半導体装置の斜視図である。図３（ｂ）は半導体素子１（図１３）に絶縁材５を備えた絶縁材付半導体素子１ｉの斜視図である。図１は図３（ａ）におけるＡ−Ａ’に沿った断面図である。また、図２は図３（ａ）におけるＢ−Ｂ’に沿った断面図である。
（分解斜視図による実施形態の概観）
図３（ｂ）は半導体素子１（図１３（ａ））に絶縁材５を設けた絶縁材付半導体素子１ｉの構成を示す斜視図であるが、この製作工程を次に説明する。
第１工程としては、半導体素子１の第一主面（表面）上の制御電極（ゲート電極）１０１、第一の主電極（エミッタ電極）１０２、ガードリング部１０４、１０４’（図１）と第二主面（裏面）上の第２の主電極（コレクタ電極）１０３（図３（ａ）、図１３（ａ））が露出されるよう、半導体素子１の側面のみを樹脂などの絶縁材５で封止する。
なお、半導体素子１としての接触熱抵抗を下げるため、制御電極１０１、第１の主電極１０２、第２主電極１０３にＡｌ、Ａｇ（銀）、Ａｕ（金）などの軟らかい金属の薄膜を蒸着などにより形成しておいてもよい。
また、ガードリング１０４（図３（ｂ）、図１）、ガードリング１０４’（図１）は半導体素子１の表面の外周を絶縁性の樹脂でコーティングしており、部分的に盛り上っている。これは半導体素子１の角部分は電界が集中しやすく、耐圧が低下するのを防止するためである。
なお、ガードリング１０４（図３（ｂ）、図１）は備えるが、ガードリング１０４’（図１）は備えていない場合もある。
図３（ｂ）は半導体素子１（図１３（ａ））に絶縁材５を設けた絶縁材付半導体素子１ｉの構成を示す斜視図であるが、この製作工程を次に説明する。
第１工程としては、半導体素子１の第一主面（表面）上の制御電極（ゲート電極）１０１、第一の主電極（エミッタ電極）１０２、ガードリング部１０４、１０４’（図１）と第二主面（裏面）上の第２の主電極（コレクタ電極）１０３（図３（ａ）、図１３（ａ））が露出されるよう、半導体素子１の側面のみを樹脂などの絶縁材５で封止する。
なお、半導体素子１としての接触熱抵抗を下げるため、制御電極１０１、第１の主電極１０２、第２主電極１０３にＡｌ、Ａｇ（銀）、Ａｕ（金）などの軟らかい金属の薄膜を蒸着などにより形成しておいてもよい。
また、ガードリング１０４（図３（ｂ）、図１）、ガードリング１０４’（図１）は半導体素子１の表面の外周を絶縁性の樹脂でコーティングしており、部分的に盛り上っている。これは半導体素子１の角部分は電界が集中しやすく、耐圧が低下するのを防止するためである。
なお、ガードリング１０４（図３（ｂ）、図１）は備えるが、ガードリング１０４’（図１）は備えていない場合もある。
図３（ａ）は前述した、半導体素子１ｉを、金属回路２、３、４を設けた第１の絶縁基板７と、金属回路６を設けた第２の絶縁基板８を挟んで半導体装置１００を構成することを示す、分解図かつ斜視図である。
第２工程としては、制御回路２、第１の金属回路３、および、第３の金属回路４を有する、第１の絶縁基板７を配置した後、絶縁材５（図３（ｂ））の側面のうち、側面５０１（制御電極１０１（図３（ｂ））と第１の主電極１０２（図３（ｂ））、および第２の主電極１０３と平行でない面）と第３の金属回路４が接するように、第３の金属回路４を位置決めガイドとして使用して、半導体素子１の制御電極１０１（図３（ｂ））と第１の主電極１０２（図３（ｂ））を下向きにして、フェースダウンで絶縁基板７へ落とし込むことにより、制御電極１０１と制御回路２、および、第１の主電極１０２と第１の金属回路３の確実なコンタクトを容易に行うことができる。
なお、第１、第２の絶縁基板７、８としてはＡｌＮ（窒化アルミニウム）やＳｉ３Ｎ４（窒化シリコン）やＡｌ２Ｏ３（酸化アルミニウム）の高熱伝導率のセラミックなどが望ましい。
第２工程としては、制御回路２、第１の金属回路３、および、第３の金属回路４を有する、第１の絶縁基板７を配置した後、絶縁材５（図３（ｂ））の側面のうち、側面５０１（制御電極１０１（図３（ｂ））と第１の主電極１０２（図３（ｂ））、および第２の主電極１０３と平行でない面）と第３の金属回路４が接するように、第３の金属回路４を位置決めガイドとして使用して、半導体素子１の制御電極１０１（図３（ｂ））と第１の主電極１０２（図３（ｂ））を下向きにして、フェースダウンで絶縁基板７へ落とし込むことにより、制御電極１０１と制御回路２、および、第１の主電極１０２と第１の金属回路３の確実なコンタクトを容易に行うことができる。
なお、第１、第２の絶縁基板７、８としてはＡｌＮ（窒化アルミニウム）やＳｉ３Ｎ４（窒化シリコン）やＡｌ２Ｏ３（酸化アルミニウム）の高熱伝導率のセラミックなどが望ましい。
なお、図３（ｂ）は、図３（ａ）の絶縁材付半導体素子１ｉとは裏と表が逆の関係の図である。図３（ｂ）における絶縁材付半導体素子１ｉの上部に見えている表面には、制御電極（ゲート電極）１０１と、第１の主電極（エミッタ電極）１０２がある。この制御電極１０１と第１の主電極１０２とを、図３（ａ）において、制御回路突起部２０２と第１の金属回路突起部３０２とに、それぞれ接続するために、図３（ｂ）の絶縁材付半導体素子１ｉの表裏を、図３（ａ）においては裏返して逆にしている。したがって、図３（ａ）における絶縁材付半導体素子１ｉの上部に見えている表面は、第２の主電極（コレクタ電極）１０３である。
また、図３（ａ）における制御回路配線部２０１、第１の金属回路配線部３０１については後記する。
また、図３（ａ）における制御回路配線部２０１、第１の金属回路配線部３０１については後記する。
（実施形態の断面構造、その１）
図１は前記したように、図３（ａ）におけるＡ−Ａ’における半導体装置１００の構造を示す断面図である。前記第１工程と第２工程の結果、図１においては、半導体素子１の制御電極（ゲート電極）１０１と、第１の主電極（エミッタ電極）１０２は、第１の絶縁基板７の上にある制御回路２と第１の金属回路３にそれぞれ接触し、電気的に接続されている。
半導体素子１の第２の主電極（コレクタ電極）１０３は、第２の絶縁基板８の上（図１では下）にある第２の金属回路６にそれぞれ接触し、電気的に接続されている。また、前記したように、半導体素子１の端部には電界の集中から素子の破壊を防ぐためのガードリング１０４、１０４’が設けられ、さらに半導体素子１の側面には半導体素子１の側面を封止する絶縁材５（第１工程）が設けられている。
図１は前記したように、図３（ａ）におけるＡ−Ａ’における半導体装置１００の構造を示す断面図である。前記第１工程と第２工程の結果、図１においては、半導体素子１の制御電極（ゲート電極）１０１と、第１の主電極（エミッタ電極）１０２は、第１の絶縁基板７の上にある制御回路２と第１の金属回路３にそれぞれ接触し、電気的に接続されている。
半導体素子１の第２の主電極（コレクタ電極）１０３は、第２の絶縁基板８の上（図１では下）にある第２の金属回路６にそれぞれ接触し、電気的に接続されている。また、前記したように、半導体素子１の端部には電界の集中から素子の破壊を防ぐためのガードリング１０４、１０４’が設けられ、さらに半導体素子１の側面には半導体素子１の側面を封止する絶縁材５（第１工程）が設けられている。
（金属回路によるガイド）
第１の絶縁基板７の上には前記した制御回路２と第１の金属回路３以外に第３の金属回路４が設けられている。これらの制御回路２、第１の金属回路３、第３の金属回路４は後記するように同一の金属層を加工して形成するが、第３の金属回路４はさらに金属層を重ねる工程により、制御回路２、第１の金属回路３より絶縁基板７の法線方向に高くなっている。したがって、半導体素子１と絶縁材５からなる絶縁材付半導体素子１ｉ（図３（ｂ））を第１の絶縁基板７の所望の位置に配置するガイドの役目を果たす。
第１の絶縁基板７の上には前記した制御回路２と第１の金属回路３以外に第３の金属回路４が設けられている。これらの制御回路２、第１の金属回路３、第３の金属回路４は後記するように同一の金属層を加工して形成するが、第３の金属回路４はさらに金属層を重ねる工程により、制御回路２、第１の金属回路３より絶縁基板７の法線方向に高くなっている。したがって、半導体素子１と絶縁材５からなる絶縁材付半導体素子１ｉ（図３（ｂ））を第１の絶縁基板７の所望の位置に配置するガイドの役目を果たす。
ガイドの役割を果たす第３の金属回路４は、金属を備えた絶縁基板から、エッチングなどにより形成できるので、安価に作製できる。また、絶縁材５を介した位置決めであるため、半導体素子１と第３の金属回路４の間で短絡は生じない。そのため、位置決めガイド用に別途、絶縁性の部品を用意する必要がなく、部品点数と工程数を低減でき、低コスト化がはかれる。また、第３の金属回路４は、第１の絶縁基板７と一体化した位置決めガイドであるため、制御回路２または第１の金属回路３を基準に位置決めする必要がない。したがって、図１に示すように、位置決めガイドである第３の金属回路４にしたがって、半導体素子１を位置決めする限りは、制御回路２や第１の金属回路３が、ガードリング１０４と接触する可能性は非常に少なくなり、ガードリング部破壊による絶縁破壊を回避できる。
なお、制御回路２、金属回路３、金属回路４は同一の絶縁基板７上に形成された金属層を配線形成用のマスクを用いてエッチングして加工形成をしたものである。したがって、制御回路２、金属回路３、金属回路４の相互の間隔は製造上において、非常に安定していて、バラツキが少ない。また、これらの金属層はその形状を如何に形成するかにより、他の素子と組み合わせて、所望の回路を構成することができるので、これらの形成された金属層を「金属回路」とも表記される。制御回路２も金属回路のひとつである。
また、この金属層は前記エッチング加工の際に平面的には任意の形状を形成できるので、有用とあれば、回路の形成以外の形状も作成できる。前述の金属回路４は特定の位置に半導体素子１を配置するためのガイドの役目として形成されている。金属回路４は回路の構成には無関係であるが、他の回路を形成するための金属回路と同じ工程で形成されるために「金属回路」と表記されている。
また、金属回路４は、前記したようにガイドの役目をするためのものであるので、めっきを施す、または、金属を蒸着することにより、他の金属回路の制御回路２、金属回路３より絶縁基板７の法線方向において、高く形成されている。
また、金属回路４は、前記したようにガイドの役目をするためのものであるので、めっきを施す、または、金属を蒸着することにより、他の金属回路の制御回路２、金属回路３より絶縁基板７の法線方向において、高く形成されている。
（実施形態の断面構造、その２）
図２は前記したように、図３（ａ）におけるＢ−Ｂ’における半導体装置１００の構造を示す断面図である。前記第１工程と第２工程の結果、図２においては、半導体素子１の制御電極（ゲート電極）１０１は第１の絶縁基板７の上にある制御回路２（図１）の制御回路突起部２０２に接触している。この制御回路突起部２０２は制御回路配線部２０１につながり、電気的な配線を構成する金属層である。
また、半導体素子１の第１の主電極（エミッタ電極）１０２は、第１の絶縁基板７の上にある第１の金属回路３（図１）の第１の金属回路突起部３０２に接触している。この第１の金属回路突起部３０２は、第１の金属回路配線部３０１につながり、電気的な配線を構成する金属層である。なお、図２において、第１の金属回路配線部３０１と第１の金属回路突起部３０２はともに第１の金属回路３の一部である。また、前記した制御回路突起部２０２と制御回路配線部２０１における金属層の高さ（絶縁基板の法線方向）の相違が第１の金属回路配線部３０１と金属回路突起部３０２にもある。
図２は前記したように、図３（ａ）におけるＢ−Ｂ’における半導体装置１００の構造を示す断面図である。前記第１工程と第２工程の結果、図２においては、半導体素子１の制御電極（ゲート電極）１０１は第１の絶縁基板７の上にある制御回路２（図１）の制御回路突起部２０２に接触している。この制御回路突起部２０２は制御回路配線部２０１につながり、電気的な配線を構成する金属層である。
また、半導体素子１の第１の主電極（エミッタ電極）１０２は、第１の絶縁基板７の上にある第１の金属回路３（図１）の第１の金属回路突起部３０２に接触している。この第１の金属回路突起部３０２は、第１の金属回路配線部３０１につながり、電気的な配線を構成する金属層である。なお、図２において、第１の金属回路配線部３０１と第１の金属回路突起部３０２はともに第１の金属回路３の一部である。また、前記した制御回路突起部２０２と制御回路配線部２０１における金属層の高さ（絶縁基板の法線方向）の相違が第１の金属回路配線部３０１と金属回路突起部３０２にもある。
半導体素子１の第２の主電極（コレクタ電極）１０３は第２の絶縁基板８の上（図１、図２においては下面）にある第２の金属回路６に接触している。この金属回路６は前記した半導体素子１の第２の主電極１０３の接触による電気的な接続とともに、半導体素子１と対面する以外の第２の絶縁基板８の上（図２では下面）にも配置され、電気的な配線をも構成する金属層である。
また、半導体素子１の端部には電界に集中から素子の破壊を防ぐためのガードリング１０４、１０４’が設けられ、さらに半導体素子１の側面には半導体素子１の側面を封止する絶縁材５（第１工程）が設けられている。
また、半導体素子１の端部には電界に集中から素子の破壊を防ぐためのガードリング１０４、１０４’が設けられ、さらに半導体素子１の側面には半導体素子１の側面を封止する絶縁材５（第１工程）が設けられている。
（絶縁材の形状と金属回路によるガイドとの位置関係について）
図４に絶縁材の形状と第３の金属回路の位置関係を示す。
図４(ａ)において、半導体素子１を封止する絶縁材５は、半導体素子１の側面全体を覆っている。強度的には、このように側面全体を覆うことが望ましいが必須要件ではない。
図４（ｂ）は半導体素子１を封止する絶縁材５を角部に限定したものである。また角部に限らず、側面の一部でも構わない。
また、絶縁材５の形状は、実装密度の観点から四角形が望ましいが、図４（ｃ）に示すように、必ずしも四角形に限定されない。また、絶縁材５の形状における幅や長さも一定である必要はなく、実装上における他の部品との位置関係によって、最適な形状に変更することは可能である。
また、半導体素子１の側面方向の絶縁材５の厚みは、半導体素子１と金属回路４の間で短絡が生じない範囲で決めればよく、必ずしも均一でなくてもよい。
図４に絶縁材の形状と第３の金属回路の位置関係を示す。
図４(ａ)において、半導体素子１を封止する絶縁材５は、半導体素子１の側面全体を覆っている。強度的には、このように側面全体を覆うことが望ましいが必須要件ではない。
図４（ｂ）は半導体素子１を封止する絶縁材５を角部に限定したものである。また角部に限らず、側面の一部でも構わない。
また、絶縁材５の形状は、実装密度の観点から四角形が望ましいが、図４（ｃ）に示すように、必ずしも四角形に限定されない。また、絶縁材５の形状における幅や長さも一定である必要はなく、実装上における他の部品との位置関係によって、最適な形状に変更することは可能である。
また、半導体素子１の側面方向の絶縁材５の厚みは、半導体素子１と金属回路４の間で短絡が生じない範囲で決めればよく、必ずしも均一でなくてもよい。
第３の金属回路４は、図４（ｃ）に示すように、半導体素子１の並進方向と回転方向の動きを抑えられれば、必ずしも絶縁材５の全ての側面に接していなくてもよい。図１を参照すれば、半導体素子１を第１の絶縁基板７上に位置決めした後、最後に、第２の金属回路６を有する第２の絶縁基板８を、半導体素子１の第２の主電極１０３上に配置する。第２の主電極１０３は充分に広い面積があるので、制御電極１０１のような位置決め精度は必要ないため、第２の主電極１０３と第２の金属回路６のコンタクトに、位置決めの問題は事実上、生じない。
以上により，圧接型半導体装置において，耐圧の確保と位置決めを低コストで行うことが可能となる。
以上により，圧接型半導体装置において，耐圧の確保と位置決めを低コストで行うことが可能となる。
（ＩＧＢＴについて）
以上の実施形態で用いる半導体素子１において、エミッタ電極となる第１の主電極１０２と、コレクタ電極となる第２の主電極１０３がチップ表面・裏面において、大きな面積を占めているのに対し、ゲート電極となる制御電極１０１は相対的に非常に小さい面積となっている。この理由を説明するために、以下にＩＧＢＴの構造を簡単に述べる。
図１４に半導体素子１の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の模式的な断面の構造例を示す。図１４（ａ）はプレーナ型のＩＧＢＴであり、エミッタ電極６０１Ａが、上面に位置した第１の主表面を広く覆っている。また、コレクタ電極６０３Ａが、下面に位置した第２の主表面を広く覆っている。エミッタ電極６０１Ａとコレクタ電極６０３Ａは大電流を流す必要があるので、大きな表面積を有している。また、ゲート電極６０２Ａは、制御電極であって、バイポーラトランジスタとしてのオン・オフ（ＯＮ、ＯＦＦ）を制御する。ゲート電極６０２Ａの電位変化を行えばよいので、その配線、および第１の主表面における占有面積はエミッタ電極６０１Ａやコレクタ電極６０３Ａの占有面積に比較すれば非常に小さい。
以上の実施形態で用いる半導体素子１において、エミッタ電極となる第１の主電極１０２と、コレクタ電極となる第２の主電極１０３がチップ表面・裏面において、大きな面積を占めているのに対し、ゲート電極となる制御電極１０１は相対的に非常に小さい面積となっている。この理由を説明するために、以下にＩＧＢＴの構造を簡単に述べる。
図１４に半導体素子１の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の模式的な断面の構造例を示す。図１４（ａ）はプレーナ型のＩＧＢＴであり、エミッタ電極６０１Ａが、上面に位置した第１の主表面を広く覆っている。また、コレクタ電極６０３Ａが、下面に位置した第２の主表面を広く覆っている。エミッタ電極６０１Ａとコレクタ電極６０３Ａは大電流を流す必要があるので、大きな表面積を有している。また、ゲート電極６０２Ａは、制御電極であって、バイポーラトランジスタとしてのオン・オフ（ＯＮ、ＯＦＦ）を制御する。ゲート電極６０２Ａの電位変化を行えばよいので、その配線、および第１の主表面における占有面積はエミッタ電極６０１Ａやコレクタ電極６０３Ａの占有面積に比較すれば非常に小さい。
図１４（ｂ）はトレンチ型のＩＧＢＴであり、エミッタ電極６０１Ｂが、上面に位置した第１の主表面を広く覆っている。また、コレクタ電極６０３Ｂが、下面に位置した第２の主表面を広く覆っている。エミッタ電極６０１Ｂとコレクタ電極６０３Ｂは大電流を流す必要があるので、大きな表面積を有している。また、ゲート電極６０２Ｂは、制御電極であって、バイポーラトランジスタとしてのオン・オフ（ＯＮ、ＯＦＦ）を制御する。ゲート電極６０２Ｂの電位変化を行なえばよいので、その配線、および第１の主表面における占有面積はエミッタ電極６０１Ｂやコレクタ電極６０３Ｂの占有面積に比較すれば非常に小さい。
図１４（ａ）、（ｂ）のいずれの型のＩＧＢＴもエミッタ電極（６０１Ａ、６０１Ｂ）とコレクタ電極（６０３Ａ、６０３Ｂ）は半導体素子の、それぞれ第１主表面と第２主表面を広く占め、ゲート電極（制御電極）（６０２Ａ、６０２Ｂ）は、エミッタ電極（６０１Ａ、６０１Ｂ）側の主表面に狭い面積で配置される。
以上のＩＧＢＴの構造により、図１の半導体素子１において、エミッタ電極となる第１の主電極１０２と、コレクタ電極となる第２の主電極１０３がチップ表面において、大きな面積を占めているのに対し、ゲート電極となる制御電極１０１は相対的に非常に小さい面積となっている。したがって、制御電極１０１と制御回路２の位置合わせは相対的に高い精度を必要とする。
以上のＩＧＢＴの構造により、図１の半導体素子１において、エミッタ電極となる第１の主電極１０２と、コレクタ電極となる第２の主電極１０３がチップ表面において、大きな面積を占めているのに対し、ゲート電極となる制御電極１０１は相対的に非常に小さい面積となっている。したがって、制御電極１０１と制御回路２の位置合わせは相対的に高い精度を必要とする。
（第２の実施形態）
図５に本発明の第２の実施形態を示す。図５は図３（ａ）のＢ−Ｂ’の構造を示す断面図である。
第２の実施形態は第１の実施形態の半導体素子１と金属回路の接触部を改良したものである。したがって、第２の実施形態を第１の実施形態と比較して、相違を示す。第１の実施形態である図２においては、制御回路２（図３（ａ）、図１）および第１の金属回路３（図３（ａ）、図１）はガードリング部１０４に接触しないように、半導体素子１とは、制御回路突起部２０２と第１の金属回路突起部３０２において接触している。
前記したように、第１の実施形態では、エッチングなどにより、制御回路突起部２０２と第１の金属回路突起部３０２以外の、制御回路２および第１の金属回路３の金属層を薄くすることで、同一部材から制御回路配線部２０１と制御回路突起部２０２、および第１の金属回路配線部３０１と金属回路突起部３０２を形成しているのに対し、第２の実施形態では、制御回路突起部２０２と金属回路突起部３０２の半導体素子との接触部分が、緩衝材９により構成されている。
図５に本発明の第２の実施形態を示す。図５は図３（ａ）のＢ−Ｂ’の構造を示す断面図である。
第２の実施形態は第１の実施形態の半導体素子１と金属回路の接触部を改良したものである。したがって、第２の実施形態を第１の実施形態と比較して、相違を示す。第１の実施形態である図２においては、制御回路２（図３（ａ）、図１）および第１の金属回路３（図３（ａ）、図１）はガードリング部１０４に接触しないように、半導体素子１とは、制御回路突起部２０２と第１の金属回路突起部３０２において接触している。
前記したように、第１の実施形態では、エッチングなどにより、制御回路突起部２０２と第１の金属回路突起部３０２以外の、制御回路２および第１の金属回路３の金属層を薄くすることで、同一部材から制御回路配線部２０１と制御回路突起部２０２、および第１の金属回路配線部３０１と金属回路突起部３０２を形成しているのに対し、第２の実施形態では、制御回路突起部２０２と金属回路突起部３０２の半導体素子との接触部分が、緩衝材９により構成されている。
この構成は別部材を使用するため、コストは上昇するが、制御回路突起部２０２と金属回路突起部３０２に低熱膨張のＭｏ、Ｗ、ＣｕＭｏ、Ｉｎｖａｒ、Ｋｏｖａｒなどの低熱膨張の緩衝材を使用することで、半導体素子１の応力緩和や摩耗防止が図れる。なお、Ｍｏはモリブデン、Ｗはタングステン、ＣｕＭｏは銅とモリブデンの合金である。また、Ｉｎｖａｒ（インバー）は、Ｆｅ（鉄）とＮｉ（ニッケル）が主成分であり、重量比でそれぞれ概ね６３．５％と３６．５％の合金である。また、Ｋｏｖａｒ（コバール）はＦｅ（鉄）、Ｎｉ（ニッケル）、Ｃｏ（コバルト）、Ｍｎ（マンガン）、Ｓｉ（シリコン）が主成分であり、重量比でそれぞれ概ね５３．５％、２９％、１７％、０．３％、０．２％の合金である。
また、緩衝材９の厚みは、制御回路突起部２０２、金属回路突起部３０２の一部または全体でもよく、また、制御回路配線部２０１と第１の金属回路配線部３０１の上面部へとつながっていても良い。なお、制御回路配線部２０１と第１の金属回路配線部３０１との厚みは異なっていても構わない。また、同様に制御回路突起部２０２と金属回路突起部３０２との厚みは異なっていても構わない。
以上の説明は、第２の金属回路６の突起部（図示せず）にも当てはまる。よって、第２の主電極１０３と第２の金属回路６の間に緩衝材９を配置しても構わず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面と緩衝材が接していればよい。それ以外の構成は第１の実施形態と同様のため、説明は省略する。
以上の説明は、第２の金属回路６の突起部（図示せず）にも当てはまる。よって、第２の主電極１０３と第２の金属回路６の間に緩衝材９を配置しても構わず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面と緩衝材が接していればよい。それ以外の構成は第１の実施形態と同様のため、説明は省略する。
（第３の実施形態）
図６に本発明の第３の実施例を示す。図６は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図６において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図６において、図１と異なるのは接合材１０である。接合材１０はハンダもしくは、銀ペースト等の導電性ペーストからなり、第２の主電極１０３と第２の金属回路６の間にあって、両者を接合している。
図６に本発明の第３の実施例を示す。図６は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図６において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図６において、図１と異なるのは接合材１０である。接合材１０はハンダもしくは、銀ペースト等の導電性ペーストからなり、第２の主電極１０３と第２の金属回路６の間にあって、両者を接合している。
図６に示した実施形態によれば、上述した第１の実施形態の効果に加えて、絶縁基板間に半導体素子が複数存在していて、素子のサイズばらつきがあり、均一な加圧の妨げとなる場合でも、第２の主電極１０３と第２の金属回路６との間の接合材１０が、素子のサイズばらつきによる高低差を吸収するように塑性変形することで、複数の素子を均一な圧力で加圧することが可能となり、熱的・電気的に良好なコンタクトが得られるようになる。
また、ＡｌＮといった第２の絶縁基板８の線膨張係数は小さいため、第２の絶縁基板８と一体化している第２の金属回路６は、単体のときと比べて熱膨張が抑制される。そのため、接合材１０に加わる剪断力は小さくなり、ハンダや導電性ペースト（例として銀ペースト）といった軟らかい接合材ならば熱疲労の問題は生じないため高い信頼性が得られる。
なお、接合部は、第２の主電極１０３と第２の金属回路６の間に限らず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面が接合されていればよい。
なお、接合部は、第２の主電極１０３と第２の金属回路６の間に限らず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面が接合されていればよい。
（第４の実施形態）
図７に本発明の第４の実施例を示す。図７は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図７において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図７に本発明の第４の実施例を示す。図７は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図７において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図７において、図１と異なるのは金属バンプ１１である。金属バンプ１１により、制御電極１０１と制御回路２の間にあって、両者を接続している。金属バンプ１１の材質は、塑性変形する金属ならば特に制限はないが、小さい加圧力で変形させるため、また電気的、熱的にもよい特性を示すものとして、金が望ましい。
金属バンプは、図６に示すように、制御電極１０１と制御回路２の間でなくてもよく、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面上に金属バンプがあればよい。
金属バンプは、図６に示すように、制御電極１０１と制御回路２の間でなくてもよく、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面上に金属バンプがあればよい。
（第５の実施形態）
図８に本発明の第５の実施形態を示す。図８は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図８において、半導体素子１、制御回路２０１（２）、第１の金属回路３０１（３）、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１とほぼ同様の構成である。以上は同一のため説明を省略する。
図８において、図１と異なるのは、制御電極１０１が金バンプ１１と緩衝材９とを介して制御回路２０１に接続し、第１の主電極１０２が接合材１０と緩衝材９とを介して第１の金属回路３０１に接続し、第２の主電極１０３が接合材１０と緩衝材９とを介して第２の金属回路６に接続されている点である。
図８に本発明の第５の実施形態を示す。図８は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図８において、半導体素子１、制御回路２０１（２）、第１の金属回路３０１（３）、第３の金属回路４、絶縁材５、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１とほぼ同様の構成である。以上は同一のため説明を省略する。
図８において、図１と異なるのは、制御電極１０１が金バンプ１１と緩衝材９とを介して制御回路２０１に接続し、第１の主電極１０２が接合材１０と緩衝材９とを介して第１の金属回路３０１に接続し、第２の主電極１０３が接合材１０と緩衝材９とを介して第２の金属回路６に接続されている点である。
図８に示した実施例よれば、半導体素子１と緩衝材９によって、制御回路２０１、第１の金属回路３０１、第２の金属回路６との各間の接触熱抵抗を低減できる。また、半導体素子と緩衝材の線膨脹係数差は、上述した第３の実施形態における半導体素子１−第２の金属回路６の線膨脹係数差よりもさらに小さくなるため、接合材に加わる熱応力をより一層低減できて、信頼性が向上する。
なお、接合材１０と緩衝材９との接合部は図８の場合のように、半導体素子の両主面全体でなくても構わず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面が接合されていればよい。
なお、接合材１０と緩衝材９との接合部は図８の場合のように、半導体素子の両主面全体でなくても構わず、半導体素子１の第１の主電極１０２、制御電極１０１と第２の主電極１０３のうち、少なくとも１つの面が接合されていればよい。
（第６の実施形態）
図９に本発明の第６の実施形態を示す。図９は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図９において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図９において、図１と異なるのは、絶縁材５が、半導体素子１の側面部だけでなく、ガードリング部１０４も保護している点である。この構造では、ガードリング部１０４も保護されているので、前述した第１の実施形態よりもさらに耐圧が向上する。
図９に本発明の第６の実施形態を示す。図９は図３（ａ）のＡ−Ａ’における構造を示す断面図である。
図９において、半導体素子１、制御回路２、第１の金属回路３、第３の金属回路４、第２の金属回路６、第１の絶縁基板７、第２の絶縁基板８、制御電極１０１、第１の主電極１０２、第２の主電極１０３、ガードリング１０４、１０４’については図１と同様の構成である。以上は同一のため説明を省略する。
図９において、図１と異なるのは、絶縁材５が、半導体素子１の側面部だけでなく、ガードリング部１０４も保護している点である。この構造では、ガードリング部１０４も保護されているので、前述した第１の実施形態よりもさらに耐圧が向上する。
（第７の実施形態）
図１０、図１１、図１２を参照して、本発明の第７の実施形態を示す。図１０、図１１は第７の実施形態のそれぞれ斜視図、等価回路図である。また、図１２は図１０のＣ−Ｃ’における構造の断面図である。
第７の実施形態は本発明の半導体装置を用いて、２アーム（２個のＩＧＢＴを用いた）の一相インバータ（直流−交流の電力変換装置）を構成したものある。
図１０において、絶縁基板７上には、半導体素子２０のコレクタに接続されるプラス側の電位を有する第２の金属回路２０６があり、また、半導体素子２１のエミッタに接続されるマイナス側の電位を有する第１の金属回路２１３と、ゲートに接続される制御回路２１２がある。また、半導体素子２１の外側の側面に設けられた絶縁材２１５と接してガイドする位置決め用の金属回路２１４がある。
図１０、図１１、図１２を参照して、本発明の第７の実施形態を示す。図１０、図１１は第７の実施形態のそれぞれ斜視図、等価回路図である。また、図１２は図１０のＣ−Ｃ’における構造の断面図である。
第７の実施形態は本発明の半導体装置を用いて、２アーム（２個のＩＧＢＴを用いた）の一相インバータ（直流−交流の電力変換装置）を構成したものある。
図１０において、絶縁基板７上には、半導体素子２０のコレクタに接続されるプラス側の電位を有する第２の金属回路２０６があり、また、半導体素子２１のエミッタに接続されるマイナス側の電位を有する第１の金属回路２１３と、ゲートに接続される制御回路２１２がある。また、半導体素子２１の外側の側面に設けられた絶縁材２１５と接してガイドする位置決め用の金属回路２１４がある。
また、絶縁基板８上には、半導体素子２１のコレクタに接続される第２の金属回路２０３ｂがあり、また、半導体素子２０のエミッタに接続される第１の金属回路２０３ａと、ゲートに接続される制御回路２０２がある。また、半導体素子２０の外側の側面に設けられた絶縁材２０５と接してガイドする位置決め用の金属回路２０４がある。
なお、前述した絶縁基板８上における、半導体素子２１のコレクタに接続される第２の金属回路２０３ｂと、半導体素子２０のエミッタに接続される第１の金属回路２０３ａとは同一の金属回路２０３として形成され、一体化している。
以上の構成により、絶縁基板７と絶縁基板８により、半導体素子２０、２１が狭持されている。
なお、前述した絶縁基板８上における、半導体素子２１のコレクタに接続される第２の金属回路２０３ｂと、半導体素子２０のエミッタに接続される第１の金属回路２０３ａとは同一の金属回路２０３として形成され、一体化している。
以上の構成により、絶縁基板７と絶縁基板８により、半導体素子２０、２１が狭持されている。
また、以上の構成を図１０のＣ−Ｃ’面における構造の断面図として示したのが、図１２である。
図１２において、第１の絶縁基板７の上に制御回路２１２、第１の金属回路２１３、第２の金属回路２０６がある。また、第２の絶縁基板８の上に制御回路２０２、第１の金属回路２０３ａ、第２の金属回路２０３ｂがある。なお、第１の金属回路２０３ａ、第２の金属回路２０３ｂは一体化して、第１の金属回路２０３を形成している。
側面に絶縁材２０５を備えた半導体素子２０の制御電極２００１は制御回路２０２に接続され、第１の主電極（エミッタ電極）２００２は第１の金属回路２０３に接続され、第２の主電極（コレクタ電極）２００３は第２の金属回路２０６に接続されている。
側面に絶縁材２１５を備えた半導体素子２１の制御電極２１０１は制御回路２１２に接続され、第１の主電極（エミッタ電極）２１０２は第１の金属回路２１３に接続され、第２の主電極（コレクタ電極）２１０３は第２の金属回路２０３に接続されている。
なお、図１２には図示していないが、第１の絶縁基板７の上には位置決め用の金属回路２１４（図１０）があり、絶縁材２１５と接している。また、第２の絶縁基板８の上（下）には位置決め用の金属回路２０４（図１０）があり、絶縁材２０５と接している。
図１２において、第１の絶縁基板７の上に制御回路２１２、第１の金属回路２１３、第２の金属回路２０６がある。また、第２の絶縁基板８の上に制御回路２０２、第１の金属回路２０３ａ、第２の金属回路２０３ｂがある。なお、第１の金属回路２０３ａ、第２の金属回路２０３ｂは一体化して、第１の金属回路２０３を形成している。
側面に絶縁材２０５を備えた半導体素子２０の制御電極２００１は制御回路２０２に接続され、第１の主電極（エミッタ電極）２００２は第１の金属回路２０３に接続され、第２の主電極（コレクタ電極）２００３は第２の金属回路２０６に接続されている。
側面に絶縁材２１５を備えた半導体素子２１の制御電極２１０１は制御回路２１２に接続され、第１の主電極（エミッタ電極）２１０２は第１の金属回路２１３に接続され、第２の主電極（コレクタ電極）２１０３は第２の金属回路２０３に接続されている。
なお、図１２には図示していないが、第１の絶縁基板７の上には位置決め用の金属回路２１４（図１０）があり、絶縁材２１５と接している。また、第２の絶縁基板８の上（下）には位置決め用の金属回路２０４（図１０）があり、絶縁材２０５と接している。
以上の図１０、図１２の構成を回路図として示したのが、図１１である。
図１１において、ＩＧＢＴ（半導体素子）２０のコレクタ（第２の金属回路２０６）はプラス側の電位に接続され、エミッタ（第１の金属回路２０３）はＩＧＢＴ（半導体素子）２１のコレクタ（第２の金属回路２０３）に接続され、ＩＧＢＴ（半導体素子）２１のエミッタ（第１の金属回路２１３）はマイナス側の電位に接続されている。また、ＩＧＢＴ２０、２１のゲート電極は、それぞれ制御回路２０２、２１２となっている。
なお、図１１において、ＩＧＢＴ２０、２１に並列に接続された破線で表示されたダイオードはＩＧＢＴ２０、２１に過電圧が加わるのを防止するためのものである。
図１１において、ＩＧＢＴ（半導体素子）２０のコレクタ（第２の金属回路２０６）はプラス側の電位に接続され、エミッタ（第１の金属回路２０３）はＩＧＢＴ（半導体素子）２１のコレクタ（第２の金属回路２０３）に接続され、ＩＧＢＴ（半導体素子）２１のエミッタ（第１の金属回路２１３）はマイナス側の電位に接続されている。また、ＩＧＢＴ２０、２１のゲート電極は、それぞれ制御回路２０２、２１２となっている。
なお、図１１において、ＩＧＢＴ２０、２１に並列に接続された破線で表示されたダイオードはＩＧＢＴ２０、２１に過電圧が加わるのを防止するためのものである。
このような構成をとることにより，コンパクトな一相インバータを構築することが可能となる。なお、インバータのプラス用端子２０６とマイナス用端子２１３、相出力端子２０３の位置関係は図１０の構成のものに限らず、半導体素子における制御電極の位置や、配線の取り回しにより変化させて構わない。
また上述の方法で、絶縁基板７と絶縁基板８を用いて、一相インバータを３個形成しつつ、それぞれのインバータのプラス用端子とマイナス用端子を共有する配線にすることにより、容易に三相インバータ（直流−三相交流の電力変換装置）へも拡張ができる。
以上、本発明によれば、第３の金属回路４が位置決めガイドの役割を果たし，絶縁材５を介して、半導体素子１の位置決めがなされるため、制御電極１０１と制御回路２のコンタクトが確実に行われる。
また、第３の金属回路４は第１の絶縁基板７上に直接形成されているため、位置決めガイド用に別部材を使用、設置する必要がなく、部品点数と工程数を低減できる。
また、位置決めガイドの役割を果たす第３の金属回路４は、第１の絶縁基板７と一体化しているため、第１の金属回路３や制御回路２を基準に位置決めをする必要がない。そのため、半導体素子１のガードリング部１０４を破壊することがなく、半導体素子１の絶縁破壊を引き起こすことがない。
以上により、圧接型の半導体装置１００において、耐圧の確保と位置決めを低コストで行うことが可能となる。
また、第３の金属回路４は第１の絶縁基板７上に直接形成されているため、位置決めガイド用に別部材を使用、設置する必要がなく、部品点数と工程数を低減できる。
また、位置決めガイドの役割を果たす第３の金属回路４は、第１の絶縁基板７と一体化しているため、第１の金属回路３や制御回路２を基準に位置決めをする必要がない。そのため、半導体素子１のガードリング部１０４を破壊することがなく、半導体素子１の絶縁破壊を引き起こすことがない。
以上により、圧接型の半導体装置１００において、耐圧の確保と位置決めを低コストで行うことが可能となる。
ＩＧＢＴを用いた圧接型の半導体装置は大電流、高電圧、高温の仕様にも対応できて、民生用から産業用まで、広い用途がある。本発明による信頼性が高く、かつ安価な半導体装置、およびその構成は標準的な技術として、広く用いられていく可能性がある。
１、２０、２１ 半導体素子
１０ 接合材
１１ 金属バンプ
１２ 絶縁性の位置決め部材
１ｉ 絶縁材付半導体素子
１００ 半導体装置
１０１ 制御電極
１０２ 第１の主電極
１０３ 第２の主電極
１０４、１０４’ ガードリング部
２ 制御回路
２０１ 制御回路配線部（金属回路）
２０２ 制御回路突起部（金属回路）
２０２、２０３、２０６、２１２、２１３ 金属回路
２０４、２１４ 位置決め用金属回路
２００１、２１０１ 制御電極
２００２、２１０２ 第１の主電極
２００３、２１０３ 第２の主電極
３ 第１の金属回路
３０１ 第１の金属回路配線部
３０２ 第１の金属回路突起部
４ 第３の金属回路
５、２０５、２１５ 絶縁材
５０１ 絶縁材の側面
６ 第２の金属回路
７ 第１の絶縁基板
８ 第２の絶縁基板
９ 緩衝材
１０ 接合材
１１ 金属バンプ
１２ 絶縁性の位置決め部材
１ｉ 絶縁材付半導体素子
１００ 半導体装置
１０１ 制御電極
１０２ 第１の主電極
１０３ 第２の主電極
１０４、１０４’ ガードリング部
２ 制御回路
２０１ 制御回路配線部（金属回路）
２０２ 制御回路突起部（金属回路）
２０２、２０３、２０６、２１２、２１３ 金属回路
２０４、２１４ 位置決め用金属回路
２００１、２１０１ 制御電極
２００２、２１０２ 第１の主電極
２００３、２１０３ 第２の主電極
３ 第１の金属回路
３０１ 第１の金属回路配線部
３０２ 第１の金属回路突起部
４ 第３の金属回路
５、２０５、２１５ 絶縁材
５０１ 絶縁材の側面
６ 第２の金属回路
７ 第１の絶縁基板
８ 第２の絶縁基板
９ 緩衝材
Claims (12)
- 第１主面に第１の主電極と制御電極を有し、前記第１主面とは反対側の第２主面に第２の主電極を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材に封止された半導体素子と、
前記第１の主電極上に配置される第１の金属回路と、前記制御電極上に配置される制御回路と、前記絶縁材に接して前記半導体素子を所望の位置に導引するガイドとなる第３の金属回路と、を有する第１の絶縁基板と、
前記第２の主電極上に配置される第２の金属回路を有する第２の絶縁基板と、を備え、
前記第１の絶縁基板と前記第２の絶縁基板により前記半導体素子を狭持した構成からなることを特徴とする半導体装置。 - 第１主面に第１の主電極と制御電極を有し、前記第１主面とは反対側の第２主面に第２の主電極を有し、前記第１の主面と前記第２の主面を露出したまま側部を絶縁材に封止された複数個の半導体素子と、
前記第１の主電極上に配置される第１の金属回路と、前記制御電極上に配置される制御回路と、前記絶縁材に接して前記半導体素子を所望の位置に導引するガイドとなる第３の金属回路と、前記第２の主電極上に配置される第２の金属回路と、をそれぞれ複数個有する第１の絶縁基板と、
前記第１の主電極上に配置される第１の金属回路と、前記制御電極上に配置される制御回路と、前記絶縁材に接して前記半導体素子を所望の位置に導引するガイドとなる第３の金属回路と、前記第２の主電極上に配置される第２の金属回路と、をそれぞれ複数個有する第２の絶縁基板と、を備え、
前記第１の絶縁基板と前記第２の絶縁基板により前記複数個の半導体素子を狭持した構成からなることを特徴とする半導体装置。 - 前記半導体素子の少なくとも一つの主面上に、接合材を介して前記制御回路もしくは前記第１の金属回路、第２の金属回路のいずれかが配置されることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記半導体素子の少なくとも一つの主面上に、金属バンプを介して前記制御回路もしくは前記第１の金属回路、第２の金属回路のいずれかが配置されることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記半導体素子の各電極と接触する前記制御回路もしくは前記第１の金属回路、第２の金属回路のいずれかが、その接触する部分を構成する突起部の一部もしくは全体が、緩衝材からなることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記半導体素子の各電極と接触する前記制御回路と前記第１の金属回路と第２の金属回路のその接触する部分を構成する突起部の一部もしくは全体が、緩衝材からなり、該緩衝材と前記半導体素子の電極が接合材もしくは金属バンプにより接続されていることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記第１の絶縁基板上の前記第３の金属回路と前記制御回路と前記第１の金属回路とにおいて、第１の絶縁基板の法線方向における第３の金属回路の高さが、制御回路および第１の金属の高さよりも高いことを特徴とする請求項１乃至請求項６のいずれか一項に記載の半導体装置。
- 前記第１、第２の絶縁基板はＡｌＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のいずれかからなることを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
- 前記接合材は、ハンダ、銀ペースト等の塑性変形する金属材料であることを特徴とする請求項３または請求項６に記載の半導体装置。
- 前記金属バンプは、金、銀、アルミニウム、ハンダ等の軟金属であることを特徴とする請求項４または請求項６に記載の半導体装置。
- 前記緩衝材は、Ｍｏ、Ｗ、ＣｕＭｏ、Ｉｎｖａｒ、Ｋｏｖａｒのいずれかであることを特徴とする請求項５または請求項６に記載の半導体装置。
- 前記半導体素子は絶縁ゲートバイポーラトランジスタからなることを特徴とする請求項１乃至請求項１１のいずれか一項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009296632A JP5054755B2 (ja) | 2009-12-28 | 2009-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009296632A JP5054755B2 (ja) | 2009-12-28 | 2009-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011138851A true JP2011138851A (ja) | 2011-07-14 |
| JP5054755B2 JP5054755B2 (ja) | 2012-10-24 |
Family
ID=44350015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009296632A Active JP5054755B2 (ja) | 2009-12-28 | 2009-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5054755B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149760A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| JP2016051885A (ja) * | 2014-09-02 | 2016-04-11 | 株式会社デンソー | 半導体チップ及びその製造方法 |
| JP2018164050A (ja) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | 半導体モジュール |
| FR3085539A1 (fr) * | 2018-09-04 | 2020-03-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Module electronique de puissance |
| JPWO2019064775A1 (ja) * | 2017-09-29 | 2020-04-02 | 日立金属株式会社 | 半導体装置およびその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107122A (ja) * | 1994-10-03 | 1996-04-23 | Toyo Electric Mfg Co Ltd | 圧接型半導体素子の製造方法 |
| JP2003204032A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 電子部品及び電子部品の製造方法 |
| JP2005072351A (ja) * | 2003-08-26 | 2005-03-17 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2005150596A (ja) * | 2003-11-19 | 2005-06-09 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2008016818A (ja) * | 2006-06-05 | 2008-01-24 | Denso Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-12-28 JP JP2009296632A patent/JP5054755B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08107122A (ja) * | 1994-10-03 | 1996-04-23 | Toyo Electric Mfg Co Ltd | 圧接型半導体素子の製造方法 |
| JP2003204032A (ja) * | 2002-01-09 | 2003-07-18 | Sony Corp | 電子部品及び電子部品の製造方法 |
| JP2005072351A (ja) * | 2003-08-26 | 2005-03-17 | Nissan Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2005150596A (ja) * | 2003-11-19 | 2005-06-09 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| JP2008016818A (ja) * | 2006-06-05 | 2008-01-24 | Denso Corp | 半導体装置およびその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013149760A (ja) * | 2012-01-18 | 2013-08-01 | Fuji Electric Co Ltd | 半導体装置 |
| JP2016051885A (ja) * | 2014-09-02 | 2016-04-11 | 株式会社デンソー | 半導体チップ及びその製造方法 |
| JP2018164050A (ja) * | 2017-03-27 | 2018-10-18 | トヨタ自動車株式会社 | 半導体モジュール |
| JPWO2019064775A1 (ja) * | 2017-09-29 | 2020-04-02 | 日立金属株式会社 | 半導体装置およびその製造方法 |
| FR3085539A1 (fr) * | 2018-09-04 | 2020-03-06 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Module electronique de puissance |
| WO2020049245A3 (fr) * | 2018-09-04 | 2020-05-07 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Module electronique de puissance |
| US11887910B2 (en) | 2018-09-04 | 2024-01-30 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Electronic power module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5054755B2 (ja) | 2012-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7786565B2 (en) | Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor | |
| KR100430772B1 (ko) | 반도체장치 | |
| JP6726112B2 (ja) | 半導体装置および電力変換装置 | |
| CN108735692B (zh) | 半导体装置 | |
| US20120306086A1 (en) | Semiconductor device and wiring substrate | |
| JP2005302951A (ja) | 電力用半導体装置パッケージ | |
| US10861833B2 (en) | Semiconductor device | |
| JP5054755B2 (ja) | 半導体装置 | |
| JP2013179229A (ja) | パワーモジュール半導体装置 | |
| US20130112993A1 (en) | Semiconductor device and wiring substrate | |
| WO2021002132A1 (ja) | 半導体モジュールの回路構造 | |
| JP2021158232A (ja) | 半導体モジュール | |
| JP6747304B2 (ja) | 電力用半導体装置 | |
| WO2021200166A1 (ja) | 半導体装置 | |
| JP2015026667A (ja) | 半導体モジュール | |
| JP2014041876A (ja) | 電力用半導体装置 | |
| JP2014116478A (ja) | 半導体モジュール及び半導体モジュールの製造方法並びに電力変換装置 | |
| JP5724415B2 (ja) | 半導体モジュール | |
| JP7118204B1 (ja) | 半導体装置 | |
| US20230028808A1 (en) | Semiconductor device | |
| JP7494613B2 (ja) | 半導体装置 | |
| JP7334655B2 (ja) | 半導体装置 | |
| WO2022137811A1 (ja) | 半導体ユニット及び半導体装置 | |
| WO2022196232A1 (ja) | 半導体装置、および半導体装置の製造方法 | |
| WO2021200138A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111111 |
|
| TRDD | Decision of grant or rejection written | ||
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120727 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5054755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |