JP2005072351A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JP2005072351A
JP2005072351A JP2003301460A JP2003301460A JP2005072351A JP 2005072351 A JP2005072351 A JP 2005072351A JP 2003301460 A JP2003301460 A JP 2003301460A JP 2003301460 A JP2003301460 A JP 2003301460A JP 2005072351 A JP2005072351 A JP 2005072351A
Authority
JP
Japan
Prior art keywords
buffer plate
semiconductor device
main surface
conductive member
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003301460A
Other languages
English (en)
Other versions
JP3994945B2 (ja
Inventor
Masanori Yamagiwa
正憲 山際
Akihiro Hanamura
昭宏 花村
Hiroyuki Kaneko
洋之 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2003301460A priority Critical patent/JP3994945B2/ja
Publication of JP2005072351A publication Critical patent/JP2005072351A/ja
Application granted granted Critical
Publication of JP3994945B2 publication Critical patent/JP3994945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 十分な電気伝導度と熱伝導度を持ち、面方向に対して低熱膨張を達成し得る緩衝板を備えた半導体装置および半導体装置の製造方法を提供する。
【解決手段】 半導体装置において、コレクタ側熱緩衝板2を、導体である電極部材2bと、電極部材2bより低い熱膨張率を持つ材料で構成される膨張抑制部材2aと、を備えた構成とし、また、エミッタ側熱緩衝板3を、導体である電極部材3b,3cと、電極部材3b,3cより低い熱膨張率を持つ材料で構成される膨張抑制部材3aと、を備えた構成とし、IGBT素子1の主電極の面方向を緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とするとき、緩衝板(2,3)を、電極部材と膨張抑制部材との接合面が第1の主面から第2の主面に向かって縦方向になるように形成する。
【選択図】 図1

Description

本発明は、半導体素子の主電極を、緩衝板を介在して電極板と接続される構造を持つ半導体装置および半導体装置の製造方法に関する。
従来、大電力用半導体装置、例えばIGBT(Insulated-Gate Bipolar Transistor)インバータには、圧接型半導体装置が用いられている。これは一般に半導体素子の上下主電極を電極板にて圧接することで挟持した構造を備えるものである。この圧接型半導体装置において、半導体素子と電極板の熱膨張差によって生じる接合部の応力による破壊や、接合面の摺動(ずれ)による半導体素子表面の磨耗などの物理的なダメージによる信頼性の悪化を避けるために、従来、半導体素子と電極板の間に挟む熱緩衝板として、Si(シリコン:熱膨張率2.6[ppm])にほど近い熱膨張率を持つMo(モリブテン:熱膨張率4.8[ppm])やW(タングテン:熱膨張率4.5[ppm])を用いることが知られている。
例えば、特開平9−275186号公報に開示の半導体装置では、IGBT素子の主電極と接する端子体としてMoを使用している他、Cu(銅:熱膨張率16.6[ppm])で作られる上部共通電極板と端子体との間にもMo板を挿設し、ヒートサイクル耐量の高い半導体装置を可能にしている。
また、特開平11−260979号公報に開示の圧接型半導体装置では、より高い信頼性を求め、MoやWの代わりにSiからなる熱緩衝板を半導体素子の表面に接続している。この場合、半導体素子と熱緩衝板の間に生じる応力や摺動(ずれ)などのダメージはほとんど無いと言ってよい。
特開平9−275186号公報 特開平11−260979号公報
しかしながら、上述した特許文献1および特許文献2に開示された技術においては、MoやWは非常に高価であり、特に大電力用半導体装置の場合は複数個の半導体素子を使うことにより、その熱緩衝板もその数、もしくはそれ以上の数が必要となるため、半導体装置全体のコストアップになってしまうという問題があった。
また、MoやW、並びに、Siのバルク材は、CuやAl(アルミニウム:熱膨張率23.2[ppm])に比べて電気抵抗率が高く、その値はMoが5.4[μΩcm]、Wが5.0[μΩcm]、Siのバルク材が4[μΩcm]であり、Cuの1.55[μΩcm]、Alの2.75[μΩcm]に比べて約2倍近く悪化することが分かる。さらに、バルク材でないSiの電気抵抗率は1.4[Ωcm]と桁違いに悪化することが知られている。したがって、一定電圧と電流で生じる発熱も増大し、その結果、半導体装置全体の効率の悪化を招くと同時に、過剰に発熱した分の放熱能力も上げる必要があるため、半導体装置全体の大型化、コストアップになってしまうという問題があった。
また、熱伝導率においては、Moが138[W/mK]、Wが178[W/mK]、Siが148[W/mK]であり、Cuの398[W/mK]、Alの237[W/mK]に比べて1/2近く悪化することが分かる。したがって、半導体素子が発熱した熱を外部に放出する能力が下がる。すなわち、半導体装置全体の冷却能力が低下し、半導体素子が高温になり破壊するという問題があった。
一方で、今日、Siからなる半導体素子の高温対応化や、SiC(シリコンカーバイト:熱膨張率2.2[ppm])等の開発により、大電力用半導体素子とその周辺部材はより高温域で使用される傾向にあり、その結果、大電力用インバータ全体にはこれまで以上に大きな温度差が与えられることになる。したがって、異なる材料間の熱膨張差による応力や摺動(ずれ)は従来より顕著に表れ、例えこれまで問題が発生しなかった材料間の接合部においても、その信頼性が危ぶまれると言う懸念がある。
本発明は、上記従来の事情に鑑みてなされたものであって、熱が加わることによって半導体素子の主電極と外部電極との接続部に熱応力や摩耗などの物理的ダメージを与える構造を持つ半導体装置において、十分な電気伝導度と熱伝導度を持ち、面方向に対して低熱膨張を達成し得る緩衝板を備えた半導体装置および半導体装置の製造方法を提供することを目的としている。
上記目的を解決するため、本発明は、半導体素子の主電極を、緩衝板を介在して電極板と接続される構造を持つ半導体装置において、前記緩衝板は、導体である第1の導線性部材と、前記第1の導電性部材より低い熱膨張率を持つ材料で構成される第2の部材と、を有し、前記半導体素子の主電極の面方向を前記緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とし、前記第1の主面から前記第2の主面に向かう方向を縦方向とするとき、前記緩衝板は、前記第1の導電性部材と前記第2の部材との接合面を縦方向に持ち、且つ、面方向に対して該緩衝板に熱が加わる際、第1の導電性部材の面方向への膨張が第2の部材で抑制されるように第1の導電性部材と第2の部材が配置されていることを特徴とする。
本発明に係る半導体装置および半導体装置の製造方法では、半導体素子の主電極を、緩衝板を介在して電極板と接続される構造を持つ半導体装置において、前記緩衝板は、導体である第1の導線性部材と、前記第1の導電性部材より低い熱膨張率を持つ材料で構成される第2の部材と、を有し、前記半導体素子の主電極の面方向を前記緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とし、前記第1の主面から前記第2の主面に向かう方向を縦方向とするとき、前記緩衝板は、前記第1の導電性部材と前記第2の部材との接合面を縦方向に持ち、且つ、面方向に対して該緩衝板に熱が加わる際、第1の導電性部材の面方向への膨張が第2の部材で抑制されるように第1の導電性部材と第2の部材が配置される構成としたので、緩衝板において、縦方向に対しては、第1の導電性部材によって十分な電気伝導度と熱伝導度を有し、面方向に対しては、第2の部材によって低熱膨張を達成することができる。
以下、本発明の半導体装置および半導体装置の製造方法の実施の形態について、〔第1の実施形態〕から〔第6の実施形態〕までを順に図面を参照して詳細に説明する。
〔第1の実施形態〕
まず、本発明の第1の実施形態に係る半導体装置および半導体装置の製造方法について説明する。図1は第1の実施形態の半導体装置を構成する部材を切り離して示す斜視図である。同図において、1は半導体素子であるIGBT素子、2はコレクタ側熱緩衝板、3はエミッタ側熱緩衝板、4はコレクタ側DBC基板、5はエミッタ側DBC基板、6はIGBT素子1の位置決め用ガイドである。
本実施形態の半導体装置は、その製造方法として、IGBT素子1の上下主電極を電極板(コレクタ側DBC基板4およびエミッタ側DBC基板5)により圧接することで挟持する圧接型半導体装置であり、IGBT素子1と電極板の熱膨張差によって生じる接合部の応力による破壊や、接合面の摺動(ずれ)によるIGBT素子1表面の磨耗などの物理的なダメージによる信頼性の悪化を避けるために、IGBT素子1と電極板の間に熱緩衝板(コレクタ側熱緩衝板2およびエミッタ側熱緩衝板3)を挟んだ構造を備えている。但し、全てのまたは一部の接続部をろう付けや溶接等その他の方法によって接合してあっても構わない。
まず、コレクタ側熱緩衝板2について説明する。コレクタ側熱緩衝板2において、2bは比較的電気抵抗が低く熱伝導性の高い例えばCu等からなる電極部材であり特許請求の範囲にいう第1の導電性部材に該当する。また、2aは例えばCuより低くSiに近い熱膨張率を持つ例えばKV(コバール…FeNiCo)等からなる膨張抑制部材であり特許請求の範囲にいう第2の部材に該当する。
電極部材2bは縦方向に貫通し、該電極部材2bの外周部を膨張抑制部材2aが覆ってコレクタ側熱緩衝板2を形成している。コレクタ側熱緩衝板2をこうした構造とすることで、IGBT素子1とコレクタ側DBC基板4との間で、電極部材2bによって十分な電気伝導と熱伝導が得られ、また、周囲温度差ΔTによって発生する電極部材2bの伸びを、膨張抑制部材2aによって面方向に抑制し、縦方向に開放してやることが可能となり、IGBT素子1とコレクタ側熱緩衝板2の接合部における高い信頼性を確保することが可能である。
なお、電極部材2bの材料としては、Cuの他にMoやW、Al等であっても構わない。また、その他導電性のある材料であれば何れでも構わない。また、膨張抑制部材2aの材料としては、電極部材2bより低い熱膨張率を持つ材料であればインバーやその他の金属であっても、或いは、セラミックス等の絶縁材であっても上述した効果が得られることは確実である。
また、コレクタ側熱緩衝板2とIGBT素子1およびコレクタ側DBC基板4との接合には、ろう材や導電性の材料(例えば半田等)を用いても、或いは、荷重によって直接接合される圧接機構を用いても何れであっても構わない。
次に、エミッタ側熱緩衝板3について説明する。エミッタ側熱緩衝板3において、3bおよび3cは比較的電気抵抗が低く熱伝導性の高い例えばCuからなる電極部材であり特許請求の範囲にいう第1の導電性部材に該当する。また、3aは例えばCuより低くSiに近い熱膨張率を持ち且つ絶縁性を有する例えばSi(窒化ケイ素/熱膨張率3.3[ppm])からなる膨張抑制部材であり特許請求の範囲にいう第2の部材に該当する。
電極部材3bおよび3cは縦方向に貫通し、該電極部材3bおよび3cの外周部を膨張抑制部材3aが覆っている。すなわち、エミッタ側熱緩衝板3は、エミッタ電極となる電極部材3bとゲート電極となる電極部材3c、並びに、絶縁性を兼ね備える膨張抑制部材3aを備えた構成である。エミッタ側熱緩衝板3をこうした構造とすることで、IGBT素子1とエミッタ側DBC基板5との間で、電極部材3bおよび3cによって十分な電気伝導と熱伝導が得られ、また、周囲温度差ΔTによって発生する電極材料3bおよび3cの伸びを、膨張抑制部材3aによって面方向に抑制し縦方向に開放してやることが可能となり、IGBT素子1とエミッタ側熱緩衝板3の接合部における高い信頼性を確保することが可能である。
なお、電極部材3bおよび3cの材料としては、Cuの他にMoやW、Al等であっても構わない。また、その他導電性のある材料であれば何れでも構わない。また、膨張抑制部材2aの材料としては、電極部材2aより低い熱膨張率を持ち且つ絶縁性を有する材料であれば他のAl(アルミナ:熱膨張率6.8[ppm])やALN(窒化アルミニウム:熱膨張率4.6[ppm])などのセラミックスや樹脂等であっても上述した効果が得られることは確実である。
また、エミッタ側熱緩衝板3において、電極部材3bおよび3cの縦方向の厚みは膨張抑制部材3aに比べて大きく、IGBT素子1との接合面側は、その厚み分だけ突出した形状となっている。この電極部材3bおよび3cの突出形状により位置決め用ガイド6が固定され、その結果、エミッタ側熱緩衝板3とIGBT素子1の位置合せが可能となる。また、この電極部材3bおよび3cの突出形状により、IGBT素子1のエミッタ電極およびゲート電極と電極材料3bおよび3cとのそれぞれの接合が正確に行えるため、IGBT素子1のガードリング部を傷付けたり、それによる絶縁破壊を起したりする心配がなくなる。
また、エミッタ側熱緩衝板3とIGBT素子1およびエミッタ側DBC基板5との接合には、ろう材や導電性の材料(例えば半田等)を用いても、或いは、荷重によって直接接合される圧接機構を用いても何れであっても構わない。
以上説明したように、本実施形態の半導体装置および半導体装置の製造方法では、IGBT素子1の主電極を、緩衝板(コレクタ側熱緩衝板2およびエミッタ側熱緩衝板3)を介在して電極板(コレクタ側DBC基板4およびエミッタ側DBC基板5)で圧接することにより狭持した構造を持つ半導体装置において、コレクタ側熱緩衝板2を、導体である電極部材2bと、電極部材2bより低い熱膨張率を持つ材料で構成される膨張抑制部材2aと、を備えた構成とし、また、エミッタ側熱緩衝板3を、導体である電極部材3bおよび3cと、電極部材3bおよび3cより低い熱膨張率を持つ材料で構成される膨張抑制部材3aと、を備えた構成とし、IGBT素子1の主電極の面方向を緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とするとき、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)を、電極部材(2bまたは3bおよび3c)と膨張抑制部材(2aまたは3a)との接合面が第1の主面から第2の主面に向かって縦方向になるように形成することとした。
これにより、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)において、縦方向に対しては、電極部材(2bまたは3bおよび3c)によって十分な電気伝導度と熱伝導度を有し、面方向に対しては、膨張抑制部材(2aまたは3a)によって低熱膨張を達成することができる。したがって、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)の第1および第2の主面に接合される部材間で十分な電気伝導と十分な熱伝導を確保し、同時に、IGBT素子1との接合面における応力または摺動(ずれ)の緩和が可能となる。さらに、電極部材(2bまたは3bおよび3c)と膨張抑制部材(2aまたは3a)の体積差を変えてやることで、適当な縦方向の電気特性と熱特性、並びに、横方向の熱膨張率を設定することが可能である(請求項1,11の効果)。
また、本実施形態では、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)において、電極部材(2bまたは3bおよび3c)の外周面のうち面方向以外の全ての外周面が、膨張抑制部材(2aまたは3a)との接合面として該膨張抑制部材(2aまたは3a)に覆われて形成されることとしたので、高温において、電極部材(2bまたは3bおよび3c)の横方向への熱膨張は、それより低い熱膨張率を持つ膨張抑制部材(2aまたは3a)によって抑えられることになる。その結果、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)の主面とIGBT素子1との接合面でより一層の応力または摺動の緩和が可能となる(請求項2,12の効果)。
また、本実施形態では、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)を、第1の主面において、少なくとも電極部材(2bまたは3bおよび3c)が、IGBT素子1の主電極と直接接するように、或いは、ろう材または導電性の材料を介して接するように形成されることとしたので、IGBT素子1との接合において高い信頼性が確保でき、且つ、十分な電気伝導と熱伝導が達成可能となる(請求項3,13の効果)。
さらに、IGBT素子1は電極部材2b,3b、3cとのみ接続され、膨張抑制部材2a,3aとは接合されないように形成することで、熱膨張により電極部材2b,3b、3cと膨張抑制部材2a,3aとの間に段差が発生するなどの緩衝板2,3に変形が生じてもIGBT素子1に印加される応力が緩和されるという効果がある(請求項4の効果)。
また、本実施形態では、緩衝板(エミッタ側熱緩衝板3)に、電極部材を複数個(3bおよび3c)有し、該複数個の電極部材(3bおよび3c)が膨張抑制部材(3a)によってそれぞれ隔てられて形成されることとしたので、電極部材(3bおよび3c)によってより一層の電気伝導と熱伝導が可能となる。また、膨張抑制部材(3a)を絶縁材としているので、複数個の電極部材(3bおよび3c)がそれぞれ異なる電位をとることが可能となる。
さらに、本実施形態では、緩衝板(エミッタ側熱緩衝板3)において、電極部材(3bおよび3c)の主面が縦方向に対して膨張抑制部材(3a)の主面より突出しているので、例えば、IGBT素子1のエミッタ電極を緩衝板(エミッタ側熱緩衝板3)の第1の主面に接合する際に、接合が容易且つ正確となり、素子周辺部のガードリング部(絶縁膜形成部)の破壊を防止することが可能となる。すなわち、工程の簡略化と品質の向上が可能となる(請求項8,20の効果)。
なお、本実施形態の半導体装置および半導体装置の製造方法では、緩衝板(コレクタ側熱緩衝板2またはエミッタ側熱緩衝板3)の主面形状を四角形状としたが、この形状に限定される必要はなく、主面形状が円形状やその他の形状であっても上述した効果を十分に得ることが可能である。
また、緩衝板(エミッタ側熱緩衝板3)において、一方の主面に突出形状を持たせているが、これに限定される必要はなく、例えば、図2に示すように両面フラットであっても、上述した基本的な効果を十分に得ることが可能である。図2は、第1の実施形態の半導体装置における緩衝板(エミッタ側熱緩衝板3)の変形例を例示する斜視図であり、図中、11は半導体素子(IGBT素子)、31はエミッタ側熱緩衝板、31b,31cは電極部材、31aは膨張抑制部材である。ここで、電極部材31bは半導体素子11のエミッタ電極と、電極部材31cは半導体素子11のゲート電極とそれぞれ接合される構成である。
〔第2の実施形態〕
次に、本発明の第2の実施形態に係る半導体装置および半導体装置の製造方法について説明する。図3は第2の実施形態の半導体装置における緩衝板を示す斜視図である。図中、12は半導体素子(IGBT素子)、22はコレクタ側熱緩衝板、22b,22c,22d,22eは電極部材、22aは膨張抑制部材である。図示しないその他の部材(エミッタ側熱緩衝板3、コレクタ側DBC基板4、エミッタ側DBC基板5)については第1の実施形態(図1)に準じる。
図3において、コレクタ側熱緩衝板22に、電極部材を4個(22b,22c,22d,22e)有し、該4個の電極部材22b,22c,22d,22eが膨張抑制部材22aによってそれぞれ隔てられて形成されている。このように、本実施形態では、コレクタ側熱緩衝板22の電極部材が4箇所に分裂して存在しているため、膨張抑制部材22bによる熱膨張の抑制はより一層可能となり、電極部材(22b,22c,22d,22e)によってより一層の電気伝導と熱伝導が可能となる。
また、半導体素子12がトランジスタやICのように片方の面に複数の電極を持つ素子の場合、膨張抑制部材22aを絶縁材にすることで、一枚の熱緩衝板で複数の電極を取ることが可能となり、熱緩衝板の一枚化による工程の簡易化やコストダウンが可能となる(請求項5,14の効果)。なお、エミッタ側熱緩衝板3については、図3のコレクタ側熱緩衝板22の構成に応じた構成となる。
〔第3の実施形態〕
次に、本発明の第3の実施形態に係る半導体装置および半導体装置の製造方法について説明する。図4(a)は第3の実施形態の半導体装置における緩衝板を示す斜視図であり、図4(b)は半導体装置の回路図である。
図中、13b,13c,13d,13eは半導体素子(IGBT素子)、23はコレクタ側熱緩衝板、23b,23c,23d,23eは電極部材、23aは膨張抑制部材、43はコレクタ側電極板であり、13b,13c,13d,13eはIGBTである。なお、図4(a)において、図示しないその他の部材(エミッタ側熱緩衝板3、エミッタ側DBC基板5)については第1の実施形態(図1)に準じる。
図4(a)において、本実施形態の半導体装置は、4個のIGBT素子13b,13c,13d,13eを有しており、コレクタ側熱緩衝板23は、IGBT素子と同数の箇所に電極部材23b,23c,23d,23eを備え、該4個の電極部材23b,23c,23d,23eが膨張抑制部材23aによってそれぞれ隔てられて形成されている。
この構造により、図4(b)に示すように、4個のIGBT(13b,13c,13d,13e)のコレクタを1個の電極43に接続した多パラ一括実装が実現されている。ここで、膨張抑制部材23aの材料としては、電極部材23b,23c,23d,23eより低い熱膨張率を持つものであればよく、金属または絶縁材の何れであってもよい。また、他の部材の材料については第1の実施形態に準じる。
このように、本実施形態では、半導体装置は複数個のIGBT素子13b,13c,13d,13eを有し、コレクタ側熱緩衝板23には該IGBT素子13b,13c,13d,13eと同数の電極部材23b,23c,23d,23eが分裂して存在しており、IGBT素子を並列で使用する際に1枚のコレクタ側熱緩衝板23を併用することが可能であるため、多パラ一括実装と熱緩衝板の一枚化により半導体装置としての工程の簡素化並びに部品数の削減が可能である(請求項6,15の効果)。なお、本実施形態においても第1および第2の実施形態で述べた効果をも合わせ持つことはいうまでもない。
〔第3の実施形態の変形例〕
次に、本発明の第3の実施形態に係る半導体装置および半導体装置の製造方法の変形例について説明する。図5(a)は第3の実施形態の変形例の半導体装置における緩衝板を示す斜視図であり、図5(b)は半導体装置の回路図である。
図中、14b,14c,14dは半導体素子(IGBT素子)、24はコレクタ側熱緩衝板、24b,24c,24dは電極部材、24aは膨張抑制部材、44b,44c,44dはコレクタ側電極板であり、14b,14c,14dはIGBTである。なお、図5(a)において、図示しないその他の部材(エミッタ側熱緩衝板3、エミッタ側DBC基板5)については第1の実施形態(図1)に準じる。
図5(a)において、本変形例の半導体装置は、3個のIGBT素子14b,14c,14dを有しており、コレクタ側熱緩衝板24は、IGBT素子と同数の箇所に電極部材24b,24c,24dを備え、該3個の電極部材24b,24c,24dが膨張抑制部材24aによってそれぞれ隔てられて形成されている。
この構造により、図5(b)に示すように、3個のIGBT(T4b,T4c,T4d)のコレクタを独立した電極44b,44c,44dにそれぞれ接続した実装が実現されている。ここで、膨張抑制部材24aの材料としては、電極部材24b,24c,24dより低い熱膨張率を持ち且つ絶縁性を有する材料を用いる。また、他の部材の材料については第1の実施形態に準じる。
このように、本変形例では、半導体装置は複数個のIGBT素子14b,14c,14dを有し、コレクタ側熱緩衝板24には該IGBT素子14b,14c,14dと同数の電極部材24b,24c,24dが分裂して存在しており、1枚のコレクタ側熱緩衝板23を併用することが可能であるため、熱緩衝板の一枚化により半導体装置としての工程の簡素化並びに部品数の削減が可能である(請求項5,14の効果)。つまり、それぞれのIGBTを絶縁した電極に設置したい場合、例えばインバータを構成する上下アームや3相全ての共通した熱緩衝板として使用する場合には、本変形例を適用することが有効である。なお、本変形例においても第1および第2の実施形態で述べた効果をも合わせ持つことはいうまでもない。
〔第4の実施形態〕
次に、本発明の第4の実施形態に係る半導体装置および半導体装置の製造方法について説明する。図6は第4の実施形態の半導体装置における熱緩衝板付き絶縁基板を示す斜視図である。
図6において、100は熱緩衝板付き絶縁基板であり、102は第1および第2の実施形態で述べた緩衝板(コレクタ側熱緩衝板またはエミッタ側熱緩衝板)と同様の材料および構成をした熱緩衝板であり、107はセラミックス絶縁基板である。また、熱緩衝板102において、102aは膨張抑制部材であり、102b,102c,102d,102eは電極部材である。
このように、本実施形態では、熱緩衝板102の一方の主面が直接セラミックス絶縁基板(電極板)107に接合され、熱緩衝板102自体が回路としても機能する熱緩衝板付き絶縁基板100となっている。このため、熱緩衝板を単体で用いる場合に必要となる電極板や絶縁を別途用意する必要がなく、また、通常必要とされる回路付き絶縁基板に熱緩衝板を設置する手間が省け、半導体装置としての工程の簡素化並びに部品の削減が可能となる。さらにその結果として、熱緩衝板102において素子との接合部だけではなく、セラミックス基板107との接合部の応力緩和も可能であり、セラミックス基板としての信頼性も向上する(請求項7,16の効果)。また、絶縁基板のみならず、電極板としてのバスバーと連結する構造とすることも可能である。
〔第5の実施形態〕
次に、本発明の第5の実施形態に係る半導体装置の製造方法について説明する。図7は第5の実施形態の半導体装置における熱緩衝板の製造方法を示す説明図である。
図7(a)において、200は熱緩衝板の元材となりうる二種材料のクラッド棒であり、200bは比較的電気抵抗が低く熱伝導性の高い例えばCuからなる電極部材をなす導電性材料であり、また、200aは例えばCuより低くSiに近い熱膨張率を持つ例えばKV(コバール…FeNiCo)からなる膨張抑制部材をなす材料(第2の部材)である。
ここで、電極部材をなす材料200b(第1の導電性部材)としては、Cuの他に、MoやW、Al等、或いはその他の導電性のある材料の何れでも構わない。また、膨張抑制部材をなす材料200aとしては、電極部材をなす材料200bより低い熱膨張率を持つ材料であれば、インバーやその他の金属であっても、或いは樹脂等の絶縁材であってもよい。
このようなクラッド棒200を、図7(b)に示すように、指定の厚みにスライスしたものを熱緩衝板201として使用する。図7(b)において、201bは電極部材(第1の導電性部材)、201aは膨張抑制部材(第2の部材)である。
このように本実施形態の熱緩衝板201の製造方法では、柱状の電極部材をなす金属200bを配置し、該電極部材をなす材料200bの外周面に膨張抑制部材をなす材料200aを貼り付けて柱状の棒クラッド200を形成し、該棒クラッド200の電極部材をなす材料200bから当該棒クラッド200の外周方向に向かう面方向に当該棒クラッド200をスライスして熱緩衝板201を形成するため、製造が容易である(請求項17の効果)。
また、膨張抑制部材200aよりも融点の低い電極部材200b、または膨張抑制部材200aよりも融点の低いろう材を周囲に取り付けた電極部材200bを、膨張抑制部材200aの穴に埋め込み、電極部材200bまたはその周囲に付着したろう材のみを溶融させることにより、膨張抑制部材200aと、電極部材200bとを接合して、棒クラッド200を形成することにより、棒クラッド200を容易に形成することができる。
また、同様の手順により、図1に示した膨張抑制部材2a内に電極部材2bを埋め込み、これらを接合することも可能である。(請求項18の効果)
〔第6の実施形態〕
次に、本発明の第6の実施形態に係る半導体装置の製造方法について説明する。図8は第6の実施形態の半導体装置における熱緩衝板の製造方法を示す説明図である。
図8(a)において、300aは主面の縦方向に貫通した穴を持つ膨張抑制部材であり、300bは膨張抑制部材300aの穴より室温状態で面方向に多少大きめの形状をした電極部材である。
次に、図8(b)では、膨張抑制部材300aよりも低温状態にある電極部材300bを膨張抑制部材300aの穴に嵌め込んだ様子を示している。ここで、電極部材300bの温度を下げることで面方向に収縮させ、膨張抑制部材300aの温度を上げることで面方向に膨張させることで、電極部材300bは、膨張抑制部材300aの穴より寸法が収縮して、その穴に嵌め込むことが可能となる。
さらに、図8(c)では、膨張抑制部材300aの穴に嵌め込んだ電極部材300bと膨張抑制部材300aを同じ温度にすることにより、収縮した電極部材300bが膨張し、膨張した膨張抑制部材300aが収縮し、膨張抑制部材300aと電極部材300bとが接合された様子を示している。
例えば、電極部材300bが常温でセラミックスからなる膨張抑制部材300aの穴より若干大きなサイズとなるCuとした場合には、電極部材300bを冷却することで膨張抑制部材300aの穴の大きさより収縮した形状とし、膨張抑制部材300aの穴に嵌め込んだ後に常温に戻すことで、電極部材300bは膨張し、膨張抑制部材300aの穴に嵌まって接合されることとなる。301はこの製造方法によって形成された熱緩衝板である。なお、膨張抑制部材300aおよび電極部材300bの材料については、Cuやセラミックスに限らず、上述したあらゆる材料を使用することが可能である。
また、この方法を用いて、先に説明した柱状の棒クラッドを作成することも可能である。
このように本実施形態の熱緩衝板301の製造方法では、縦方向に貫通した穴を持つ膨張抑制部材300aを形成し、膨張抑制部材300aの穴より室温状態で面方向に多少大きめの形状をした電極部材300bを膨張抑制部材300aより低温状態にして膨張抑制部材300aの穴に埋め込み、電極部材300bと膨張抑制部材300aを同じ温度にすることで電極部材300bと膨張抑制部材300aを接合して熱緩衝板301を形成するため、製造が容易である(請求項19の効果)。
〔第6の実施形態の第1変形例〕
次に、第6の実施形態に係る半導体装置の製造方法の第1変形例について説明する。図9は第6の実施形態の半導体装置における熱緩衝板の製造方法の第1変形例を示す説明図である。
図9(a)において、310aは主面の縦方向に貫通した穴を持つ膨張抑制部材であり、310bは横方向の断面形状が膨張抑制部材310aの穴より室温状態で面方向に多少大きめの形状で、縦方向の高さが膨張抑制部材310aよりも高い形状の電極部材である。次に、図9(b)では、膨張抑制部材310aよりも低温状態にある電極部材310bを膨張抑制部材310aの穴に嵌め込んだ様子を示している。さらに、図9(c)では、膨張抑制部材310aの穴に嵌め込んだ電極部材310bと膨張抑制部材310aを同じ温度にすることにより、膨張抑制部材310aと電極部材310bとが接合された様子を示している。311はこの製造方法によって形成された熱緩衝板である。
このように本実施形態の熱緩衝板311の製造方法では、熱緩衝板311の電極部材311bの主面が縦方向に対して膨張抑制部材311aの主面より突出しているため、例えば、IGBT等のパワートランジスタのエミッタ電極を熱緩衝板311の第1の主面に接合する際に、素子周辺部のガードリング部(絶縁膜形成部)の破壊を防止することが可能となる。すなわち、第1の実施形態で述べた効果を達成しながら、工程の簡略化と品質の向上が可能となる(請求項20の効果)。
〔第6の実施形態の第2変形例〕
次に、第6の実施形態に係る半導体装置の製造方法の第2変形例について説明する。図10は第6の実施形態の半導体装置における熱緩衝板の製造方法の第2変形例を示す説明図である。
図10(a)において、320aは主面の縦方向に貫通した穴を持つ膨張抑制部材であり、320bは横方向の断面形状が膨張抑制部材320aの穴より室温状態で面方向に多少大きめの形状で、縦方向の高さが膨張抑制部材320aよりも低い形状の電極部材である。次に、図10(b)では、膨張抑制部材320aよりも低温状態にある電極部材320bを膨張抑制部材320aの穴に嵌め込んだ様子を示している。さらに、図10(c)では、膨張抑制部材320aの穴に嵌め込んだ電極部材320bと膨張抑制部材320aを同じ温度にすることにより、膨張抑制部材320aと電極部材320bとが接合された様子を示している。321はこの製造方法によって形成された熱緩衝板である。
このように本実施形態の熱緩衝板321の製造方法では、熱緩衝板321の電極部材321bの主面が縦方向に対して膨張抑制部材321aの主面より陥没しているため、例えば、IGBT等のパワートランジスタのエミッタ電極を熱緩衝板321の第1の主面に接合する際には、図10(d)および(e)に示すように、熱緩衝板321の膨張抑制部材321aが半導体素子325の位置決めガイドとなり、半導体素子325の位置ずれを防止する事が可能となる。
例えば、熱緩衝板321を第1の実施形態のコレクタ側熱緩衝板2に適用した場合には、電極部材2bの縦方向の厚みは膨張抑制部材2aに比べて小さく、コレクタ側熱緩衝板2のIGBT素子1との接合面側はその厚み分陥没している形状となるので、IGBT素子1とコレクタ側熱緩衝板2の位置決めを容易に行うことが可能となる(請求項8の効果)。なお、陥没形状やコレクタ側熱緩衝板2の全体形状(四角形)は限定される必要はなく、全体の形状が円形やその他の形状であっても同等の効果を十分に得ることが可能である。
以上のように、本変形例では、上述した効果を達成しながら、工程の簡略化と品質の向上が可能となる(請求項9,21の効果)。
なお、第6の実施形態の熱緩衝板の製造方法のさらなる変形として、緩衝板の一方の主面において、電極部材が膨張抑制部材からはみ出して面を形成するものがある。例えば、電極部材が膨張抑制部材からはみ出していない第1の主面側に低い熱膨張率である半導体素子を、電極部材が膨張抑制部材からはみ出して面を形成している第2の主面側に比較的高い熱膨張率である回路基板を、それぞれ接合することで、上述した各実施形態の効果を達成しながら、より一層の信頼性向上が可能となる(請求項10,22の効果)。
第1の実施形態の半導体装置を構成する部材を切り離して示す斜視図である。 第1の実施形態の半導体装置における緩衝板の変形例を例示する斜視図である。 第2の実施形態の半導体装置における緩衝板を示す斜視図である。 図4(a)は第3の実施形態の半導体装置における緩衝板を示す斜視図であり、図4(b)は半導体装置の回路図である。 図5(a)は第3の実施形態の変形例の半導体装置における緩衝板を示す斜視図であり、図5(b)は半導体装置の回路図である。 第4の実施形態の半導体装置における熱緩衝板付き絶縁基板を示す斜視図である。 第5の実施形態の半導体装置における熱緩衝板の製造方法を示す説明図である。 第6の実施形態の半導体装置における熱緩衝板の製造方法を示す説明図である。 第6の実施形態の半導体装置における熱緩衝板の製造方法の第1変形例を示す説明図である。 第6の実施形態の半導体装置における熱緩衝板の製造方法の第2変形例を示す説明図である。
符号の説明
1 IGBT素子(半導体素子)
2 コレクタ側熱緩衝板(緩衝板)
2a 膨張抑制部材(第2の部材)
2b 電極部材(第1の導電性部材)
3 エミッタ側熱緩衝板(緩衝板)
3a 膨張抑制部材(第2の部材)
3b 電極部材(第1の導電性部材)
4 コレクタ側DBC基板(電極板)
5 エミッタ側DBC基板(電極板)
6 位置決め用ガイド 11,12,325 IGBT素子(半導体素子)
13b〜13e,14b〜14d IGBT素子(半導体素子)
22,23,24 コレクタ側熱緩衝板(緩衝板)
22a,23a,24a 膨張抑制部材(第2の部材)
22b〜22e,23b〜23e 電極部材(第1の導電性部材)
24b〜24d 電極部材(第1の導電性部材)
31 エミッタ側熱緩衝板(緩衝板)
31a 膨張抑制部材(第2の部材)
31b,31c 電極部材(第1の導電性部材)
100 熱緩衝板付き絶縁基板
102 熱緩衝板
102a 膨張抑制部材(第2の部材)
102b〜102e 電極部材(第1の導電性部材)
107 セラミックス絶縁基板
200 クラッド棒
200b 電極部材をなす金属
200a 膨張抑制部材をなす金属
201,301,311,321 熱緩衝板
300a,310a,320a 膨張抑制部材
300b,310b,320b 電極部材
201a,301a,311a,321a 膨張抑制部材(第2の部材)
201b,301b,311b,321b 電極部材(第1の導電性部材)

Claims (22)

  1. 半導体素子の主電極を、緩衝板を介在して電極板と接続される構造を持つ半導体装置において、
    前記緩衝板は、導体である第1の導線性部材と、前記第1の導電性部材より低い熱膨張率を持つ材料で構成される第2の部材と、を有し、
    前記半導体素子の主電極の面方向を前記緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とし、前記第1の主面から前記第2の主面に向かう方向を縦方向とするとき、前記緩衝板は、前記第1の導電性部材と前記第2の部材との接合面を縦方向に持ち、且つ、面方向に対して該緩衝板に熱が加わる際、第1の導電性部材の面方向への膨張が第2の部材で抑制されるように第1の導電性部材と第2の部材が配置されていることを特徴とする半導体装置。
  2. 前記緩衝板は、前記第1の導電性部材の外周面のうち面方向以外の全ての外周面が、前記第2の部材との接合面として該第2の部材に覆われていることを特徴とする請求項1に記載の半導体装置。
  3. 前記緩衝板の第1の主面において、少なくとも前記第1の導電性部材、もしくは第2の部材のいずれか一つ以上は、前記半導体素子の主電極と直接接しているか、或いは、ろう材または導電性の材料を介して接していることを特徴とする請求項1または請求項2の何れかに記載の半導体装置。
  4. 前記緩衝板の第1の主面において、前記半導体素子の主電極は前記緩衝板の第1の導電性部材と接しており、第2の部材とは接していないことを特徴とする請求項1〜請求項3の何れか1項に記載の半導体装置。
  5. 前記緩衝板は、前記第1の導電性部材を複数個有し、該複数個の第1の導電性部材は、前記第2の部材によってそれぞれ隔てられていることを特徴とする請求項1〜請求項4の何れか1項に記載の半導体装置。
  6. 当該半導体装置は、前記半導体素子を複数個有し、
    前記緩衝板は、前記半導体素子の個数と同数またはそれ以上の箇所に前記第1の導電性部材を備えていることを特徴とする請求項5に記載の半導体装置。
  7. 前記緩衝板は、前記第2の主面または前記第2の主面の一部が絶縁材もしくは導電材からなる板に接合されており、当該緩衝板自体が回路として機能する電極板となっていることを特徴とする請求項1〜請求項6の何れか1項に記載の半導体装置。
  8. 前記緩衝板は、前記第1の導電性部材の主面が縦方向に対して前記第2の部材の主面より突出していることを特徴とする請求項1〜請求項7の何れか1項に記載の半導体装置。
  9. 前記緩衝板は、前記第1の導電性部材の主面が縦方向に対して前記第2の部材の主面より陥没していることを特徴とする請求項1〜請求項8の何れか1項に記載の半導体装置。
  10. 前記緩衝板は、一方の主面において、前記第1の導電性部材が前記第2の部材からはみ出して面を形成していることを特徴とする請求項1〜請求項9の何れか1項に記載の半導体装置。
  11. 半導体素子の主電極を、緩衝板を介在して電極板と接続される構造を持つ半導体装置の製造方法において、
    前記半導体素子の主電極の面方向を前記緩衝板の面方向とし、該緩衝板の一方の面を第1の主面、他方の面を第2の主面とし、前記第1の主面から前記第2の主面に向かう方向を縦方向とするとき、前記緩衝板は、前記第1の導電性部材と前記第2の部材との接合面を縦方向に持ち、且つ、面方向に対して該緩衝板に熱が加わる際、第1の導電性部材の面方向への膨張が第2の部材で抑制されるように第1の導電性部材と第2の部材が配置されていることを特徴とする半導体装置の製造方法。
  12. 前記緩衝板は、前記第1の導電性部材の外周面のうち面方向以外の全ての外周面が、前記第2の部材との接合面として該第2の部材に覆われて形成されることを特徴とする請求項11に記載の半導体装置の製造方法。
  13. 前記緩衝板は、前記第1の主面において、少なくとも前記第1の導電性部材、もしくは第2の部材のいずれか一つ以上が、前記半導体素子の主電極と直接接するように、或いは、ろう材または導電性の材料を介して接するように形成されることを特徴とする請求項11または請求項12の何れか1項に記載の半導体装置の製造方法。
  14. 前記緩衝板は、前記第1の導電性部材を複数個有し、該複数個の第1の導電性部材が前記第2の部材によってそれぞれ隔てられて形成されることを特徴とする請求項11〜請求項13の何れか1項に記載の半導体装置の製造方法。
  15. 当該半導体装置は、前記半導体素子を複数個有し、
    前記緩衝板は、前記半導体素子の個数と同数またはそれ以上の箇所に前記第1の導電性部材を備えて形成されることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 前記緩衝板は、前記第2の主面または前記第2の主面の一部が絶縁材もしくは導電材からなる板に接合して形成され、当該緩衝板自体が回路として機能する電極板となっていることを特徴とする請求項11〜請求項15の何れか1項に記載の半導体装置の製造方法。
  17. 柱状の前記第1の導電性部材を配置し、該第1の導電性部材の外周面に前記第2の部材を貼り付けて柱状の棒クラッドを形成する工程と、
    前記棒クラッドの前記第1の導電性部材から当該棒クラッドの外周方向に向かう面方向に当該棒クラッドをスライスして前記緩衝板を形成する工程と、
    を有することを特徴とする請求項11〜請求項16の何れか1項に記載の半導体装置の製造方法。
  18. 1つ以上の箇所に縦方向に貫通した穴を持つ前記第2の部材を形成する工程と、
    前記第2の部材の穴より面方向に多少大きめの形状をした第1の導電性部材を形成する工程と、
    前記第2の部材より融点の低い前記第1の導電性部材、または前記第2の部材より融点の低いろう材を周囲に付けた前記第1の導電性部材を穴に埋め込み、第1の導電性部材またはその周囲に付いたろう材のみを溶融させることで、第1の導電性部材と第2の部材を接合して前記棒クラッドまたは前記緩衝板を形成する工程と、
    を有することを特徴とする請求項11〜請求項17の何れか1項に記載の半導体装置の製造方法。
  19. 1つ以上の箇所に縦方向に貫通した穴を持つ前記第2の部材を形成する工程と、
    前記第2の部材の穴より面方向に多少大きめの形状をした第1の導電性部材を形成する工程と、
    前記第2の部材より前記第1の導電性部材を低い温度にすることで、第2の部材の膨張、もしくは第1の導電性部材の収縮、いずれか一つ以上を利用して、前記第2の部材のそれぞれの穴に埋め込み、該第1の導電性部材と前記第2の部材を同じ温度にすることで第1の導電性部材と第2の部材を接合して前記棒クラッドまたは前記緩衝板を形成する工程と、
    を有することを特徴とする請求項11〜請求項17の何れか1項に記載の半導体装置の製造方法。
  20. 前記緩衝板は、前記第1の導電性部材の主面が縦方向に対して前記第2の部材の主面より突出していることを特徴とする請求項11〜請求項19の何れか1項に記載の半導体装置の製造方法。
  21. 前記緩衝板は、前記第1の導電性部材の主面が縦方向に対して前記第2の部材の主面より陥没していることを特徴とする請求項11〜請求項19の何れか1項に記載の半導体装置の製造方法。
  22. 前記緩衝板は、一方の主面において、前記第1の導電性部材が前記第2の部材からはみ出して面を形成していることを特徴とする請求項11〜請求項19または請求項18の何れか1項に記載の半導体装置の製造方法。
JP2003301460A 2003-08-26 2003-08-26 半導体装置および半導体装置の製造方法 Expired - Fee Related JP3994945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003301460A JP3994945B2 (ja) 2003-08-26 2003-08-26 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003301460A JP3994945B2 (ja) 2003-08-26 2003-08-26 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005072351A true JP2005072351A (ja) 2005-03-17
JP3994945B2 JP3994945B2 (ja) 2007-10-24

Family

ID=34406081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301460A Expired - Fee Related JP3994945B2 (ja) 2003-08-26 2003-08-26 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3994945B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294627A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd 半導体装置
JP2008010617A (ja) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd パワー半導体モジュール
JP2011138851A (ja) * 2009-12-28 2011-07-14 Hitachi Ltd 半導体装置
EP2447988A1 (en) * 2010-11-02 2012-05-02 Converteam Technology Ltd Power electronic device with edge passivation
JP2013149762A (ja) * 2012-01-19 2013-08-01 Meidensha Corp 半導体モジュール
JP2013251472A (ja) * 2012-06-04 2013-12-12 Toyota Central R&D Labs Inc 伝熱部材とその伝熱部材を備えるモジュール
JP2016103527A (ja) * 2014-11-27 2016-06-02 トヨタ自動車株式会社 半導体装置の製造方法
DE112019007008T5 (de) 2019-03-12 2021-11-18 Mitsubishi Electric Corporation Druckkontakt-halbleitereinheit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294627A (ja) * 2006-04-25 2007-11-08 Hitachi Ltd 半導体装置
JP4720600B2 (ja) * 2006-04-25 2011-07-13 株式会社日立製作所 半導体装置
JP2008010617A (ja) * 2006-06-29 2008-01-17 Matsushita Electric Ind Co Ltd パワー半導体モジュール
JP2011138851A (ja) * 2009-12-28 2011-07-14 Hitachi Ltd 半導体装置
EP2447988A1 (en) * 2010-11-02 2012-05-02 Converteam Technology Ltd Power electronic device with edge passivation
US9349790B2 (en) 2010-11-02 2016-05-24 Ge Energy Power Conversion Technology Ltd. Power electronic devices
JP2013149762A (ja) * 2012-01-19 2013-08-01 Meidensha Corp 半導体モジュール
JP2013251472A (ja) * 2012-06-04 2013-12-12 Toyota Central R&D Labs Inc 伝熱部材とその伝熱部材を備えるモジュール
US8933484B2 (en) 2012-06-04 2015-01-13 Toyota Jidosha Kabushiki Kaisha Heat transfer member and module with the same
JP2016103527A (ja) * 2014-11-27 2016-06-02 トヨタ自動車株式会社 半導体装置の製造方法
DE112019007008T5 (de) 2019-03-12 2021-11-18 Mitsubishi Electric Corporation Druckkontakt-halbleitereinheit
US11742313B2 (en) 2019-03-12 2023-08-29 Mitsubishi Electric Corporation Pressure-contact semiconductor device

Also Published As

Publication number Publication date
JP3994945B2 (ja) 2007-10-24

Similar Documents

Publication Publication Date Title
JP4635564B2 (ja) 半導体装置
JP3357220B2 (ja) 半導体装置
US6867484B2 (en) Semiconductor device
JP5213884B2 (ja) 半導体装置モジュール
KR100536115B1 (ko) 전력 반도체장치
CN108735692B (zh) 半导体装置
JP2011114176A (ja) パワー半導体装置
JPWO2018194153A1 (ja) 電力用半導体モジュールおよび電力用半導体モジュールの製造方法
JP2007012831A (ja) パワー半導体装置
JP2006253516A (ja) パワー半導体装置
JPH08507656A (ja) 半導体パッケージにおいて熱循環を低減する素子および方法
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000124398A (ja) パワー半導体モジュール
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP3994945B2 (ja) 半導体装置および半導体装置の製造方法
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP4715283B2 (ja) 電力変換装置及びその製造方法
CN111354710A (zh) 半导体装置及其制造方法
JP2005150596A (ja) 半導体装置及びその製造方法
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP3651333B2 (ja) 半導体素子の実装構造
JP4992302B2 (ja) パワー半導体モジュール
WO2021153447A1 (ja) 半導体装置
JP4471871B2 (ja) パワー半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070723

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3994945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees