JP2008010617A - パワー半導体モジュール - Google Patents

Abstract

【課題】パワー半導体素子への投入電流量が５０Ａ／ｃｍ^２以上と比較的大きな場合において、半導体素子にて生じる発熱により接合材等の弱耐熱性部材へ熱的ダメージが生じることが、抑制されたパワー半導体モジュールを提供する。
【解決手段】一方の面にパワー半導体単位素子が第１の接合材により搭載された基板を基板支持部材に第２の接合材により接合したパワーモジュールにおいて、単位素子の単位面積あたりに投入される最大電流量ａと、単位素子の抵抗値Ｒｏｎ、単位素子と絶縁基板との面積比率ｒ、第１の接合材の許容上昇温度ΔＴに対して、単位素子の１個あたりの面積ｓが、ΔＴ≧Ｒｏｎ・ａ^２・（９．９ｓ＋６４．２ｒ＋８．８）×１０^−２かつ０．２５≧ｓ≧０．１で決定される値以内となり、投入される電流量Ａに対して単位素子の並列個数がＮ＝Ａ／ｓとなるようにパワー半導体モジュールを構成する。
【選択図】図１

Description

本発明は、一方の面にパワー半導体素子が第１の接合材を介して接合された基板を、第２の接合材を介して基板支持部材に接合したパワー半導体モジュールに関する。

モータなどの駆動装置の制御を行う電源モジュール回路には、パワー半導体モジュールが用いられている（例えば、特許文献１参照）。このような従来のパワー半導体モジュールの構造の一例を示す模式説明図を図２０に示す。

図２０に示すように、パワー半導体モジュール１０１は、略平板状の絶縁基板１１１と、この絶縁基板１１１の一方の面（図示上面）に第１の接合材１１２を介して搭載（あるいは接合）された１個のパワー半導体素子１１３と、絶縁基板１１１の他方の面（図示下面）が、第２の接合材１１４を介して接合された略平板状のベース板１１５とを備えて構成されている。なお、図２０においては図示しないが、パワー半導体素子１１３には、複数の配線がワイヤボンディング等により接続されて上記回路が形成されている。なお、第１の接合材１１２としては、例えば、鉛フリーはんだが用いられる。

一般に、このようなパワー半導体モジュール１０１においては、投入される電流量に応じてパワー半導体素子１１３自体が発熱することになるが、パワー半導体素子１１３自体及び第１の接合材１１２がその他の部材と比べてその耐熱性が低い弱耐熱性部材であることにより、上記発熱により生じた熱がこれらの弱耐熱性部材に対して熱的なダメージを与えることがないようにする必要がある。そのため、従来のパワー半導体モジュール１０１においては、ベース板１１５の裏面にヒートシンク（図示せず）を設ける、あるいはベース板１１５自体をヒートシンクとして機能させること等により放熱を促進させて、パワー半導体素子１１３及び第１の接合材１１２に熱的ダメージが生じることの抑制を図っている。

このようなパワー半導体モジュールの分野においては、より高出力に対応することができるモジュールが強く望まれており、このようなモジュールとして、パワー半導体素子１１３にＳｉ（シリコン）バイポーラデバイス（Ｓｉ−ＩＧＢＴ素子）を適用したパワー半導体モジュール１０１が用いられている。このようなＳｉ−ＩＧＢＴ素子では、複数素子の並列接続構造を採用すると一部の素子に電流が偏り不均一動作となる場合があるため、電流容量を確保して高出力に対応可能とするために、歩留まり確保を考慮した範囲内で素子サイズが大型化されたモジュールが用いられる傾向にある。

特開２００３−３７２４１号公報

近年、このようなパワー半導体モジュールにおいて用いられている従来のＳｉ素子に代わって、ＳｉＣ（シリコンカーバイト）を用いたパワー半導体素子（ＳｉＣ素子）が注目を浴びつつある。このＳｉＣ素子は、従来のＳｉ素子に比べて耐熱性に優れており、さらに単位面積あたりに投入できる電流量も大きく、パワー半導体モジュールの小型化、高出力化を担う重要なデバイスとして期待されている。

具体的には、Ｓｉ素子では、その絶縁破壊電界が０．３ＭＶ／ｃｍであり、例えば１０００Ｖ程度の耐圧を確保するためには、ドリフト層のドーピング濃度と厚みによる電気抵抗値Ｒｏｎは、面積で規格化しておよそ数百ｍΩ・ｃｍ^２となる。一方ＳｉＣ素子では、絶縁破壊電界がＳｉ素子と比べ１桁高い３ＭＶ／ｃｍあるため、同様に１０００Ｖの耐圧を確保するためには、電気抵抗値ＲｏｎはＳｉ素子に比べ２桁以上小さな値となる。従って、素子において同じ発熱量を許容すると仮定した場合に、パワー半導体素子に供給できる電流量は、電気抵抗値がより小さなＳｉＣ素子の方が大きくなる、すなわち、Ｓｉ素子と比べ１桁以上大きな電流密度が許容されることとなる。また、このようなＳｉＣ素子は、バンドギャップが広いため、比較的高温下でもその半導体特性を維持することができるような高い耐熱性を有し、発熱量の許容量もＳｉ素子と比べ格段に大きい。従って更なる電流密度の高度化を図ることが可能である。例えば、Ｓｉ素子ではその耐熱性により１５０℃程度以下に素子の温度上昇を抑える必要があるのに対して、ＳｉＣ素子では、４００℃程度あるいはそれ以上でも半導体素子として動作させることが可能である。また、Ｓｉ素子では、その単位面積あたりの投入電流量を５０Ａ／ｃｍ^２未満に抑えて、単位面積あたりの発熱量を４０〜８０Ｗ／ｃｍ^２の間で使用されているのに対して、ＳｉＣ素子では、単位面積あたりの投入電流量を５０Ａ／ｃｍ^２以上として、単位面積あたりの発熱量が８０Ｗ／ｃｍ^２以上となる領域での使用が期待されている。

しかしながら、このような電流密度の高度化が可能になり、かつ、パワー半導体素子自体が高い耐熱性を有するようになっても、このＳｉＣ素子を絶縁基板に接合する第１の接合材としては、鉛フリーはんだ材料等に代表されるような弱耐熱性部材が用いられることには変わりが無く、これらの弱耐熱性部材に対して熱的ダメージが生じることを抑制する必要がある。例えば、鉛フリーはんだ材料は、１２５℃程度以下にその温度上昇を抑える必要があり、高出力化されたモジュールにおいて、ヒートシンクなどの放熱性を工夫するだけでは、弱耐熱性部材の温度上昇を十分に抑制することができない場合がある。このような状況では、ＳｉＣ素子の高耐熱性の特性を有効に活用することで、高出力化されたパワー半導体デバイスを開発することが、阻害されるという問題がある。

従って、本発明の目的は、上記問題を解決することにあって、パワー半導体素子の単位面積あたりの投入電流量が５０Ａ／ｃｍ^２以上と比較的大きな場合において、上記半導体素子にて生じる発熱により接合材等の弱耐熱性部材へ熱的ダメージが生じることが、抑制されたパワー半導体モジュールを提供することにある。

上記目的を達成するために、本発明は以下のように構成する。

本発明の第１態様によれば、基板と、
上記基板の一方の面上に第１の接合材を介して接合された同じ形状を有する複数のパワー半導体単位素子が電気的に並列に接続されて構成されるパワー半導体素子群と、
上記基板の他方の面に第２の接合材を介して接合されて、上記基板を支持する基板支持部材と、
少なくとも上記パワー半導体単位素子よりも低い耐熱性を有し、電流投入により上記半導体単位素子にて発生した熱量が伝達される弱耐熱性部材とを備え、
上記半導体単位素子の単位面積あたりに投入される最大電流量ａ（Ａ／ｃｍ^２）、上記半導体単位素子の単位面積あたりの抵抗値Ｒｏｎ（Ω・ｃｍ^２）、上記基板に対する上記半導体単位素子の面積比率ｒ、上記弱耐熱性部材の許容上昇温度ΔＴ（℃）、上記半導体単位素子の歩留まり確保のための最大許容面積ｓ_ｍａｘ（ｃｍ^２）、及び上記半導体単位素子に対するワイヤボンディング実施のための最小許容面積ｓ_ｍｉｎ（ｃｍ^２）に対して、上記半導体単位素子１個あたりの面積ｓ（ｃｍ^２）が数１及び数２を満たす範囲となるように、上記それぞれの半導体単位素子が形成され、
上記パワー半導体素子群に投入される総電流量Ａ（Ａ）に対して、上記それぞれの半導体単位素子の並列個数Ｎが、数３を満たすように上記パワー半導体素子群が構成されることを特徴とするパワー半導体モジュールを提供する。
ΔＴ≧Ｒｏｎ・ａ^２・（９．９ｓ＋６４．２ｒ＋８．８）×１０^−２ ・・・（数１）
ｓ_ｍａｘ≧ｓ≧ｓ_ｍｉｎ ・・・（数２）
Ｎ＝Ａ／ｓ ・・・（数３）

本発明の第２態様によれば、上記各々のパワー半導体単位素子の単位面積あたりに投入される最大電流量が５０Ａ／ｃｍ^２以上である第１態様に記載のパワー半導体モジュールを提供する。

本発明の第３態様によれば、上記それぞれのパワー半導体単位素子は、ＳｉＣにより形成されたＳｉＣ半導体素子である第１態様又は第２態様に記載のパワー半導体モジュールを提供する。

本発明の第４態様によれば、上記弱耐熱性部材は、上記第１の接合材である第１から第３態様のいずれか１つに記載のパワー半導体モジュールを提供する。

本発明の第５態様によれば、上記第１の接合材は、鉛フリーはんだ材料により形成される第４態様に記載のパワー半導体モジュールを提供する。

本発明の第６態様によれば、上記それぞれのパワー半導体単位素子の並列個数が整数の２乗を示す値であり、上記それぞれの半導体単位素子が、上記基板の上記一方の面上にマトリックス状に並列配置されて、上記パワー半導体素子群が構成されている第１から第５態様のいずれか１つに記載のパワー半導体モジュールを提供する。

本発明の第７態様によれば、上記各々のパワー半導体単位素子が互いに隣り合わないように、上記それぞれのパワー半導体単位素子モジュールが上記基板の上記一方の面上に千鳥格子状に配置されて、上記パワー半導体素子群が構成されている第１から第５態様のいずれか１つに記載のパワー半導体モジュールを提供する。

本発明によれば、パワー半導体素子をその発熱量に応じて複数のパワー半導体単位素子へと分割された並列接続構成を採用することができるため、投入電流量が比較的大きく、それぞれの単位素子からの発熱量の総和が大きいような場合であっても、その発熱量を個々の単位素子へと効果的に分散させてそのピーク値を低減させることができ、モジュール内に存在する弱耐熱性部材へ熱的ダメージが与えられることを確実に防止することが可能となる。

以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。

本発明の一の実施形態にかかるパワー半導体モジュールの一例であるパワー半導体モジュール１の外観構造を示す模式斜視図を図１に示す。図１に示すように、パワー半導体モジュール１は、略平板状の基板（回路基板）の一例である絶縁基材１１と、この絶縁基板１１の一方の面（図示上面）に第１の接合材１２を介して接合（搭載）された複数のパワー半導体単位素子１３とを備えている。さらに、絶縁基板１１の他方の面（図示下面）は第２の接合材１４を介して基板支持部材の一例である略平板状のベース板１５に接合されることで、パワー半導体モジュール１が構成されている。

絶縁基板１１としては、例えば、窒化アルミなどの高い絶縁率と熱伝導性を有するセラミック材料などが用いられる。第１の接合材１２及び第２の接合材１４としては、はんだ材料、例えば鉛フリーはんだ材料が用いられる。また、ベース板１５としては、本実施形態においては、例えば銅を含む合金にて構成される金属板が用いられる。

また、図１に示すように、各々のパワー半導体単位素子１３は、ＳｉＣ（シリコンカーバイト）にて形成された素子であり、例えば、ＳｉＣ−ＭＯＳＦＥＴ等のユニポーラデバイス（ＳｉＣ素子）として、それぞれ同一形状を有するように形成されている。さらに、それぞれのパワー半導体素子１３は互いに電気的に並列に接続されており、これによりパワー半導体素子群１６が構成されている。

また、本実施形態のパワー半導体モジュール１に用いられているＳｉＣ−ＭＯＳＦＥＴ素子（すなわち、パワー半導体単位素子）１３は、従来のＳｉ素子、例えばＳｉ−ＩＧＢＴ素子とは異なり、それぞれの単位素子１３を電気的並列に接続しても、不均一動作が起こり難いという特性を有しており、パワー半導体モジュール１において、大きな１個の半導体素子を用いることや、複数の小さなパワー半導体素子（単位素子）を並列接続して用いることができるという自由度の高い設計が実現可能である。

一方、このような構成を有するパワー半導体モジュール１は、適用される製品等の使用環境において、パワー半導体素子１３の耐熱性、接合材であるはんだ材料の熱による劣化や損傷（熱的ダメージ）特性、そしてモジュール全体の熱変形の結果生じるそれぞれの接合部分の接合信頼性などの観点から、投入される電流量に対して、常温からのその温度上昇値がある一定の温度を超えないような制限が設けることで、モジュール内に存在する弱耐熱性部材に熱的ダメージが生じることを抑制する必要がある。

本実施形態のパワー半導体モジュール１は、このような弱耐熱性部材への熱的ダメージが生じることを抑制するための手段として、モジュールに要求される大きさのパワー半導体素子を複数個のパワー半導体単位素子１３に分割して、個々の単位素子１３を電気的に並列に接続するような構造を採用することで、パワー半導体素子にて発生する熱量を、個々のパワー半導体単位素子１３に分散させて、第１の接合材１２に代表されるような弱耐熱性部材の温度上昇を抑制可能とするものである。

ここで、本実施形態のパワー半導体モジュール１の構造的な条件を示すパラメータ関係式を示す。パワー半導体単位素子１３の単位面積あたりに投入される最大電流量ａ（Ａ／ｃｍ^２）、パワー半導体単位素子１３の単位面積あたりの抵抗値Ｒｏｎ（Ω・ｃｍ^２）、パワー半導体単位素子１３と絶縁基板１１との面積比率ｒ、弱耐熱性部材（例えば第１の接合材１２）の許容上昇温度ΔＴ（℃）、パワー半導体単位素子１３の１個あたりの面積ｓ（ｃｍ^２）が数１を満たす範囲となるようにパワー半導体モジュール１が構成されている。なお、本実施形態において、単位素子の面積（あるいは単位面積）という場合には、半導体素子が配置された状態での平面視の面積のことである。
ΔＴ≧Ｒｏｎ・ａ^２・（９．９ｓ＋６４．２ｒ＋８．８）×１０^−２ ・・・（数１）

ただし、パワー半導体モジュール１において、各々のパワー半導体単位素子１３には複数のワイヤ、例えばアルミニウムワイヤがボンディングにより接続される。このようなワイヤの線径やワイヤボンディングの精度等から少なくとも確保すべき単位素子１３の面積の下限値、すなわちワイヤボンディング実施のための最小許容面積ｓ_ｍｉｎ（ｃｍ^２）が決定される。また、それぞれのパワー半導体単位素子１３を製造する過程では、１枚の半導体ウェハあたりに発生するボイド等の混入割合から、十分な歩留まりを確保するために、単位素子１３の１個あたりの面積の最大許容面積ｓ_ｍａｘ（ｃｍ^２）が決定される。すなわち、パワー半導体単位素子１３の１個あたりの面積ｓは、上述の数１を満たすとともに、数２をも満たす必要がある。なお、このような単位素子の面積の最小許容面積ｓ_ｍｉｎ及び最大許容面積ｓ_ｍａｘは、半導体素子の製造技術やワイヤボンディング等の実装技術の進歩とともに変化していく値である。ＳｉＣ素子では、例えば、最小許容面積ｓ_ｍｉｎ＝０．１ｃｍ^２、最大許容面積ｓ_ｍａｘ＝０．２５ｃｍ^２であるが、技術の進歩とともに、最小許容面積ｓ_ｍｉｎはさらに小さな値となり、最大許容面積ｓ_ｍａｘは、さらに大きな値となることが考えられる。
ｓ_ｍａｘ≧ｓ≧ｓ_ｍｉｎ ・・・（数２）

このように数１及び数２を満たすような面積ｓを有するパワー半導体単位素子１３を用いて、パワー半導体素子群１６に投入される総電流量Ａ（Ａ）に対するそれぞれの半導体単位素子１３の並列個数Ｎが、数３を満たすように決定することができ、これにより、パワー半導体素子群１６が構成されたパワー半導体モジュール１を提供することができる。
Ｎ＝Ａ／ｓ ・・・（数３）

このようなパワー半導体モジュール１においては、パワー半導体素子１３としてＳｉＣ素子を採用しながら、その弱耐熱性部材、例えば第１の接合材１２における温度上昇をΔＴ（℃）以下に抑えることができ、弱耐熱性部材に対する熱的ダメージが抑制されたパワー半導体モジュール１を構成することができる。

また、このようなそれぞれの数式、すなわちパラメータ関係式は、図２に示すグラフ上に表すことができる。図２において、横軸は、パワー半導体単位素子１３の単位面積あたりの投入電流量ａ、すなわち電流密度を示しており、縦軸は、パワー半導体単位素子１３の１個あたりの面積ｓを示している。このようなグラフにおいて、第１の接合材１２の許容上昇温度ΔＴを数１に従って等温線としてプロットしている。また、数２にて示される条件についても、図２のグラフにプロットしている。

ここで具体的な数値例を挙げて、数１〜数３及び図２のグラフより決定される構造を有するパワー半導体モジュール１について説明する。例えば、上記製品に投入される所定の電流量、すなわち製品に対して過大な負荷を与える際に必要な最大の電流量が１７４Ａであるとする。また、パワー半導体モジュール１内部の伝熱による温度上昇の結果、第１の接合材１２の接続部分に熱的ダメージが与えられても、また全体の熱的な変形によって同じく第１の接合材１２の接続部分に機械的なダメージが与えられても、接続寿命を十分に満足するために必要な制限として、許容上昇温度ΔＴを２０℃とする。そうすると、本説明の例では、パワー半導体モジュール１、すなわちパワー半導体素子群１６に投入される電流量１７４Ａに対して、第１の接合材１２、すなわちはんだ接合部分の温度上昇が２０℃を超えないような構造を設計する必要がある。

また、パワー半導体単位素子１３としてはＳｉＣ素子が用いられるため、半導体単位素子そのものの抵抗特性であるＲｏｎは、例えば０．０１Ω・ｃｍ^２となる。また、パワー半導体モジュール１に要求されるサイズの制約を考慮して（すなわち、あまり大きすぎるモジュールは現実的に使用制約が多くなってしまう）、それぞれのパワー半導体単位素子１３の合計面積に対して、１０倍の大きさの面積を有する絶縁基板１１を用いるものとし、面積比率ｒを０．１とする。

ここまでの諸条件と、図２のグラフとの対応を見てみると、図示斜線にて示された範囲が、パワー半導体モジュール１の設計可能範囲Ｄとなる。すなわち、数１により決定される許容上昇温度ΔＴ＝２０℃の等温線を下回る範囲であって、かつ、数２に示される単位素子１３の製造あるいは実装上の条件を満たすような範囲が、設計可能範囲Ｄとなる。なお、設計可能範囲Ｄにおいて、電流密度の下限が５０Ａ／ｃｍ^２となっているのは、単位素子としてＳｉＣ素子を用いることの利点を活用するためである。なお、従来のＳｉ素子における電流密度は、５０Ａ／ｃｍ^２未満となる。

このような数１及び数２により決定される設計可能範囲Ｄを満足するために、例えば、パワー半導体単位素子１３の１個あたりに投入される電流量ａを１１０Ａ／ｃｍ^２、パワー半導体単位素子１３の１個あたりの面積ｓを０．１ｃｍ^２とすると、パワー半導体モジュール１に投入される電流量が１７４Ａであるため、パワー半導体単位素子１３の総面積は１７４÷１１０≒１．６ｃｍ^２、また単位素子１３の１個あたりの面積ｓが０．１ｃｍ^２であるため、その並列配置個数ＮはＮ＝１．６÷０．１＝１６個として決定することができる。このように決定されたそれぞれのパワー半導体単位素子１３を第１の接合材１２を介して、例えばマトリックス状（あるいは格子状または行列状）に４行×４列に絶縁基板１１上に配置させることで、第１の接合材１２の温度上昇を２０℃以下に低減させることができ、これにより、接合材１２に対する熱的影響の発生が抑制されたパワー半導体モジュール１を構成することができる。

（単位素子への分割による温度上昇を抑制する原理について）
次に、このようにパワー半導体素子を複数個の単位素子１３へと分割することで、温度上昇を抑制する原理について以下に説明する。このような説明にあたって、本実施形態の比較例として、パワー半導体素子を１個の素子として形成した場合のパワー半導体モジュールの模式説明図を図３（Ａ）に示し、このモジュールの絶縁基板表面（あるいは第１の接合材）における温度上昇値の分布を示すグラフを図３（Ｂ）に示す。この比較例に対して、本実施形態のように複数個のパワー半導体単位素子を用いてパワー半導体モジュールを形成した場合の模式説明図を図４（Ａ）に示し、このモジュールの絶縁基板表面（あるいは第１の接合材）における温度上昇値の分布を示すグラフを図４（Ｂ）に示す。なお、図３（Ａ）及び図４（Ａ）に示すモジュールの模式説明図と、図３（Ｂ）及び図４（Ｂ）の温度分布グラフにおいて横軸に示す絶縁基板表面の位置とは、それぞれ対応するように表している。なお、比較例のモジュール２０１におけるパワー半導体素子２１３と本実施形態のモジュール１におけるパワー半導体単位素子１３は、共にＳｉＣ素子として形成されているとともに、それぞれの素子の合計面積は同じとされている。また、絶縁基板１１と第１の接合材１２も同じ材料にて形成されている。また、本実施形態のモジュール１におけるそれぞれの単位素子１３への分割個数は、以下の説明の理解を容易なものとするために、例えば３個に設定して説明を行うものとする。

図３及び図４において、モジュール２０１及び１への投入電流量Ｉ（Ａ）を同じとすると、図３の比較例のモジュール２０１におけるパワー半導体素子２１３の発熱量Ｗ_２１３は、数４にて表すことができる。
Ｗ_２１３＝Ｒ×Ｉ^２＝（Ｒｏｎ／Ｓ１）×Ｉ^２＝（Ｒｏｎ・Ｉ^２）／Ｓ１
・・・（数４）
一方、本実施形態のモジュール１における１個のパワー半導体単位素子１３の発熱量Ｗ_１３は、数５にて表すことができる。
Ｗ_１３＝Ｒ×（Ｉ／Ｎ）^２＝｛Ｒｏｎ／（Ｓ１／Ｎ）｝×（Ｉ／Ｎ）^２
＝（Ｒｏｎ・Ｉ^２）／（Ｓ１・Ｎ） ・・・（数５）
なお、Ｒは１個の素子における抵抗値であり、Ｓ１は素子の合計面積であり、Ｎは単位素子１３への分割個数であって、本説明においてはＮ＝３個となる。

数４及び数５にて表される発熱量Ｗ_２１３及びＷ_１３から明らかなように、１個の素子、すなわち単素子の発熱量は、単位素子１３の分割個数（あるいは並列個数）に反比例して小さくなることが判る。

また、図３（Ａ）及び（Ｂ）に示すように、比較例のモジュール２０１においては、絶縁基板１１のそれぞれの端部より半導体素子２１３に近づくにしたがって徐々に温度上昇ΔＴが高くなり、半導体素子２１３の略中央の位置Ｐ１０にて温度上昇ΔＴの極大値ΔＴ_１０が生じている。一方、図４（Ａ）及び（Ｂ）を参照すると、本実施形態のモジュール１においては、絶縁基板１１のそれぞれの端部より、両端に位置されている単位素子１３に近づくにしたがって徐々に温度上昇ΔＴが高くなり、両端のそれぞれの単位素子１３の中央の位置Ｐ１及びＰ３にて温度上昇ΔＴのピークΔＴ_１、ΔＴ_３が生じるが、さらに中央の単位素子１３に近づくにしたがって緩やかに温度上昇ΔＴが下降され、再び中央の単位素子１３における中央の位置Ｐ２にて温度上昇ΔＴの極大値ΔＴ_２が生じている。ただし、モジュール１における極大値ΔＴ_２、及びピークΔＴ_１、ΔＴ_２は、比較例のモジュール２０１における極大値ΔＴ_１０と比べて十分に低い値となっている。

その理由は、次のように考えることができる。単素子においては、素子の端部や中央付近に拘わらず略均一な発熱が生じても、素子内部において直接的な熱移動が生じるため、素子の中央において温度上昇ΔＴの極大点が生じることになる。一方、素子を複数の単位素子に分割することによって、単位素子間の直接的な熱移動を実質的に分断することが可能となり、単位素子ごとに温度上昇ΔＴの極大点が生じることになるものの、その絶対値は、分割個数に反比例して小さくすることができる。ただし、素子内の直接的な熱移動と比して十分に小さいものであるが、上記分断によっても絶縁基板等を通じての間接的な熱移動は残ったままであるので、中央に配置されている単位素子１３の極大値は、端部側に配置されている単位素子１３の極大値よりも多少ではあるが高くなる。従って、このように、複数の単位素子１３への並列配置構造を採用することで、その分割個数Ｎに応じて温度上昇ΔＴを抑制することが可能となる。

ここで、このような半導体素子を複数の単位素子に分割することで、弱耐熱性部材に対する温度上昇を抑制することができる効果として、単位素子の面積（ｃｍ^２）及び素子分割個数Ｎ（個）と、弱耐熱性部材の温度上昇ΔＴ（℃）との関係についての一例を図１４のグラフに示す。図１４に示すように、半導体素子の面積を例えば１．４４ｃｍ^２から分割して小型化していくことで、温度上昇ΔＴを低減させることができ、例えば単位素子の面積を０．１〜０．２ｃｍ^２程度にまで小型化すること、すなわち１０個以上の単位素子へと分割することで、温度上昇ΔＴを２０℃程度にまで減少させることができることが判る。

（隣接する単位素子への熱移動による影響について）
また、半導体素子の分割個数と、１つの単位素子から隣接する単位素子への熱移動による影響を示すグラフとして、単位素子の中心からの距離ｄと基板内部温度Ｔとの関係を、素子分割個数毎（例えば、分割個数２個、１０個、１６個）に示すグラフを図１５に示す。図１５に示すように、素子分割個数が２個である場合には、素子中心（ｄ＝０）において基板内部温度Ｔ＝Ｔ_２であるものが、距離が離間するに従って温度が減少し、距離ｄ_２においては、温度Ｔ_２に比して十分に低い温度であるＴ_０となるように減少することが分かる。さらに素子分割個数を１０個とする場合には、素子中心における温度もＴ_１０＜Ｔ_２と低減させることができるとともに、温度Ｔ_０にまで減少させるための距離もｄ_１０＜ｄ_２と短くなる。さらに、素子分割個数を１６個と増加させると、基板内部温度をＴ_１６＜Ｔ_１０にまで減少させることができ、温度Ｔ_０にまで減少させるための距離がｄ_１６＜ｄ_１０とさらに短くなることが分かる。なお、このような温度Ｔ_０は、例えば、隣接する単位素子への熱移動による熱的影響が、許容温度上昇ΔＴに対して十分に低減された温度ということができる。

（パワー半導体モジュールの回路構成について）
ここで、本実施形態のパワー半導体モジュールにおける回路構成の一例について、図１６、図１７、及び図１８に示す模式回路構成図を用いて、以下に説明する。

まず、図１６及び図１７は、本実施形態における回路構成の考え方を示す模式回路構成図であり、図１６は、トランジスタとして構成された半導体素子１１３を例とした場合における従来のパワー半導体モジュール１０１における回路構成を示す図であり、図１７は、同じくトランジスタとして構成された複数の単位素子１３を例とした場合における本実施形態のパワー半導体モジュール１における回路構成を示す図である。図１６に示すように、一般的にはトランジスタには３つの電極、すなわち、ドレイン電極１０１ｄ、ソース電極１０１ｓ、及びゲート電極１０１ｇが備えられている。このような従来のトランジスタを複数に分割して電気的に並列に接続して構成したのが、本実施形態のパワー半導体モジュール１である。具体的には、図１７に示すように、パワー半導体モジュール１は、複数の単位素子１３により構成される個々のトランジスタが並列に接続されることで、トランジスタの集合体を構成し、この集合体全体として共通のドレイン電極１ｄ、ソース電極１ｓ、及びゲート電極１ｇを備えさせるように構成されている。すなわち、本実施形態においては、例えば、電気的には１つのトランジスタ機能を、物理的に分割し、電気的に並列接続を行うことで、パワー半導体モジュール１が構成されている。

図１７に示すように、本実施形態の複数の単位素子により構成されるトランジスタ回路を用いて、例えば、図１８に示すような本実施形態の実施例にかかるモータ駆動用の回路を構成することができる。図１８に示す回路８０は、例えば、バッテリ８１の直流電圧（例えば２００〜３００Ｖ）をコンバータ８２で昇圧し（例えば６００〜７００Ｖに昇圧）、その後、インバータ８３で３相の交流に変換して、交流モータ８４を駆動するような回路構成を有している。コンバータ８２は、本実施形態のパワー半導体モジュールにより構成されており、例えば、単位素子である２個のトランジスタ１３Ａにより構成されている。また、インバータ８３も、本実施形態のパワー半導体モジュールにより構成されており、例えば、単位素子である６個のトランジスタ１３Ｂにより構成されている。なお、図１８に示すように、バッテリ８１とコンバータ８２との間には、平滑コンデンサ８５とリアクトル８６とが備えられており、また、コンバータ８２とインバータ８３との間には、フィルタコンデンサ８７が備えられている。このように構成された交流モータ８４を駆動する回路８０においては、パワー半導体素子を用いながら、接合材等の弱耐熱性部材に対する熱的影響の発生を抑制することができ、より高出力のモータ駆動への対応を実現することが可能となる。

（熱流体解析による数１の導出方法について）
次に、上述したパワー半導体単位素子１３の１個あたりの面積ｓと、弱耐熱性部材の許容上昇温度ΔＴ等とのパラメータ関係式である数１の導出方法について、以下に説明する。本発明においては、このようなパラメータ関係式の導出方法として、定常熱流体モデル（３次元モデル）を用いて有限体積法により熱流体解析を行う方法を用いた。

まず、定常熱流体モデルとして用いたパワー半導体モジュールの解析モデルについて、解析モデル１０の模式外観斜視図を図５に示し、その模式部分断面図を図６に示す。なお、パワー半導体モジュール１の解析モデル１０における各構成部材には、その理解を容易なものとするために、パワー半導体モジュール１の各構成部材と同じ参照符号を付している。図５及び図６に示すように、解析モデル１０は、複数のパワー半導体単位素子１３（すなわちパワー半導体素子群）と、これらの半導体単位素子１３が第１の接合材１２を介して接合された絶縁基板１１と、この絶縁基板１１が第２の接合材１４を介して接合されたベース板１５と、ベース板１５がシリコングリース１７を介して配置された冷却ブロック１８とにより構成されている。なお、この解析モデル１０では、ベース板１５がヒートシンクとしての機能を備えている。さらに図５に示すように、絶縁基板１１及びそれぞれのパワー半導体単位素子１３の露出表面（図示上面）全体を覆うように、シリコンゲル１９が配置されている。なお、図６においては、このシリコンゲル１９の図示を省略している。

また、図６に示すように、絶縁基板１１は、例えば３層構造を有しており、図示上面から電極層１１ａ、基板層１１ｂ、及びアルミニウム層１１ｃにより構成されている。また、それぞれの部材の厚みｔは、例えば、半導体単位素子１３：０．０３７ｃｍ、第１の接合材１２：０．０１ｃｍ、電極層１１ａ：０．０４ｃｍ、基板層１１ｂ：０．０６４ｃｍ、アルミニウム層：０．０４ｃｍ、第２の接合材１４：０．０２５ｃｍ、ベース板１５：０．３ｃｍ、及び、シリコングリース１７：０．００５ｃｍに設定されている。また、このような解析モデル１０においては、パワー半導体単位素子１３のサイズ及び個数、並びに絶縁基板１１のサイズに代表されるそれぞれの設計パラメータについての温度上昇に対する影響度を評価するために、これらの設計パラメータは可変されるものとしている。なお、絶縁基板１２上に配置されるそれぞれの単位素子１３は、その並列個数（分割個数）に応じて、等分布に配置するものとした。

このような解析モデル１０において、第１の条件として、１個の単位素子あたりの発熱量（Ｗ／個）を設定し、第２の条件として、冷却ブロック１８に固定温度として、例えば冷却水の温度（℃）を設定し、さらに第３の条件として、解析モデル１０の周囲に固定温度（℃）を設定した。なお、詳細な条件、すなわち設計パラメータ等については後述するものとする。また、評価ポイントとして、パワー半導体単位素子１３の下面に配置されている第１の接合材１２の温度を解析により求めた。なお、それぞれの温度が平衡状態となるまで、解析計算を継続し、上記温度を算出している。また、計算環境については、解析技術として「有限体積法」を採用し、ソルバーとして「熱流体解析ソフト（Flotherm Ver.5.1）」を用い、要素数は約２０００００とした。

ここで、この熱流体解析における設計パラメータと解析実験水準について、具体的に説明する。まず、本解析において可変される設計パラメータとして、それぞれのパワー半導体単位素子１３に投入される全電流（合計電流）Ａと、冷却ブロック１８における冷却水温度Ｔ０と、それぞれのパワー半導体単位素子１３の総面積（全ての素子の総面積）Ｓ１と、単位素子１３の並列個数Ｎと、絶縁基板１１の総面積Ｓ２を用いている。さらに、これらの設計パラメータについて、図７の表に示すように、複数の実験水準を組み合わせて、解析実験を行った。具体的には、単位素子に投入される全電流Ａとして、４５Ａ、１４６Ａ、及び１７４Ａの３通りの実験水準を適用し、単位素子総面積Ｓ１として、１ｃｍ^２、２ｃｍ^２、及び３ｃｍ^２の３通りの実験水準を適用し、単位素子の並列個数Ｎとして、１個、１０個、及び１６個の３通りの実験水準を適用し、絶縁基板の総面積Ｓ２として、３．２４０ｃｍ^２、８．８２０ｃｍ^２、及び１４．４４０ｃｍ^２の３通りの実験水準を適用し、そして冷却水温度Ｔ０として、６５℃及び１１０℃の２通りの実験水準を適用した。

これらの設計パラメータの全て組み合わせである全１６２ケースについて熱流体解析を実施した結果の一部を図８の表に示す。図８に示すように、例えばデータＮｏ．１においては、それぞれの設計パラメータについて、単位素子総面積Ｓ１＝１、並列個数Ｎ＝２、基板総面積Ｓ２＝３．２４、全電流Ａ＝４５．００、及び冷却水温度Ｔ０＝６５．００と設定して解析計算を行い、第１の接合材１２の温度Ｔが７１．７６℃となる旨の解析結果を得た。その後、データＮｏ．２以降においても、設計パラメータの実験水準の組み合わせを変化させて、１６２個全てのケースについて解析結果を算出、すなわち多変量解析を実施した。

この解析結果を用いて、第１の接合材１２の温度Ｔをそれぞれの設計パラメータを用いて予測する温度予測式を数６のように導くことができる。
Ｔ＝Ｔ０＋
Ａ^２・｛（８．８／Ｓ１）＋（９．９／Ｎ）＋（６４．２／Ｓ２）｝×１０^−４
・・・（数６）

数６に示す温度予測式において、単位素子のｏｎ抵抗値Ｒｏｎを考慮すると、数７に示す式に変換することができる。なお、第１の接合材の温度上昇値ΔＴは、ΔＴ＝Ｔ−Ｔ０にて表すことができる。
ΔＴ＝（Ｒｏｎ／Ｓ１）・Ａ^２×
｛（８．８／Ｓ１）＋（９．９／Ｎ）＋（６４．２／Ｓ２）｝×１０^−４
・・・（数７）

さらに、数７に示す数式を数８に示すように変形する。
ΔＴ＝（Ｒｏｎ／Ｓ１^２）・Ａ^２×
｛８．８＋（９．９・Ｓ１／Ｎ）＋（６４．２・Ｓ１／Ｓ２）｝×１０^−４
・・・（数８）
そして、単位素子における電流密度ａ＝Ａ／Ｓ１、１個の単位素子の面積ｓ＝Ｓ１／Ｎ、単位素子と絶縁基板の面積比ｒ＝Ｓ１／Ｓ２を数８の数式に代入すると、数９に示す数式を導き出すことができる。
ΔＴ＝Ｒｏｎ・ａ^２・（９．９ｓ＋６４．２ｒ＋８．８）×１０^−２ ・・・（数９）
さらに数９において、ΔＴを第１の接合材の温度上昇許容値とすることで、数１に示す本発明のパラメータ関係式を導き出すことができる。なお、このように解析計算により導き出された数９の温度予測式においては、熱流体解析によって計算された温度に対して±数℃の範囲内で温度予測を行うことができた。

（従来のＳｉ素子と本実施形態のＳｉＣ素子との違いについて）
ここで、従来のパワー半導体モジュールにおいて用いられているＳｉ素子と、本実施形態のパワー半導体モジュールにおいて用いられているＳｉＣ素子との違いについてさらに詳細に説明する。

従来のＳｉ素子と本実施形態のＳｉＣ素子とは、同じくパワー半導体モジュールに用いられる半導体素子であるものの、互いに全く異なるような特性を有する素子である。具体的には、ＳｉＣ素子を用いたモジュールにおいては、従来のＳｉ素子を用いたモジュールに比べて、より高い電流密度、例えば５０Ａ／ｃｍ^２以上での動作が可能となる点において、両素子の特性が異なっていると言える。その理由は次の通りである。

パワー半導体モジュールがオフ（ｏｆｆ）状態にある時に高電圧に耐えることができるように、例えば素子におけるドリフト領域のドーピング濃度や厚みを設計する。この場合の濃度・厚みにより、ドリフト領域内の電界分布が決まる。空乏化したドリフト領域内の電界は、ドーピング濃度で決まる傾きにより増加して、ｐ／ｎ接合界面において最大値をとる。ドリフト領域内の上記電界分布の積分値が、このパワー半導体モジュールの耐圧を決めることとなるため、所望の耐圧を確保できるようにドリフト領域の濃度と厚みを設計する必要がある。このような設計においては、上記電界が一番大きくなるｐ／ｎ接合界面において生じる電界が、Ｓｉの物性値である絶縁破壊電界以下になるように設定することで、パワー半導体モジュールの耐圧を保証することができる。ここで、上記設計された濃度・厚みにより、モジュールがオン（ｏｎ）時の電気抵抗値Ｒｏｎが決まることになる。

例えば、Ｓｉ素子の場合は、絶縁破壊電界が０．３ＭＶ／ｃｍなので、１０００Ｖ程度の耐圧を確保するためには、１×１０１４程度のドーピング濃度で１００μｍ程度の厚みのドリフト領域が必要となる。上記１０００Ｖの耐圧を保証するドリフト層のドーピング濃度と厚みにより決まる電気抵抗値Ｒｏｎは、面積で規格化して、数百ｍΩ・ｃｍ^２程度になる。

これに対して、ＳｉＣ素子の場合は、上記絶縁破壊電界がＳｉ素子に比べて一桁高い３ＭＶ／ｃｍ以上あるため、同様に１０００Ｖの耐圧を確保するためには、Ｓｉ素子と比べて、２桁高いドーピング濃度、及び一桁薄い厚みで足りることになる。このため、ＳｉＣ素子で形成したパワー半導体モジュールは、Ｓｉ素子で形成されたパワー半導体モジュールに比べて２桁以上小さな電気抵抗値Ｒｏｎとなる。

このような内容は、ＭＯＳＦＥＴ等のユニポーラデバイスに当てはまり、Ｓｉ−ＭＯＳＦＥＴに比べてＳｉＣ−ＭＯＳＦＥＴは２桁程小さな電気抵抗値Ｒｏｎとなることが期待される。一方、Ｓｉ素子として、上記ユニポーラデバイスでなく、バイポーラデバイス（ＩＧＢＴ等）が広く使われているが、このＩＧＢＴなどはバイポーラデバイスのマイノリティーキャリアの注入を利用して、同じ耐圧でも電気抵抗値Ｒｏｎを一桁以上下げることが可能である。ＳｉＣ−ＭＯＳＦＥＴをこのようなＳｉ−ＩＧＢＴと比較しても、１０００Ｖ耐圧を有するパワー半導体モジュールにおける電気抵抗値Ｒｏｎの大きさは、ＳｉＣ−ＭＯＳＦＥＴの方が一桁小さくすることができる。

このような電気抵抗値Ｒｏｎは、素子に電流が流れた場合に、損失となり、流れる電流の２乗の値の比例した発熱Ｗが生じる（Ｗ＝Ｒｏｎ×Ｉ^２）。つまり、素子において同じ発熱量を許容した場合には、ＳｉＣ素子に流すことができる電流（単位面積あたりの電流、すなわち電流密度）が大きくなる。例えば、ＳｉＣ−ＭＯＳＦＥＴをＳｉ−ＭＯＳＦＥＴと比較したら、ＳｉＣ−ＭＯＳＦＥＴは一桁以上大きな電流密度が許容されることになる。

さらに、ＳｉＣ素子は、バンドギャップが広いため、高温下でも半導体特性を維持できる。Ｓｉ素子では、その温度を１５０℃程度以下に保つ必要があるが、ＳｉＣ素子では４００℃以上でも半導体素子として動作させることができる。このような高温下での動作を生かすと、電流密度をさらに上げて、発熱の増加により素子温度が上昇しても、ＳｉＣ素子はパワー半導体素子として使用することができる。なお、このような特性について逆の見方をすれば、ＳｉＣ素子においては、電流密度が大きく取れるので、同じ電流を流す場合には、素子面積を小さくすることができるという特性を有しているとも言うことができる。

さらに別の観点におけるＳｉ素子とＳｉＣ素子との特性の相違点について説明する。Ｓｉ素子の中でも比較的大電力（高耐圧、大電流）に対応可能であるという特性を有するＳｉ−ＩＧＢＴにおいては、複数のＳｉ−ＩＧＢＴ素子を電気的に並列接続した構成とすると、各々の素子相互間の特性の違いによって電流が一部の素子に偏って流れる不均一動作となる場合がある。このような不均一動作の発生を抑制しながら、より大きな電流容量を確保するためには、Ｓｉ素子のサイズを大型化することが望ましい。すなわち、Ｓｉ素子におけるこのような不均一動作の発生を抑制するためには、複数の素子への並列化を行うことなく、素子の歩留まり確保できる範囲において、素子の大型化が行われることになる。

これに対して、ＳｉＣ−ＭＯＳＦＥＴ素子では、上記Ｓｉ−ＩＧＢＴ素子のような不均一動作が生じるという問題は生じない。これは、Ｓｉ−ＩＧＢＴ素子は、温度上昇に伴って電気抵抗が減少するという温度特性を有しており、大きな電流が偏って流れることにより素子の温度が上昇し、それに伴って抵抗が減少して、さらに電流が増大して不均一動作が増幅されるためである。これに対して、ＳｉＣ−ＭＯＳＦＥＴ素子では、温度上昇により逆に電気抵抗が増大するという特性を有しているため、上記不均一動作の増幅は生じ難い。

このような両素子の特性の違いを考慮すれば、従来のＳｉ素子では、大電力に対応するための構造設計としては、上記不均一動作を回避するために、複数素子の並列構成を避けながら、素子サイズの大型化を積極的に図るという設計思想が存在するものと考えられる。これに対して、本発明のＳｉＣ素子（ＳｉＣ−ＭＯＳＦＥＴ）では、その構造設計において、複数の素子の並列構成や素子サイズの大型化のようないずれの構造をも採用することができ、構造設計の自由度が高いという特性と有しており、従来のＳｉ素子とは全く異なる特性を有する素子であるということができる。

（弱耐熱性部材及び許容上昇温度について）
上述の実施形態の説明においては、弱耐熱性部材が例えば第１の接合材であるような場合について説明したが、本発明はこのような場合についてのみ限定されるものではない。本明細書において、「弱耐熱性部材」とは、パワー半導体モジュールを構成するそれぞれの部材の中で、比較的その耐熱性が低いような部材であって、パワー半導体単位素子の発熱により熱的な悪影響を受けやすく、そのような熱的な悪影響を受けることによって、その部材が有する機能を維持することが困難となる、あるいは困難となる恐れが生じ易くなるような部材のことである。このような弱耐熱性部材に対して、熱的な悪影響を与えることが無いように、設定されるのが「許容上昇温度ΔＴ」である。このような弱耐熱性部材の例としては、はんだ材料が用いられる第１の接合材や第２の接合材があるが、その他にも、単位素子の電気的な接続を行うワイヤ材料（例えば、アルミニウムワイヤ：耐熱温度２００〜２５０℃程度）、絶縁基板自体（例えば、セラミック基板：耐熱温度１２５〜２５０℃）、成型樹脂材料（耐熱温度１７５℃以下）などがある。なお、例えば、弱耐熱性部材が鉛フリーはんだ（耐熱温度１２５℃程度）が用いられた第１の接合材であるような場合にあっては、例えば、許容上昇温度ΔＴは２０℃と設定することができる。このような許容上昇温度ΔＴは、パワー半導体モジュールを、冷却ブロックを通じて冷却温度８５℃にて冷却するとした場合に、鉛フリーはんだの耐熱温度１２５℃からマージンを２０℃考慮して、温度上昇を２０℃以内に抑える必要があるということから決定することができる。

（単位素子の実装形態の実施例）
ここで、このような特徴を有するパワー半導体モジュールにおける具体的な実装形態の実施例について、図１９に示すパワー半導体モジュール３０１の模式構成図（模式断面図）を用いて説明する。図１９に示すように、セラミックスにより形成された絶縁基板３１１の図示上面には、金属電極３１７上にはんだ３１２を介して、複数の単位素子３１３が実装されている。また、絶縁基板３１１は、その図示下面において、金属電極３１８及びはんだ３１４を介して、ベース板である放熱板３１５上に接合されている。放熱板３１５は、中空容器形状を有する例えば成形樹脂により形成されたケース部材３２１に接続されており、ケース部材３２１の内部にパワー半導体モジュール３０１が配置されている。また、図１９に示すように、ケース部材３２１は、その外部空間と内部空間とを電気的に連通させるように、複数の金属体（例えば導体配線）３２０が形成されている。この金属体３２０におけるケース部材３２１の内部空間側の端部には、アルミニウム等の導体材料にて形成されたワイヤ３１９の一端が接続され、このワイヤ３１９は、それぞれの単位素子３１３の図示上面に形成されている素子電極３１３ａを電気的に並列に接続するように、いわゆるワイヤボンディングが行われている。また、絶縁基板３１１の図示上面に配置された金属電極３１７と金属体３２０との間においてもワイヤボンディングによりワイヤ３１９が接続されている。また、ケース部材３２１の内部空間におけるパワー半導体モジュール３０１の上方には、複数の電子部品３２３が実装された制御回路基板３２２が固定されており、この制御回路基板３２２は、金属体３２０に電気的に接続されている。このようにパワー半導体モジュール３０１におけるそれぞれの単位素子３１３を、外部端子である金属体３２０に、その実装形態としてワイヤボンディングを用いて接続することで、本実施形態による種々の効果を得ることができるパワー半導体モジュールを含む電気回路を構成することができる。

（パワー半導体単位素子の配置構成の変形例）
次に、本実施形態のパワー半導体モジュール１におけるそれぞれのパワー半導体単位素子１３の配置構成の変形例について説明する。上述の説明においては、図１に示すように、それぞれのパワー半導体単位素子１３からの絶縁基板１１に対する放熱量を等分させることを目的として、例えば１６個のパワー半導体単位素子１３を４×４のマトリクス状に配置させるような場合について説明したが、単位素子１３の配置構成は、このような場合についてのみ限定されるものではない。

このようなマトリックス状の配置構成に代えて、例えば、図９に示すように、１６個の単位素子１３を千鳥格子状に配置させるような構成を採用することもできる。具体的には、図９に示すように、本変形例にかかるパワー半導体モジュール２１における絶縁基板１１上には、合計１６個のパワー半導体単位素子１３が４列に分けて配置されているが、互いに隣接する列の単位素子１３同士の距離が最大となるように、千鳥格子状に配列されている。すなわち、ある列に配置された単位素子１３が、隣接する列に配置された他の単位素子に近接して隣り合わないような配置構成が採用されている。このような配置構成を採用することで、絶縁基板１１の面積を拡大することなく、それぞれの単位素子１３間の距離を最大とすることができ、各々の単位素子１３相互の熱的影響を最小限に抑えることができ、第１の接合材１２の温度上昇ΔＴをより効果的に抑制することが可能となる。

（パワー半導体モジュールの設計方法について）
次に、本実施形態のパワー半導体モジュール１の構造を決定する数１の関係式を用いて、第１の接合材１２に対する温度上昇が抑制されたパワー半導体モジュールを具体的に設計する手法について、実施例として以下に説明する。

まず、第１のステップとして、数１の関係式において、パワー半導体単位素子１３の１個あたりの面積ｓ＝０、単位素子１３と絶縁基板１１との面積比率ｒ＝０と仮定し、半導体素子を最小に分割しかつ絶縁基板１１の面積を最大とした場合を考える。そうすると、単位素子１３の面積と絶縁基板１１の面積とを放熱性能に関して最良の状態にした場合における電流密度ａと単位素子の単位面積あたりの抵抗値Ｒｏｎとの関係を、図１０に示すグラフのように導き出すことができる。なお、図１０においては、縦軸に単位素子の単位面積あたりの抵抗値Ｒｏｎ（ｍΩ・ｃｍ^２）を示し、横軸に電流密度ａ（Ａ／ｃｍ^２）を示しており、さらに第１の接合材１２の許容上昇温度ΔＴ（℃）を等温線にて示している。

図１０のグラフに示すように、例えば、１５０（Ａ／ｃｍ^２）以上の電流密度ａで、許容上昇温度ΔＴが２０℃以下となるようなパワー半導体モジュールを実現しようとする場合、単位面積あたりの抵抗値Ｒｏｎは１０（ｍΩ・ｃｍ^２）以下とする必要があることが判る。従来のＳｉ素子では、単位面積あたりの抵抗値Ｒｏｎが１０（ｍΩ・ｃｍ^２）を超えるため、このような仕様のモジュールを実現することはできない。従って、このモジュール実現のためには、Ｒｏｎが１０（ｍΩ・ｃｍ^２）以下となるような特性を有しているＳｉＣ素子を用いる必要があることが判る。

次に、第２のステップとして、単位面積あたりの抵抗値をＲｏｎ＝２（ｍΩ・ｃｍ^２）とする条件を設定した場合において、数１の関係式にて単位素子の面積ｓ＝０と仮定し、単位素子の放熱性能に関して最良な状態とした場合について考える。そうすると、電流密度ａと単位素子と絶縁基板との面積比ｒとの関係を、図１１に示すグラフのように導き出すことができる。なお、図１１においては、縦軸に単位素子と絶縁基板の面積比ｒを示し、横軸に電流密度ａ（Ａ／ｃｍ^２）を示しており、さらに第１の接合材１２の許容上昇温度ΔＴ（℃）を等温線にて示している。

図１１のグラフを用いて、所定の電流密度ａを適用した場合に、第１の接合材１２の許容上昇温度をΔＴ≦２０℃を実現することができる面積比ｒを決定する。例えば、電流密度をａ＝２００（Ａ／ｃｍ^２）とすると、面積比はｒ≦０．２５（すなわち単位素子の総面積に対して絶縁基板の面積が４倍以下）に設定する必要があることが判る。また、電流密度をａ＝３００（Ａ／ｃｍ^２）とするならば、面積比はｒ≦０．０３に設定する必要がある。現実的には、面積比ｒが例えば０．１より小さくなると、絶縁基板１１の面積が大きくなりすぎるため、面積比はｒ≧０．１以上に設定することが好ましく、このような観点からは、電流密度はａ≦２５０（Ａ／ｃｍ^２）とすることが好ましいことが判る。

最後に、第３のステップとして、単位面積あたりの抵抗値をＲｏｎ＝２（ｍΩ・ｃｍ^２）、単位素子と絶縁基板との面積比をｒ＝０．１とする条件を設定した場合において、数１の関係式を用いて、電流密度ａに対する単位素子１個の面積ｓの関係を、図１２に示すグラフのように導き出す。なお、図１２のグラフにおいては、縦軸に単位素子の面積ｓ（ｃｍ^２）を示し、横軸に電流密度ａ（Ａ／ｃｍ^２）を示しており、さらに第１の接合材１２の許容上昇温度ΔＴ（℃）を等温線にて示している。

図１２に示すグラフを用いて、第１の接合材１２の許容上昇温度がΔＴ≦２０（℃）を実現することができる電流密度ａと単位素子の面積ｓとを決定する。例えば、電流密度をａ＝２００（Ａ／ｃｍ^２）とする場合には、単位素子１個の面積はｓ≦１．０（ｃｍ^２）とする必要があり、また、ａ＝２５０（Ａ／ｃｍ^２）とする場合には、単位素子１個の面積はｓ≦０．１（ｃｍ^２）とする必要があることが判る。

このような第１から第３のステップを実施することで、第１の接合材１２に対して熱的な悪影響が発生することを抑制可能な構造を有するパワー半導体モジュールを設計・製造することが可能となる。なお、これらのステップの順序は、上述の説明のような順序に限定されることなく、その他の順序によっても実施することができる。また、このような設計手法を用いて決定されたパワー半導体モジュールにおけるそれぞれの設計パラメータの組み合わせの一例を図１３に示す表に示す。図１３に示す表においては、パワー半導体モジュールへの投入電流量が１７４Ａであり、かつ、第１の接合材１２の許容上昇温度がΔＴ＝２０℃であるという設計条件において、数１、数２、及び数３を用いて導き出されたそれぞれの設計パラメータの組み合わせを示している。例えば、抵抗値Ｒｏｎ＝１０（ｍΩ・ｃｍ^２）、面積比ｒ＝０．１、及び電流密度ａ＝１１０（Ａ／ｃｍ^２）の条件においては、単位素子の総面積Ｓ１＝１．５８（ｃｍ^２）、絶縁基板面積Ｓ２＝１５．８２（ｃｍ^２）となり、面積ｓ＝０．１（ｃｍ^２）の単位素子を並列個数Ｎ＝１６個配置させるか、あるいは、面積ｓ＝０．１５（ｃｍ^２）の単位素子を並列個数Ｎ＝１１個配置させるようなパワー半導体モジュールの構成を採用することが可能となる。

上記実施形態によれば、大電力仕様に対応することができるＳｉＣ素子を用いて、モジュール内に存在する第１の接合材等の弱耐熱性部材に対する熱的な悪影響を確実に抑制することができるパワー半導体モジュールの構成を実現することができる。特に、従来のパワー半導体モジュールに用いられているＳｉ素子においては存在しない積極的に並列（分割）配置させるという考え方を、本発明のＳｉＣ素子に適用することで、複数個のＳｉＣ単位素子の並列配置によりパワー半導体モジュールを構成することができ、各々の単位素子に生じる発熱温度のピーク値を低減させて、弱耐熱性部材に対する熱的悪影響を効果的に抑制することが可能となる。また、このようなパワー半導体モジュールの構造を決定する際には、数１、数２、及び数３のパラメータ関係式を適用することで、その構造設計を容易なものとすることができる。従って、このような数１〜数３の関係式を満たすようなパラメータを備える構造を有するパワー半導体モジュールを製造することで、弱耐熱性部材に対する熱的影響を抑制しながら、大電力仕様に対応することが可能となるモジュールを提供することが可能となる。

なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。

本発明のパワー半導体モジュールは、半導体素子の単位面積あたりの発熱量が比較的大きな場合について、その発熱量に応じて効率的にその熱量を分散し、できるだけ小さい面積で、半導体素子およびそれを接合する接合材等の弱耐熱性部材の温度上昇を低減することができる。従って、ＳｉＣ素子のような大電力仕様に対応可能な特性を有効に生かすことができ、パワー半導体モジュールの大電力化に関して有用である。

本発明の一の実施形態にかかるパワー半導体モジュールの構成を示す模式斜視図。 上記実施形態のパワー半導体モジュールにおいて、単位素子１個あたりの面積Ｓと単位素子への単位面積あたりの投入電流量との関係を示すグラフ。 上記実施形態の比較例にかかるパワー半導体モジュール（１個の素子）において、温度上昇の分布を示す図であって、（Ａ）は上記比較例のモジュールの模式断面図、（Ｂ）は温度上昇の分布を示すグラフ。 上記実施形態のパワー半導体モジュール（３個の単位素子に分割）において、温度上昇の分布を示す図であって、（Ａ）は上記実施形態のモジュールの模式断面図、（Ｂ）は温度上昇の分布を示すグラフ。 上記実施形態のパワー半導体モジュールの構成を決定する関係式を導出するための熱流体解析において、解析モデルの模式斜視図。 上記熱流体解析における解析モデルの模式部分断面図。 上記熱流体解析における設計パラメータと解析実験水準を示す表形式の図。 上記熱流体解析の結果の一部を示す表形式の図。 上記実施形態の変形例にかかるパワー半導体モジュールの模式斜視図であって、千鳥格子状に単位素子が配列された構成の図。 上記実施形態のパワー半導体モジュールの関係式を用いて、モジュール設計を行う実施例において、単位素子の単位面積あたりの抵抗値Ｒｏｎと電流密度ａとの関係を示すグラフ。 上記実施形態のパワー半導体モジュールの関係式を用いて、モジュール設計を行う実施例において、単位素子と絶縁基板との面積比ｒと電流密度ａとの関係を示すグラフ。 上記実施形態のパワー半導体モジュールの関係式を用いて、モジュール設計を行う実施例において、単位素子の１個あたりの面積ｓと電流密度ａとの関係を示すグラフ。 上記モジュール設計の実施例により決定されたパラメータの組み合わせを示す表形式の図。 上記実施形態において、複数の単位素子へと分割することにより、弱耐熱性部材の温度上昇を低減させることができる効果を示すグラフ。 上記実施形態において、単位素子の中心からの距離と、基板内部温度との関係を示すグラフ。 従来のパワー半導体素子の回路例を示す模式回路図。 上記実施形態のパワー半導体素子の回路例を示す模式回路図。 上記実施形成のパワー半導体素子により構成される交流モータ駆動用回路の例を示す模式回路図。 上記実施形態において、ワイヤボンディングによるパワー半導体モジュールの実装形態を示す模式断面図。 従来のパワー半導体モジュールの構成を示す模式斜視図。

符号の説明

１ パワー半導体モジュール
１０ 解析モデル
１１ 絶縁基板
１１ａ 電極層
１１ｂ 基板層
１１ｃ アルミニウム層
１２ 第１の接合材
１３ パワー半導体単位素子
１４ 第２の接合材
１５ ベース板
１６ パワー半導体素子群
１７ シリコングリース
１８ 冷却ブロック
１９ シリコンゲル
Ｓ１ パワー半導体単位素子の総面積
Ｓ２ 絶縁基板の面積
ｓ パワー半導体単位素子１個あたりの面積
Ｎ パワー半導体単位素子の並列（分割）個数
Ａ パワー半導体モジュールに投入される最大電流量
ａ パワー半導体単位素子への単位面積あたりに投入される最大電流量
Ｒｏｎ パワー半導体素子の電気抵抗値
ΔＴ 弱耐熱部材の許容上昇温度
ｒ パワー半導体単位素子と絶縁基板の面積比率

Claims (7)

1. 基板と、
   上記基板の一方の面上に第１の接合材を介して接合された同じ形状を有する複数のパワー半導体単位素子が電気的に並列に接続されて構成されるパワー半導体素子群と、
   上記基板の他方の面に第２の接合材を介して接合されて、上記基板を支持する基板支持部材と、
   少なくとも上記パワー半導体単位素子よりも低い耐熱性を有し、電流投入により上記半導体単位素子にて発生した熱量が伝達される弱耐熱性部材とを備え、
   上記半導体単位素子の単位面積あたりに投入される最大電流量ａ（Ａ／ｃｍ^２）、上記半導体単位素子の単位面積あたりの抵抗値Ｒｏｎ（Ω・ｃｍ^２）、上記基板に対する上記半導体単位素子の面積比率ｒ、上記弱耐熱性部材の許容上昇温度ΔＴ（℃）、上記半導体単位素子の歩留まり確保のための最大許容面積ｓ_ｍａｘ（ｃｍ^２）、及び上記半導体単位素子に対するワイヤボンディング実施のための最小許容面積ｓ_ｍｉｎ（ｃｍ^２）に対して、上記半導体単位素子１個あたりの面積ｓ（ｃｍ^２）が数１及び数２を満たす範囲となるように、上記それぞれの半導体単位素子が形成され、
   上記パワー半導体素子群に投入される総電流量Ａ（Ａ）に対して、上記それぞれの半導体単位素子の並列個数Ｎが、数３を満たすように上記パワー半導体素子群が構成されることを特徴とするパワー半導体モジュール。
   ΔＴ≧Ｒｏｎ・ａ^２・（９．９ｓ＋６４．２ｒ＋８．８）×１０^−２ ・・・（数１）
   ｓ_ｍａｘ≧ｓ≧ｓ_ｍｉｎ ・・・（数２）
   Ｎ＝Ａ／ｓ ・・・（数３）
2. 上記各々のパワー半導体単位素子の単位面積あたりに投入される最大電流量が５０Ａ／ｃｍ^２以上である請求項１に記載のパワー半導体モジュール。
3. 上記それぞれのパワー半導体単位素子は、ＳｉＣにより形成されたＳｉＣ半導体素子である請求項１又は２に記載のパワー半導体モジュール。
4. 上記弱耐熱性部材は、上記第１の接合材である請求項１から３のいずれか１つに記載のパワー半導体モジュール。
5. 上記第１の接合材は、鉛フリーはんだ材料により形成される請求項４に記載のパワー半導体モジュール。
6. 上記それぞれのパワー半導体単位素子の並列個数が整数の２乗を示す値であり、上記それぞれの半導体単位素子が、上記基板の上記一方の面上にマトリックス状に並列配置されて、上記パワー半導体素子群が構成されている請求項１から５のいずれか１つに記載のパワー半導体モジュール。
7. 上記各々のパワー半導体単位素子が互いに隣り合わないように、上記それぞれのパワー半導体単位素子モジュールが上記基板の上記一方の面上に千鳥格子状に配置されて、上記パワー半導体素子群が構成されている請求項１から５のいずれか１つに記載のパワー半導体モジュール。
   

Images