JPWO2013132569A1

JPWO2013132569A1 - 半導体装置

Info

Publication number: JPWO2013132569A1
Application number: JP2014503299A
Authority: JP
Inventors: 林田　幸昌; 幸昌林田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-03-05
Filing date: 2012-03-05
Publication date: 2015-07-30

Abstract

本発明は、電子部品のはんだ接合部の寿命を向上させることが可能な半導体装置を提供することを目的とする。本発明による半導体装置は、セラミック１と、セラミック１上に形成された上パターン２と、上パターン２上にはんだ５を介して接続された抵抗器４とを備え、上パターン２は、抵抗器４とはんだ５を介して接続される箇所が、凹形状に形成されることを特徴とする。

Description

本発明は、半導体素子と、当該半導体素子の近傍に配置された電子部品とを内部に備える半導体装置に関する。

半導体装置の内部では、半導体素子の近傍に、当該半導体素子ごとに入力される入力信号のバランスを調整する抵抗器などの電子部品が備えられている。当該電子部品は、基板上に形成された電極パターン上にはんだを介して接合（接続）されている（例えば、特許文献１参照）。

特開２００７−２３７２１２号公報

近年、半導体素子の高温動作化が進み、当該半導体素子の周辺（近傍）で用いられている材料も高温下における信頼性の向上が要求されている。また、電子部品のはんだ接合部に関しても、従来よりも高温下における信頼性の向上が要求されている。電子部品のはんだ接合部の信頼性を向上させるためには、はんだ接合部を半導体素子の高温動作に耐え得るように形成して寿命を向上させる必要がある。しかし、従来では、電子部品のはんだ接合部の寿命を向上させるための対策がなされていなかった。

本発明は、これらの問題を解決するためになされたものであり、電子部品のはんだ接合部の寿命を向上させることが可能な半導体装置を提供することを目的とする。

上記の課題を解決するために、本発明による半導体装置は、基板と、基板上に形成された電極パターンと、電極パターン上にはんだを介して接続された電子部品とを備え、電極パターンは、電子部品とはんだを介して接続される箇所が、凹形状に形成されることを特徴とする。

本発明によると、基板と、基板上に形成された電極パターンと、電極パターン上にはんだを介して接続された電子部品とを備え、電極パターンは、電子部品とはんだを介して接続される箇所が、凹形状に形成されることを特徴とするため、電子部品のはんだ接合部の寿命を向上させることが可能となる。

本実施の形態１による半導体装置の構成を示す図である。前提技術による半導体装置の構成を示す図である。

本発明の実施の形態について、図面に基づいて以下に説明する。

＜前提技術＞
まず、本発明の前提となる技術（前提技術）について説明する。

図２は、前提技術による半導体装置の構成を示す図である。

図２では、半導体装置の内部に備えられた抵抗器４（電子部品）の構成について示している。抵抗器４は、同じく半導体装置の内部に備えられた半導体素子（図示せず）の近傍に配置されている。

図２に示すように、セラミック１上には上パターン２が形成されており、セラミック１上の上パターン２とは反対側には下パターン３が形成されている。上パターン２および下パターン３は、セラミック１上に形成された導体からなる電極パターンを示している。

抵抗器４は、上パターン２間を跨ぐように配置されている。また、抵抗器４の電極部は、上パターン２とはんだ５を介して接合（接続）されている。

また、上パターン２の表面は、段差がなく平坦な形状となっている。

上述のように、近年、半導体素子の高温動作化に伴い、抵抗器４（電子部品）のはんだ接合部も高温下における信頼性の向上（寿命の向上）が要求されている。しかし、図２に示すような前提技術による半導体装置の内部に備えられた抵抗器４のはんだ接合部は、寿命を向上させるための対策がなされておらず、半導体素子が高温動作するとはんだ接合部からはんだ５が剥離するなどの不具合が生じる可能性があった。

本発明は、上記の問題を解決するためになされたものであり、以下に詳細に説明する。

＜実施の形態＞
図１は、本発明の実施の形態による半導体装置の構成を示す図である。

図１では、半導体装置の内部に備えられた抵抗器４（電子部品）の構成について示している。抵抗器４は、同じく半導体装置の内部に備えられた半導体素子（図示せず）の近傍に配置されている。なお、半導体素子は、例えばＳｉＣであってもよい。ＳｉＣは高温動作するため、半導体素子としてＳｉＣを用いることは本発明において特に有効である。

図１に示すように、基板となるセラミック１上には上パターン２が形成されており、セラミック１上の上パターン２とは反対側には下パターン３が形成されている。上パターン２および下パターン３は、セラミック１上に形成された導体からなる電極パターンを示している。また、半導体素子は、セラミック１または上パターン２の上であって、抵抗器４の近傍に配置されている。

上パターン２の表面には、凹形状の段付き形状部６が形成されている。抵抗器４は、段付き形状部６上に配置され、はんだ５を介して上パターン２と接合されている。このとき、はんだ５は、段付き形状部６の底面および側面を覆うように形成されている。

すなわち、本実施の形態による半導体装置は、セラミック１（基板）と、セラミック１上に形成された上パターン２（電極パターン）と、上パターン２上にはんだ５を介して接合（接続）された抵抗器４（電子部品）とを備え、上パターン２は、抵抗器４とはんだ５を介して接続される箇所が、凹形状に形成されている（段付き形状部６）。

上記のように構成することによって、従来と比較して、はんだ５の量が多くなり、また、抵抗器４および上パターン２に対してはんだ５が接合する面積が大きくなる。従って、従来よりもはんだ５の接合強度を増大させることができる。

以上のことから、本実施の形態によれば、上パターン２上に段付き形状部６を形成することによって、はんだ５の接合強度を増大させることができる。従って、半導体素子の近傍に抵抗器４（電子部品）を配置しても、当該抵抗器４のはんだ接合部の寿命を向上させることが可能となる。また、ＳｉＣなど高温動作する半導体素子を本発明に適用させることは特に有効であり、当該半導体素子を備える半導体装置全体の信頼性を向上させることができる。

なお、本実施の形態では、電子部品の一例として抵抗器４を用いて説明したが、抵抗器４に限らず他の電子部品であってもよい。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

１セラミック、２上パターン、３下パターン、４抵抗器、５はんだ、６段付き形状部。

上記の課題を解決するために、本発明による半導体装置は、基板と、基板上に形成された電極パターンと、電極パターン上にはんだを介して接続された電子部品とを備え、電極パターンは、電子部品とはんだを介して接続される箇所が、凹形状に形成され、電子部品の端部と凹形状の端部との間には隙間が形成され、電子部品と電極パターンとは、はんだが凹形状の端部まで充填して接合することを特徴とする。

本発明によると、基板と、基板上に形成された電極パターンと、電極パターン上にはんだを介して接続された電子部品とを備え、電極パターンは、電子部品とはんだを介して接続される箇所が、凹形状に形成され、電子部品の端部と凹形状の端部との間には隙間が形成され、電子部品と電極パターンとは、はんだが凹形状の端部まで充填して接合することを特徴とするため、電子部品のはんだ接合部の寿命を向上させることが可能となる。

Claims

基板と、
前記基板上に形成された電極パターンと、
前記電極パターン上にはんだを介して接続された電子部品と、
を備え、
前記電極パターンは、前記電子部品と前記はんだを介して接続される箇所が、凹形状に形成されることを特徴とする、半導体装置。
前記電子部品は、抵抗器であることを特徴とする、請求項１に記載の半導体装置。
前記電子部品は、前記基板または前記電極パターン上に配置された半導体素子の近傍に設けられることを特徴とする、請求項１に記載の半導体装置。
前記半導体素子は、ＳｉＣにより形成されることを特徴とする、請求項３に記載の半導体装置。