JP2015115342A - 電子部品実装装置及びそれを備える半導体装置 - Google Patents

電子部品実装装置及びそれを備える半導体装置 Download PDF

Info

Publication number
JP2015115342A
JP2015115342A JP2013253978A JP2013253978A JP2015115342A JP 2015115342 A JP2015115342 A JP 2015115342A JP 2013253978 A JP2013253978 A JP 2013253978A JP 2013253978 A JP2013253978 A JP 2013253978A JP 2015115342 A JP2015115342 A JP 2015115342A
Authority
JP
Japan
Prior art keywords
electronic component
metal pattern
melf
mounting apparatus
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013253978A
Other languages
English (en)
Other versions
JP2015115342A5 (ja
JP6289063B2 (ja
Inventor
太一 小原
Taichi Obara
太一 小原
玲 米山
Rei Yoneyama
玲 米山
高実 大月
Takami Otsuki
高実 大月
舌間 英樹
Hideki Shitama
英樹 舌間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013253978A priority Critical patent/JP6289063B2/ja
Priority to US14/452,785 priority patent/US9723718B2/en
Priority to DE102014222601.5A priority patent/DE102014222601B4/de
Priority to CN201410747912.5A priority patent/CN104703406B/zh
Publication of JP2015115342A publication Critical patent/JP2015115342A/ja
Publication of JP2015115342A5 publication Critical patent/JP2015115342A5/ja
Application granted granted Critical
Publication of JP6289063B2 publication Critical patent/JP6289063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09072Hole or recess under component or special relationship between hole and component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10174Diode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/1059Connections made by press-fit insertion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10651Component having two leads, e.g. resistor, capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10689Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】メルフ型電子部品の位置ズレを抑制するとともに、メルフ型電子部品に印加される熱応力を低減可能な技術を提供することを目的とする。【解決手段】電子部品実装装置1は、金属パターン13bが形成された絶縁基板13と、メルフ型電子部品14とを備える。金属パターン13bと金属パターン13bの欠損部から露出された絶縁基板13とにより構成される第1受け部13cに、メルフ型電子部品14が嵌合される。電子部品実装装置1は、メルフ型電子部品14と金属パターン13bとの間に形成された導電性部材15をさらに備え、導電性部材15は、メルフ型電子部品14と絶縁基板13との間に形成されない。【選択図】図1

Description

本発明は、絶縁基板にメルフ型電子部品が実装された電子部品実装装置、及び、それを備える半導体装置に関するものである。
従来、メルフ型電子部品を実装基板上に実装する際の位置ズレを抑制する技術が様々に提案されている。例えば、特許文献1に開示された技術では、メルフ型電子部品の直径よりも大きな内側寸法を有するU字型(コの字型)の導電電極を形成することによって、上述の位置ズレを抑制することを可能にしている。
特開2006−32511号公報
一般的に、実装基板上に実装された電子部品または半導体素子などの使用により熱が発生すると、その熱が実装基板に伝わって実装基板が反るような熱応力が実装基板に発生する。しかしながら、特許文献1の技術では、はんだ等の導電性部材がメルフ型電子部品の下側に回りこんで設けられているので、メルフ型電子部品と実装基板とが強固に接合されている。このため、実装基板の熱応力が比較的大きいまま、メルフ型電子部品に印加されてしまい、その結果として、メルフ型電子部品に悪影響が生じることがある。
特に、実装基板にセラミック基板を用い、当該セラミック基板上に、発熱量が比較的大きい電力スイッチング素子などの電力半導体素子(パワー半導体素子)が実装される場合には、より顕著な熱応力がメルフ型電子部品に印加されると考えられる。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、メルフ型電子部品の位置ズレを抑制するとともに、メルフ型電子部品に印加される熱応力を低減可能な技術を提供することを目的とする。
本発明に係る電子部品実装装置は、金属パターンが形成された絶縁基板と、メルフ型電子部品とを備える。前記金属パターンと前記金属パターンの欠損部から露出された前記絶縁基板とにより構成される第1受け部、または、前記金属パターンの欠損部により分離された前記金属パターンの互いに対向する側部の上部に形成された窪みにより構成される第2受け部に、前記メルフ型電子部品が嵌合される。前記電子部品実装装置は、前記メルフ型電子部品と前記金属パターンとの間に形成された導電性部材をさらに備え、前記導電性部材は、前記メルフ型電子部品と前記絶縁基板との間に形成されない。
本発明によれば、第1受け部または第2受け部にメルフ型電子部品が嵌合されることから、絶縁基板とメルフ型電子部品との位置ズレを抑制することができる。また、導電性部材が、メルフ型電子部品と絶縁基板との間には形成されないことから、メルフ型電子部品と絶縁基板との間の柔軟性を高めることができる。したがって、絶縁基板からメルフ型電子部品に印加される熱応力を低減することができる。
実施の形態1に係る半導体装置の構成を示す上面図である。 実施の形態1に係る半導体装置の構成を示すA1−A1線に沿った断面図である。 実施の形態1に係る半導体装置の構成を示すB1−B1線に沿った断面図である。 実施の形態2に係る半導体装置の構成を示す上面図である。 実施の形態2に係る半導体装置の構成を示すA2−A2線に沿った断面図である。 実施の形態2に係る半導体装置の構成を示すB2−B2線に沿った断面図である。 実施の形態3に係る半導体装置の構成を示す上面図である。 実施の形態3に係る半導体装置の構成を示すA3−A3線に沿った断面図である。 実施の形態3に係る半導体装置の構成を示すB3−B3線に沿った断面図である。 実施の形態4に係る半導体装置の構成を示す上面図である。 実施の形態4に係る半導体装置の構成を示すA4−A4線に沿った断面図である。 実施の形態4に係る半導体装置の構成を示すB4−B4線に沿った断面図である。 実施の形態5に係る半導体装置の構成を示す上面図である。 実施の形態5に係る半導体装置の構成を示すA5−A5線に沿った断面図である。 実施の形態5に係る半導体装置の構成を示すB5−B5線に沿った断面図である。
<実施の形態1>
図1は、本発明の実施の形態1に係る半導体装置の構成を示す上面図であり、図2は、当該構成を図1のA1−A1線に沿って示す断面図であり、図3は、当該構成を図1のB1−B1線に沿って示す断面図である。
図1〜図3に示すように、本実施の形態1に係る半導体装置は、電子部品実装装置1と、電力半導体素子31と、はんだ32とを備えている。電子部品実装装置1は、ベース板11と、はんだ12と、絶縁基板13と、メルフ型電子部品14と、導電性部材15とを備えている。
絶縁基板13の裏面(図2及び図3の下面)には、はんだ12によってベース板11と接合された裏面金属パターン13aが形成されている。一方、絶縁基板13の表面(図2及び図3の上面)には、金属パターン13bが形成されている。電力半導体素子31は、金属パターン13b及びはんだ32を介して絶縁基板13上に実装されている。
以下においては、ベース板11の材質は、Cuを含むとして説明するが、これに限ったものではなく、放熱性を満足することができるのであれば、別の金属(例えばAl)を含んでもよい。また、絶縁基板13の材質は、AlNなどのセラミックを含むとして説明するが、これに限ったものではなく、絶縁性及び放熱性を満足することができるのであれば、例えばAl、Si、BNなどのセラミックを含んでもよい。また、裏面金属パターン13a及び金属パターン13bの材質は、Cuを含むとして説明するが、これに限ったものではなく、導電性を有し、かつボンディング可能な他の金属(例えばAl)を含んでもよい。
図1〜図3に示すように、金属パターン13bと、金属パターン13bの欠損部から露出された絶縁基板13とによって、第1受け部13cが形成されている。本実施の形態1では、金属パターン13bの欠損部が金属パターン13bの−y側端から+y側端まで延設されることによって、金属パターン13bが−x側と+x側とに分離されている。そして、金属パターン13bの欠損部が金属パターン13bの−x側端から+x側端まで延設されることによって、金属パターン13bが−y側と+y側とに分離されている。これにより、金属パターン13bは、上記欠損部によって平面視において十字に切られて4つに分離されている。そして、当該分離された金属パターン13bの互いに対向する側部13dと、金属パターン13bの欠損部から露出された絶縁基板13とから、第1受け部13cが形成されている。
メルフ型電子部品14は、例えばメルフ型の抵抗素子またはメルフ型のダイオードであり、円柱形状を有している。以下、メルフ型電子部品14において、円形を有する二つの面と垂直な方向を「延在方向」と記す。
図1〜図3に示すように、メルフ型電子部品14は、その延在方向をx方向に揃えた状態で、第1受け部13cに嵌合されている。ここでは、メルフ型電子部品14が嵌合された第1受け部13cが、メルフ型電子部品14の直径よりも広い幅を有するように形成されており、メルフ型電子部品14の半分以上の部分が、第1受け部13c内に嵌合されている。
導電性部材15は、例えば、はんだまたは銀ペーストなどの接合部材であり、メルフ型電子部品14と金属パターン13bとの間に形成されている。本実施の形態1では、メルフ型電子部品14の曲面と絶縁基板13とが接触された状態で、導電性部材15は、メルフ型電子部品14と、上記4つの金属パターン13bのそれぞれの側部13dとを接合している。これにより、4つの金属パターン13bがメルフ型電子部品14を介して電気的に接続される。
一方、導電性部材15は、メルフ型電子部品14と絶縁基板13との間には形成されていない。このように導電性部材15を形成することは、例えば、粘性がなるべく高い部材を導電性部材15に用いたり、後述する実施の形態5の切り欠き部13fを形成したりすることによって実現することが可能である。
以上のような本実施の形態1に係る半導体装置(電子部品実装装置1)では、第1受け部13cにメルフ型電子部品14が嵌合されることから、絶縁基板13とメルフ型電子部品14との位置ズレを抑制することができる。また、導電性部材15が、メルフ型電子部品14と絶縁基板13との間には形成されないことから、メルフ型電子部品14と絶縁基板13との間の柔軟性を高めることができ、絶縁基板13からメルフ型電子部品14への熱応力を、導電性部材15に吸収させ易くすることができる。これにより、メルフ型電子部品14に印加される熱応力を低減することができるので、信頼性の高い半導体装置(電子部品実装装置1)を実現することができる。
なお、上述の効果は、本実施の形態1のように絶縁基板13上に発熱量が比較的大きい電力半導体素子31を実装する場合に特に有効である。また、電力半導体素子31の素材は、ワイドバンドギャップ半導体(例えばSiCまたはGaNなど)を含むことが好ましい。このように構成した場合には、耐熱に優れた装置を実現することができる。
<実施の形態2>
図4は、本発明の実施の形態2に係る半導体装置の構成を示す上面図であり、図5は、当該構成を図4のA2−A2線に沿って示す断面図であり、図6は、当該構成を図4のB2−B2線に沿って示す断面図である。なお、本実施の形態2に係る半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図4〜図6に示すように、本実施の形態2では実施の形態1と同様に、金属パターン13bと、金属パターン13bの欠損部から露出された絶縁基板13とによって、第1受け部13cが形成されている。ただし本実施の形態2では実施の形態1と異なり、金属パターン13bの欠損部が金属パターン13bの−y側端から+y側端まで延設されることによって、金属パターン13bが−x側と+x側とに分離されている。そして、金属パターン13bの欠損部が、−x側の金属パターン13bの+x側端から−x側に向かって途中まで延設されるとともに、+x側の金属パターン13bの−x側端から+x側に向かって途中まで延設されている。これにより、金属パターン13bは、上記欠損部によって平面視において十字に切られて2つに分離されている。そして、当該分離された金属パターン13bの互いに対向する側部13dと、金属パターン13bの欠損部から露出された絶縁基板13とから、第1受け部(金属切り欠き部)13cが形成されている。
メルフ型電子部品14は、その延在方向をx方向に揃えた状態で、第1受け部13cに嵌合されている。ここでは、メルフ型電子部品14が嵌合された第1受け部(金属切り欠き部)13cが、メルフ型電子部品14の直径よりも狭い幅を有するように形成されており、メルフ型電子部品14の半分以下の下部分が、第1受け部(金属切り欠き部)13c内に嵌合されている。
本実施の形態2では実施の形態1と同様に、導電性部材15は、メルフ型電子部品14と絶縁基板13との間には形成されずに、メルフ型電子部品14と金属パターン13bとの間に形成されている。ただし本実施の形態2では実施の形態1と異なり、メルフ型電子部品14と絶縁基板13との間に空隙を設けた状態で、導電性部材15は、メルフ型電子部品14と、上記2つの金属パターン13bのそれぞれの2つの側部13d及びその上部とを接合している。これにより、2つの金属パターン13bがメルフ型電子部品14を介して電気的に接続される。
以上のような本実施の形態2に係る半導体装置(電子部品実装装置1)では、導電性部材15が、メルフ型電子部品14と絶縁基板13との間に空隙を設けた状態で、メルフ型電子部品14と、金属パターン13bの側部13d及びその上部とを接合する。これにより、メルフ型電子部品14と絶縁基板13との間の柔軟性をより高めることができるので、メルフ型電子部品14に印加される熱応力をより低減することができる。したがって、より信頼性の高い半導体装置(電子部品実装装置1)を実現することができる。
<実施の形態3>
図7は、本発明の実施の形態3に係る半導体装置の構成を示す上面図であり、図8は、当該構成を図7のA3−A3線に沿って示す断面図であり、図9は、当該構成を図7のB3−B3線に沿って示す断面図である。なお、本実施の形態3に係る半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図7〜図9に示すように、本実施の形態3では実施の形態1と同様に、金属パターン13bと、金属パターン13bの欠損部から露出された絶縁基板13とによって、第1受け部13c形成されている。そして、上記欠損部によって平面視において十字に切られて4つに分離されており、当該分離された金属パターン13bの互いに対向する側部13dと、金属パターン13bから露出された絶縁基板13とから、第1受け部(スリット)13cが形成されている。
メルフ型電子部品14は、その延在方向をx方向に揃えた状態で、第1受け部13cに嵌合されている。ここでは、メルフ型電子部品14が嵌合された第1受け部(スリット)13cが、メルフ型電子部品14の直径よりも狭い幅を有するように形成されており、メルフ型電子部品14の半分以下の下部分が、第1受け部(スリット)13c内に嵌合されている。
本実施の形態3では実施の形態2と同様に、導電性部材15は、メルフ型電子部品14と絶縁基板13との間には形成されずに、メルフ型電子部品14と金属パターン13bとの間に形成されている。そして、メルフ型電子部品14と絶縁基板13との間に空隙を設けた状態で、導電性部材15は、メルフ型電子部品14と、上記4つの金属パターン13bのそれぞれの側部13d及びその上部とを接合している。これにより、4つの金属パターン13bがメルフ型電子部品14を介して電気的に接続される。
以上のような本実施の形態3に係る半導体装置(電子部品実装装置1)では、導電性部材15が、メルフ型電子部品14と絶縁基板13との間に空隙を設けた状態で、メルフ型電子部品14と、金属パターン13bの側部13d及びその上部とを接合する。これにより、実施の形態2と同様に、メルフ型電子部品14に印加される熱応力をより低減することができるので、より信頼性の高い半導体装置(電子部品実装装置1)を実現することができる。また、本実施の形態3に係る第1受け部(スリット)13cは、実施の形態2に係る第1受け部(金属切り欠き部)13cよりも簡単に形成することができるので、半導体装置(電子部品実装装置1)を容易に形成することができる。
<実施の形態4>
図10は、本発明の実施の形態4に係る半導体装置の構成を示す上面図であり、図11は、当該構成を図10のA4−A4線に沿って示す断面図であり、図12は、当該構成を図10のB4−B4線に沿って示す断面図である。なお、本実施の形態4に係る半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図12に示すように、本実施の形態4では、金属パターン13bが金属パターン13bの欠損部により2つに分離されている。一方の金属パターン13bの他方の金属パターン13bに対向する側部13dの上部と、他方の金属パターン13bの一方の金属パターン13bに対向する側部13dの上部とのそれぞれに窪み(段差部)が形成されており、当該窪みにより第2受け部13eが構成されている。第2受け部13eの窪みは、例えば、メルフ型電子部品14の曲面形状と同じまたは類似する形状を有するように形成される。
本実施の形態4では実施の形態1と同様に、導電性部材15は、メルフ型電子部品14と絶縁基板13との間には形成されずに、メルフ型電子部品14と金属パターン13bとの間に形成されている。ただし本実施の形態4では実施の形態1と異なり、メルフ型電子部品14と絶縁基板13との間に空隙を設けた状態で、導電性部材15は、メルフ型電子部品14と、上記2つの金属パターン13bのそれぞれの窪みの内部とを接合している。これにより、2つの金属パターン13bがメルフ型電子部品14を介して電気的に接続される。
以上のような本実施の形態4に係る半導体装置(電子部品実装装置1)によれば、実施の形態1と同様の効果を得ることができる。また、メルフ型電子部品14を実施の形態1〜3に説明した第1受け部13cに嵌合するよりも、第2受け部13eに嵌合するほうが、メルフ型電子部品14の位置を、設計上の位置に合わせることが容易である。したがって、本実施の形態4によれば、メルフ型電子部品14が実装される位置の精度を高めることができる。
<実施の形態5>
図13は、本発明の実施の形態5に係る半導体装置の構成を示す上面図であり、図14は、当該構成を図13のA5−A5線に沿って示す断面図であり、図15は、当該構成を図10のB5−B5線に沿って示す断面図である。なお、本実施の形態5に係る半導体装置において、以上で説明した構成要素と同一または類似するものについては同じ参照符号を付し、異なる点を中心に以下説明する。
図13〜図15に示すように、本実施の形態5では、複数の導電性部材15同士の間に位置する絶縁基板13の表面上に、切り欠き部13fが形成されている。ここでは、切り欠き部13fは、複数の導電性部材15同士を隔てるように形成されている。
以上のような本実施の形態5に係る半導体装置(電子部品実装装置1)によれば、実施の形態1と同様の効果を得ることができる。また、切り欠き部13fにより、例えば導電性部材15がはんだである場合において、はんだボール、または、はんだブリッジを抑制することができる。したがって、歩留まりを改善することができる。また、絶縁基板13に切り欠き部13fを形成することにより、絶縁基板13に必要な材料の使用量を低減することができるので、低コスト化も期待できる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 電子部品実装装置、13 絶縁基板、13b 金属パターン、13c 第1受け部、13d 側部、13e 第2受け部、13f 切り欠き部、14 メルフ型電子部品、15 導電性部材、31 電力半導体素子。

Claims (9)

  1. 金属パターンが形成された絶縁基板と、
    メルフ型電子部品と
    を備え、
    前記金属パターンと前記金属パターンの欠損部から露出された前記絶縁基板とにより構成される第1受け部、または、前記金属パターンの欠損部により分離された前記金属パターンの互いに対向する側部の上部に形成された窪みにより構成される第2受け部に、前記メルフ型電子部品が嵌合され、
    前記メルフ型電子部品と前記金属パターンとの間に形成された導電性部材をさらに備え、
    前記導電性部材は、
    前記メルフ型電子部品と前記絶縁基板との間に形成されない、電子部品実装装置。
  2. 請求項1に記載の電子部品実装装置であって、
    前記第1受け部は、
    平面視において十字に切られて4つに分離された前記金属パターンの互いに対向する側部と、前記金属パターンの前記欠損部から露出された前記絶縁基板とから形成され、
    前記導電性部材は、
    前記メルフ型電子部品と前記絶縁基板とが接触された状態で、前記メルフ型電子部品と前記金属パターンの前記側部とを接合する、電子部品実装装置。
  3. 請求項1に記載の電子部品実装装置であって、
    前記メルフ型電子部品と前記絶縁基板との間に空隙を設けた状態で、前記メルフ型電子部品と前記金属パターンとを接合する、電子部品実装装置。
  4. 請求項3に記載の電子部品実装装置であって、
    前記第1受け部は、
    平面視において十字に切られて2つに分離された前記金属パターンの互いに対向する側部と、前記金属パターンの前記欠損部から露出された前記絶縁基板とから形成され、
    前記導電性部材は、
    前記メルフ型電子部品と前記金属パターンの前記側部及びその上部とを接合する、電子部品実装装置。
  5. 請求項3に記載の電子部品実装装置であって、
    前記第1受け部は、
    平面視において十字に切られて4つに分離された前記金属パターンの互いに対向する側部と、前記金属パターンの前記欠損部から露出された前記絶縁基板とから形成され、
    前記導電性部材は、
    前記メルフ型電子部品と前記金属パターンの前記側部及びその上部とを接合する、電子部品実装装置。
  6. 請求項1または請求項3に記載の電子部品実装装置であって、
    前記導電性部材は、
    前記メルフ型電子部品と前記金属パターンの前記第2受け部の前記窪みの内部とを接合する、電子部品実装装置。
  7. 請求項1から請求項6のいずれか1項に記載の電子部品実装装置であって、
    複数の前記導電性部材同士の間に位置する前記絶縁基板の表面上に、切り欠き部が形成された、電子部品実装装置。
  8. 請求項1から請求項7のいずれか1項に記載の電子部品実装装置と、
    前記絶縁基板上に実装された電力半導体素子と
    を備える、半導体装置。
  9. 請求項8に記載の半導体装置であって、
    前記電力半導体素子の材質はワイドバンドギャップ半導体を含む、半導体装置。
JP2013253978A 2013-12-09 2013-12-09 電子部品実装装置及びそれを備える半導体装置 Active JP6289063B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013253978A JP6289063B2 (ja) 2013-12-09 2013-12-09 電子部品実装装置及びそれを備える半導体装置
US14/452,785 US9723718B2 (en) 2013-12-09 2014-08-06 Electronic component mounting device and semiconductor device including the same
DE102014222601.5A DE102014222601B4 (de) 2013-12-09 2014-11-05 Vorrichtung mit montierten elektronischen Komponenten und Halbleitervorrichtung mit derselben
CN201410747912.5A CN104703406B (zh) 2013-12-09 2014-12-09 电子部件安装装置及具备电子部件安装装置的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013253978A JP6289063B2 (ja) 2013-12-09 2013-12-09 電子部品実装装置及びそれを備える半導体装置

Publications (3)

Publication Number Publication Date
JP2015115342A true JP2015115342A (ja) 2015-06-22
JP2015115342A5 JP2015115342A5 (ja) 2016-02-18
JP6289063B2 JP6289063B2 (ja) 2018-03-07

Family

ID=53185527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253978A Active JP6289063B2 (ja) 2013-12-09 2013-12-09 電子部品実装装置及びそれを備える半導体装置

Country Status (4)

Country Link
US (1) US9723718B2 (ja)
JP (1) JP6289063B2 (ja)
CN (1) CN104703406B (ja)
DE (1) DE102014222601B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108282957B (zh) * 2018-01-30 2019-10-15 维沃移动通信有限公司 一种印制电路板、印制电路板的制作方法及移动终端
JP2022019309A (ja) * 2020-07-17 2022-01-27 ローム株式会社 半導体装置
EP4220706A1 (de) * 2022-02-01 2023-08-02 Siemens Aktiengesellschaft Anordnung für eine halbleiteranordnung mit mindestens einem passiven bauelement und einem substrat

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991769U (ja) * 1982-12-13 1984-06-21 富士電気化学株式会社 部品実装用ランド形状
JPS61174795A (ja) * 1985-01-30 1986-08-06 株式会社東芝 印刷配線板及びそれに取り付けられるチツプ部品の半田付けチエツク方法
JPH02148884A (ja) * 1988-11-30 1990-06-07 Taiyo Yuden Co Ltd 電子部品塔載ランドとその形成方法
JPH0362U (ja) * 1989-05-19 1991-01-07
JPH03280591A (ja) * 1990-03-29 1991-12-11 Taiyo Yuden Co Ltd 電子部品の半田付方法
WO2013132644A1 (ja) * 2012-03-09 2013-09-12 三菱電機株式会社 半導体モジュール

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2809115B2 (ja) * 1993-10-13 1998-10-08 ヤマハ株式会社 半導体装置とその製造方法
JPH098441A (ja) 1995-06-22 1997-01-10 Fuji Electric Co Ltd 半導体装置
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
JP2002198638A (ja) 2000-12-27 2002-07-12 Shinko Electric Ind Co Ltd チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
DE10256058A1 (de) 2002-11-30 2004-06-24 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbesserten EMV Eigenschaften
JP4458780B2 (ja) 2003-07-11 2010-04-28 シチズン電子株式会社 電波時計用のアンテナ装置
JP2006032511A (ja) 2004-07-14 2006-02-02 Citizen Electronics Co Ltd 基板及び実装基板
US7876577B2 (en) * 2007-03-12 2011-01-25 Tyco Electronics Corporation System for attaching electronic components to molded interconnection devices
KR20090129791A (ko) * 2008-06-13 2009-12-17 가부시키가이샤 교토 소프트웨어 리서치 다치 플래시 메모리
CN101616544B (zh) 2009-08-12 2012-05-23 杭州华三通信技术有限公司 一种pcb组件及实现方法
JP5738226B2 (ja) * 2012-03-22 2015-06-17 三菱電機株式会社 電力用半導体装置モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5991769U (ja) * 1982-12-13 1984-06-21 富士電気化学株式会社 部品実装用ランド形状
JPS61174795A (ja) * 1985-01-30 1986-08-06 株式会社東芝 印刷配線板及びそれに取り付けられるチツプ部品の半田付けチエツク方法
JPH02148884A (ja) * 1988-11-30 1990-06-07 Taiyo Yuden Co Ltd 電子部品塔載ランドとその形成方法
JPH0362U (ja) * 1989-05-19 1991-01-07
JPH03280591A (ja) * 1990-03-29 1991-12-11 Taiyo Yuden Co Ltd 電子部品の半田付方法
WO2013132644A1 (ja) * 2012-03-09 2013-09-12 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
DE102014222601B4 (de) 2022-05-12
CN104703406A (zh) 2015-06-10
US20150163916A1 (en) 2015-06-11
US9723718B2 (en) 2017-08-01
JP6289063B2 (ja) 2018-03-07
DE102014222601A1 (de) 2015-06-11
CN104703406B (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
JP2016213308A (ja) プリント回路板及びプリント配線板
JP2012212713A (ja) 半導体装置の実装構造
JP6289063B2 (ja) 電子部品実装装置及びそれを備える半導体装置
JP6043049B2 (ja) 半導体装置の実装構造及び半導体装置の実装方法
JP2015115471A (ja) 電力用半導体装置
JP6517442B1 (ja) 電子モジュール
JP5429413B2 (ja) 半導体装置
WO2015125772A1 (ja) 電極リードおよび半導体装置
KR102076893B1 (ko) 전자 제어 장치
JP2016082092A (ja) 半導体装置
JP5409551B2 (ja) 半導体装置
JP5177174B2 (ja) 半導体装置
JP5950586B2 (ja) 高周波モジュール
JP5124329B2 (ja) 半導体装置
JP6540587B2 (ja) パワーモジュール
JP2017059597A (ja) チップ抵抗器
TW201628220A (zh) 發光二極體模組及其製造方法
JP5268994B2 (ja) 半導体モジュールとその製造方法
JP6891612B2 (ja) 半導体装置
JP2013258376A (ja) 半導体装置
JP2020072096A (ja) 実装基板
JP2021190526A (ja) 基板、電子部品、及び電子機器
JP2015141857A (ja) プレスフィット端子および電力用半導体装置
JP2012049195A (ja) 半導体装置及びリードフレーム
JP2012069760A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180206

R150 Certificate of patent or registration of utility model

Ref document number: 6289063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250