JP5738226B2 - 電力用半導体装置モジュール - Google Patents

電力用半導体装置モジュール Download PDF

Info

Publication number
JP5738226B2
JP5738226B2 JP2012064757A JP2012064757A JP5738226B2 JP 5738226 B2 JP5738226 B2 JP 5738226B2 JP 2012064757 A JP2012064757 A JP 2012064757A JP 2012064757 A JP2012064757 A JP 2012064757A JP 5738226 B2 JP5738226 B2 JP 5738226B2
Authority
JP
Japan
Prior art keywords
base plate
semiconductor device
power semiconductor
electrode layer
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012064757A
Other languages
English (en)
Other versions
JP2013197432A (ja
Inventor
和博 森下
和博 森下
古賀　万寿夫
万寿夫 古賀
林田　幸昌
幸昌 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012064757A priority Critical patent/JP5738226B2/ja
Priority to US13/531,843 priority patent/US8569890B2/en
Priority to DE102012218304.3A priority patent/DE102012218304B4/de
Publication of JP2013197432A publication Critical patent/JP2013197432A/ja
Application granted granted Critical
Publication of JP5738226B2 publication Critical patent/JP5738226B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は電力用半導体装置モジュールに関し、特に、モーターなどの電気機器を制御する電力変換装置などに用いられる電力用半導体装置モジュールに関する。
従来の電力用半導体装置モジュール、特に鉄道用などの高い信頼性を要求される用途に使用される電力用半導体装置モジュールにおいては、例えば特許文献１に開示されているように、銅などで構成されるベース板上に、両面に電極層が設けられた絶縁基板が半田付けにより接合され、絶縁基板上には、例えばＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やフリーホイールダイオードなどの半導体チップが半田付けにより接合された構成を採っている。
このような構成の電力用半導体装置モジュールにおいては、ベース板、絶縁基板、絶縁基板の電極層および半田厚みは、何れも各部均一の厚さに設定されており、熱抵抗が均等になるように構成されている。
特開２００６−３４４８４１号公報
昨今は、シリコン基板に代わる半導体基板として、ワイドバンドギャップを有する半導体、例えば、炭化珪素（ＳｉＣ）、窒化ガリウム系材料やダイヤモンドで構成される半導体基板を用いた半導体素子の開発がなされている。
例えば、炭化珪素半導体素子は、これまでのシリコン半導体素子よりも電流密度を上げて動作することが可能である。しかし、従来構造のパッケージに炭化珪素半導体素子で構成される半導体チップ（ＳｉＣ半導体チップ）を搭載した場合、電流密度の増加に合わせて熱抵抗を下げた構成にしないと、半導体チップの発熱による温度上昇を抑えることができず、製品寿命が低下するという課題があった。
本発明は上記のような問題点を解消するためになされたもので、ＳｉＣ半導体チップなどのワイドバンドギャップを有する半導体素子で構成される半導体チップを搭載した場合でも、半導体チップの発熱による温度上昇を抑えることができる電力用半導体装置モジュールを提供することを目的とする。
本発明に係る電力用半導体装置モジュールは、ベース板と、前記ベース板上に搭載された絶縁基板と、前記絶縁基板上に搭載された電力用半導体装置とを備え、前記ベース板、前記絶縁基板および前記電力用半導体装置がモジュール化された電力用半導体装置モジュールであって、前記絶縁基板は、第１の主面上に配設された第１の電極層と、第２の主面上に配設された第２の電極層とを有し、前記電力用半導体装置は、前記第１の電極層上に接合され、前記第２の電極層は、前記ベース板の第１の主面上に接合され、前記電力用半導体装置の直下に対応する部分の前記ベース板に、熱抵抗を低減する熱抵抗低減部を備え、前記熱抵抗低減部は、前記ベース板の前記電力用半導体装置の直下に対応する部分にその一部が前記ベース板の前記第１の主面から垂直に突出するように埋め込まれた金属の熱伝導ブロックで構成され、前記第２の電極層は、前記電力用半導体装置の直下に対応する部分に設けられた凹部を有し、前記絶縁基板は、前記凹部に前記熱伝導ブロックの突出部分が挿入されるように前記ベース板上に搭載される。
本発明に係る電力用半導体装置モジュールによれば、電力用半導体装置の直下に対応する部分のベース板に、熱抵抗を低減する熱抵抗低減部を備えるので、放熱効率が高まり、電力用半導体装置の動作時の発熱による温度上昇を抑えることができる。
本発明に係る実施の形態１の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態１の電力用半導体装置モジュールのベース板の製造方法を説明する図である。 本発明に係る実施の形態１の電力用半導体装置モジュールのベース板の製造方法を説明する図である。 本発明に係る実施の形態２の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態３の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態３の電力用半導体装置モジュールの製造方法を説明する図である。 本発明に係る実施の形態３の電力用半導体装置モジュールの変形例の構成を示す断面図である。 本発明に係る実施の形態４の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態５の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態６の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態６の電力用半導体装置モジュールの変形例の構成を示す断面図である。 本発明に係る実施の形態７の電力用半導体装置モジュールの構成を示す断面図である。 本発明に係る実施の形態７の電力用半導体装置モジュールのベース板の平面図である。
＜実施の形態１＞
＜装置構成＞
図１および図２を用いて、本発明に係る電力用半導体装置モジュールの実施の形態１について説明する。
図１は、実施の形態１の電力用半導体装置モジュール１００の構成を示す断面図である。図１に示すように、電力用半導体装置モジュール１００は、絶縁基板２の上主面に設けられた上面電極層１１上に、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）チップ３およびダイオードチップ４が半田層５を介して接合されており、絶縁基板２は、その下主面に設けられた下面電極層１２が半田層１０を介してベース板１の上主面に接合された構成となっている。なお、ＩＧＢＴチップ３およびダイオードチップ４の少なくとも一方はＳｉＣ半導体チップであり、図１ではダイオードチップ４がＳｉＣ半導体チップである場合を例示している。
絶縁基板２は、ＡｌＮ（窒化アルミ）、Ａｌ２Ｏ３（アルミナ）およびＳｉ２Ｎ３の何れかで構成された絶縁性を有する基板であり、絶縁基板２の上面電極層１１は、ＩＧＢＴチップ３およびダイオードチップ４、端子板１３を搭載する領域と、端子板１４を搭載する領域とで電気的に分離されたパターンを有しており、端子板１３および１４も上面電極層１１の互いに電気的に分離された領域に接続されている。
ＩＧＢＴチップ３の上面電極とダイオードチップ４の上面電極との間や、ダイオードチップ４の上面電極と端子板１４との間は、例えばアルミニウムのワイヤ配線ＷＲで電気的に接続され、ＩＧＢＴチップ３の下面電極とダイオードチップ４の下面電極との間は、電極層１１で電気的に接続されている。
例えば、ＩＧＢＴチップ３がインバータを構成するスイッチングデバイスである場合、ダイオードチップ４はフリーホイールダイオードとして機能するように、ＩＧＢＴチップ３に対して順電流が還流する向きに並列に接続され、ＩＧＢＴチップ３のエミッタとダイオードチップ４のアノードとはワイヤ配線ＷＲを介して端子板１４に電気的に接続され、ＩＧＢＴチップ３のコレクタとダイオードチップ４のカソードとは上面電極層１１を介して端子板１３に電気的に接続される構成となる。なお、ＩＧＢＴチップ３のゲートは、ワイヤ配線を介してゲート端子板に接続されるが、これらについては図示を省略している。
ベース板１は絶縁基板２を搭載した上主面側がケースＣＳで囲まれ、ケースＣＳの上部は蓋ＣＶで覆われ、ベース板１、ケースＣＳおよび蓋ＣＶで規定される領域内にはシリコーンゲルＳＧが入れられ、絶縁基板２を含めてＩＧＢＴチップ３等が封止されている。
ベース板１は、Ａｌ-ＳｉＣ（アルミニウム・シリコンカーバイト）などのアルミニウムとセラミックスで構成される金属基複合材料（Metal Matrix Composite）で構成されている。
Ａｌ-ＳｉＣは、ＳｉＣの粉末をバインダーと共に成形して得られるＳｉＣ多孔質成形体（ＳｉＣプリフォーム）６に、アルミニウムを含浸することで得られ、図１においては、ＳｉＣプリフォーム６の表面をアルミニウム８が覆うように表現しているが、実際には、ＳｉＣプリフォーム６の多孔質構造にアルミニウム８が含浸した構成となっている。
図１に示すベース板１は、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置に、ＳｉＣプリフォーム６よりも熱伝導率の高いアルミニウムや銅などの金属材料で構成された熱伝導ブロック７が埋め込まれた構成となっている。
このため、熱伝導ブロック７を有さない構成に比べて、ダイオードチップ４の直下に対応する部分の熱抵抗が低減される。このような機能を有する熱伝導ブロック７を熱抵抗低減部と呼称する。
そして、ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２、下面電極層１２および半田層１０を介して熱伝導ブロック７に伝わり、熱伝導率の高い熱伝導ブロック７を介して、外部へと放出される。
このように構成された電力用半導体装置モジュール１００は、ダイオードチップ４が動作した際に発する熱の放熱効率が高まり、温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
＜製造方法＞
次に、図２および図３を用いてベース板１の製造方法について説明する。ベース板１は、先に説明したようにＳｉＣプリフォーム６に、アルミニウムを含浸することで得られるが、ＳｉＣプリフォーム６の製造方法や、アルミニウムの含浸方法については周知の技術を用いることができるので説明は省略する。
図２にはベース板１の製造方法を模式的に示しており、図２の（ａ）部には平面図を、また、図２の（ｂ）部には、平面図におけるＡ−Ａ線での断面図を示す。
まず、図２の（ａ）部に示すように、熱伝導ブロック７を埋め込む部分が貫通孔ＴＨとなったＳｉＣプリフォーム６を準備する。そして、貫通孔ＴＨに熱伝導ブロック７を構成する金属ブロックを挿入する。
なお、熱伝導ブロック７の厚さはＳｉＣプリフォーム６の厚さとほぼ同じであり、アルミニウムの含浸作業で金属ブロックもアルミニウム層で覆われるので、そのアルミニウム層の厚みも考慮して金属ブロックの高さを設定する。これにより、熱伝導ブロック７の一方端面はベース板１の上主面と同一平面となり、熱伝導ブロック７の他方端面はベース板１の下主面と同一平面となる。なお、アルミニウムの含浸後にベース板１の上下主面と同一平面になっていない場合には、ベース板１の上下主面を研磨することで平坦化すれば良い。
ここで、貫通孔ＴＨの平面形状は、ダイオードチップ４の平面形状に合わせた矩形状となっているが、矩形状に限定されるものではなく、円形状や楕円状であっても良い。また、その平面寸法は、ダイオードチップ４の平面寸法と同程度か、それよりも大きく形成する。
また、貫通孔ＴＨと熱伝導ブロック７とは、貫通孔ＴＨに熱伝導ブロック７が挿入可能であると共に、アルミニウムの含浸作業で、貫通孔ＴＨと熱伝導ブロック７との間にアルミニウムが浸入できる程度には隙間ができるような寸法公差で設計される。
貫通孔ＴＨに熱伝導ブロック７を挿入した状態でアルミニウムの含浸を行うことで、ＳｉＣプリフォーム６の多孔質構造にアルミニウムが含浸すると共に、貫通孔ＴＨと熱伝導ブロック７との間にもアルミニウムが浸入し、図３に示すように、熱伝導ブロック７がベース板１に埋め込まれた構成となる。
また、上記では、ベース板１が、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成される例について説明したが、ベース板１の材質はこれに限定されるものではなく、例えばアルミナセラミックスで構成される場合などにも本発明は有効である。
＜実施の形態２＞
図４を用いて、本発明に係る電力用半導体装置モジュールの実施の形態２について説明する。図４は、実施の形態２の電力用半導体装置モジュール１００Ａの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図４においてはベース板１Ａと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
ベース板１Ａは、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成され、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置のＳｉＣプリフォーム６の上下主面に凹部ＣＰがそれぞれ設けられており、当該部分のＳｉＣプリフォーム６の厚さが局所的に薄くなると共に、凹部ＣＰにアルミニウム層８０が充填された構成となっている。
アルミニウム層８０は、ベース板１Ａの製造工程で、ＳｉＣプリフォーム６にアルミニウムを含浸させる際に凹部ＣＰにアルミニウムが充填されることで形成される。
なお、凹部ＣＰをベース板１Ａの上主面側および下主面側に設けることで、一方だけに設ける場合に比べて、１つあたりの凹部ＣＰの深さを浅くでき、アルミニウムの充填に要する時間が短くて済むという利点がある。
アルミニウム層８０では、ベース板１Ａの他の部分に比べて熱抵抗が低減されるので、このような機能を有するアルミニウム層８０を熱抵抗低減部と呼称する。
ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２、下面電極層１２および半田層１０を介してアルミニウム層８０に伝わり、薄くなったＳｉＣプリフォーム６および下主面側のアルミニウム層８０を介して、外部へと放出される。
このように構成された電力用半導体装置モジュール１００Ａは、ダイオードチップ４が動作した際に発する熱の放熱効率が高まり、チップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
また、ベース板１Ａは、実施の形態１のベース板１に比べて、熱伝導ブロック７のような特別な材料を必要とせず、従来と同じ製法で製造することができるという利点も有している。
なお、ダイオードチップ４の直下に対応する位置のＳｉＣプリフォーム６の厚みは、例えば、他の部分の厚みの半分程度とする。他の部分の厚みが、例えば５ｍｍであれば、ダイオードチップ４の直下に対応する位置の厚みは約２．５ｍｍとなり、凹部ＣＰの深さは１．２５ｍｍ程度となる。凹部ＣＰにはアルミニウムが一杯に充填されるので、アルミニウム層８０厚さは凹部ＣＰの深さと同程度となる。
また、上記では、凹部ＣＰはベース板１Ａの上主面側と下主面側とで同じ深さとした例を示したが、上主面側ではより深く、下主面側ではより浅くなるように構成しても良いし、上主面側だけに形成しても良い。
＜実施の形態３＞
図５を用いて、本発明に係る電力用半導体装置モジュールの実施の形態３について説明する。図５は、実施の形態３の電力用半導体装置モジュール１００Ｂの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図５においてはベース板１Ｂと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
ベース板１Ｂは、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成され、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置には貫通孔ＴＨ１が設けられている。
また、絶縁基板２の下面電極層１２Ａは、ダイオードチップ４の直下に対応する位置に凸部９Ａを有している。凸部９Ａは、ベース板１Ｂの貫通孔ＴＨ１に挿入された場合に、その端面がベース板１Ｂの下主面と同一平面をなすように、半田層１０の厚みとベース板１Ｂの厚みを足し合わせた高さを有している。
従って、絶縁基板２を、凸部９Ａがベース板１Ｂの貫通孔ＴＨ１に挿入されるようにベース板１Ｂ上に搭載し、半田層１０による接合を行うことで、ダイオードチップ４の直下に対応する部分では半田層１０による接合部がなくなる。
下面電極層１２Ａは、熱伝導率の高いアルミニウムや銅などの金属材料で構成されているため、凸部９Ａが設けられた部分では、半田層１０を介して接合されている部分に比べて熱抵抗が低減される。このような機能を有する凸部９Ａを熱抵抗低減部と呼称する。
ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２を介して下面電極層１２の凸部９Ａに伝わり、熱伝導率の高い凸部９Ａを介して、外部へと放出される。ここで、凸部９Ａの端面は、ベース板１Ｂの下主面において貫通孔ＴＨ１から露出するが、ベース板１Ｂの下主面はヒートシンク上に搭載されるので、貫通孔ＴＨ１から露出した凸部９Ａの端面は、ヒートシンクにより接触して冷却されることとなる。
このように構成された電力用半導体装置モジュール１００Ｂは、ダイオードチップ４が動作した際のチップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
また、絶縁基板２の下面電極層１２Ａが凸部９Ａを有していることで、ベース板１Ｂに対する絶縁基板２の位置決めが容易となるという利点も有している。
ここで、ベース板１Ｂに設ける貫通孔ＴＨ１の平面形状は、ダイオードチップ４の平面形状に合わせた矩形状としても良いし、円形状や楕円状であっても良い。また、その平面寸法は、ダイオードチップ４の平面寸法と同程度か、それよりも大きく形成する。
また、貫通孔ＴＨ１と絶縁基板２の下面電極層１２Ａの凸部９Ａとは、貫通孔ＴＨ１に凸部９Ａが挿入可能であると共に、半田層１０による接合作業で、貫通孔ＴＨ１と凸部９Ａとの間に半田が浸入しないように密着することが望ましい。
ただし、貫通孔ＴＨ１と凸部９Ａとの間に隙間ができないように寸法公差を設定すると、両者を係合させる作業が難しく可能性がある。そのため、貫通孔ＴＨ１と凸部９Ａとの間には、係合をスムーズに行うための隙間ができるように寸法公差を設定し、当該隙間を通って半田がベース板１Ｂの下主面側に流れ出ることを防止する構成を採る。
例えば、凸部９Ａの表面にシリコーンゴムを塗布した状態で貫通孔ＴＨ１に挿入し、シリコーンゴムにより接着を行っても良い。この場合、貫通孔ＴＨ１と凸部９Ａとの間にはシリコーンゴムが存在するので、半田がベース板１Ｂの下主面側に流れ出ることを防止できる。
また、半田付けを行う際の治具（ｊｉｇ）に、半田流出を防止する構成を設けても良い。この構成の一例について、図６を用いて説明する。
図６は、半田付けを行う際の治具ＪＧに電力用半導体装置モジュール１００Ｂを取り付けた状態を示す断面図である。図６に示すように、絶縁基板２をベース板１Ｂ上に搭載して半田層１０による接合を行う場合には、ベース板１Ｂを有底無蓋の箱状の治具ＪＧに入れる。そして、半田材をベース板１Ｂの上主面側に配置し、治具ＪＧごとベース板１Ｆを加熱して半田材を溶融させる。このとき、溶けた半田材がベース板１Ｂの貫通孔ＴＨ１に流れ込まないように半田材を配置する。
その後、絶縁基板２を、凸部９Ａがベース板１Ｂの貫通孔ＴＨ１に挿入されるようにベース板１Ｂ上に搭載することで、溶けた半田材が絶縁基板２の下面電極層１２とベース板１Ｂの上主面との間で広がり、絶縁基板２がベース板１Ｂ上に接合される。
ここで、治具ＪＧの底面部には、ベース板１Ｂの貫通孔ＴＨ１の周縁に対応する部分に、ＯリングなどのパッキンＯＲを嵌め込むための溝ＧＲが設けられ、そこにパッキンＯＲが嵌め込まれている。このパッキンＯＲを、貫通孔ＴＨ１と凸部９Ａとの間の隙間の出口を塞ぐ位置に設けることで、溶けた半田材が貫通孔ＴＨ１と凸部９Ａとの間の隙間に浸入したとしても、ベース板１Ｂの下主面側に流れ出ることを防止できる。
半田材が固化した後に治具ＪＧからベース板１Ｂを取り外すことで、絶縁基板２がベース板１Ｂ上に接合された構成が得られる。
また、上記では、ベース板１Ｂが、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成される例について説明したが、ベース板１Ｂの材質はこれに限定されるものではなく、例えばアルミナセラミックスで構成される場合などにも本発明は有効である。
＜変形例＞
以上説明した実施の形態３の電力用半導体装置モジュール１００Ｂにおいては、ベース板１Ｂに設けた通孔ＴＨ１に、絶縁基板２の下面電極層１２Ａに設けた凸部９Ａが挿入され、凸部９Ａの端面は、ベース板１Ｂの下主面において貫通孔ＴＨ１から露出する構成を有していたが、図７に示すような構成を採っても良い。
すなわち、図７に示す電力用半導体装置モジュール１００Ｃにおいては、ベース板１Ｃの、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置には凹部ＣＰ１が設けられて、絶縁基板２の下面電極層１２Ｂは、ダイオードチップ４の直下に対応する位置に凸部９Ｂを有した構成となっている。
そして、ベース板１Ｃの凹部ＣＰ１に、絶縁基板２の下面電極層１２Ｂの凸部９Ｂが挿入される構成となっている。
ここで、凸部９Ｂは、半田層１０の厚みと凹部ＣＰ１の深さを足し合わせた厚みを有している。なお、凹部ＣＰ１は、ベース板１Ｃの厚みの半分に達する深さを有している。
また、凹部ＣＰ１は、ベース板１ＣのＳｉＣプリフォーム６を貫通するように設けた貫通孔ＴＨ２にアルミニウムの含浸工程で充填されたアルミニウム層８１を底面部とするように設けられており、凹部ＣＰ１の底面はアルミニウム層８１の表面となっている。従って、凹部ＣＰ１に挿入された凸部９Ｂの端面はアルミニウム層８１に接触することとなる。
このような、ベース板１Ｃに設けられたアルミニウム層８１では、ベース板１Ｃの他の部分に比べて熱抵抗が低減される。従って、このような機能を有するアルミニウム層８１を熱抵抗低減部と呼称する。
ここで、ベース板１Ｃに設ける凹部ＣＰ１の平面形状は、ダイオードチップ４の平面形状に合わせた矩形状としても良いし、円形状や楕円状であっても良い。また、その平面寸法は、ダイオードチップ４の平面寸法と同程度か、それよりも大きく形成する。
絶縁基板２を、凸部９Ｂがベース板１Ｃの凹部ＣＰ１に挿入されるようにベース板１Ｃ上に搭載し、半田層１０による接合を行うことで、ダイオードチップ４の直下に対応する部分では半田層１０による接合部がなくなる。
下面電極層１２Ｂは、熱伝導率の高いアルミニウムや銅などの金属材料で構成されているため、凸部９Ｂが設けられた部分では、半田層１０を介して接合されている部分に比べて熱抵抗が低減される。このような機能を有する凸部９Ｂを熱抵抗低減部と呼称する。
ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２を介して下面電極層１２の凸部９Ｂに伝わり、熱伝導率の高い凸部９Ｂを介してアルミニウム層８１に伝わり、外部へと放出される。
絶縁基板２の下面電極層１２の凸部９Ｂがベース板１Ｃの凹部ＣＰ１に挿入されるので、半田層１０による接合作業で、凹部ＣＰ１と絶縁基板２の下面電極層１２Ｂの凸部９Ｂとの間の隙間に半田が浸入しても、半田がベース板１Ｃの下主面側に流れ出ることはなく、問題は生じない。
このため、凹部ＣＰ１と凸部９Ｂとの間に隙間ができないように寸法公差を設定する必要もなく、凹部ＣＰ１と凸部９Ｂとの間に、係合をスムーズに行うための隙間ができるように寸法公差を設定した場合でも、半田がベース板１Ｃの下主面側に流れ出ることを防止する構成を採る必要はなく、製造工程を簡略化できるという利点がある。
なお、上記では、凸部９Ｂは、半田層１０の厚みとベース板１Ｃの厚みの半分を足し合わせた厚みを有し、凹部ＣＰ１は、ベース板１Ｃの厚みの半分に達する深さを有しているものとして説明したが、これに限定されるものではない。
例えば、凸部９Ｂの厚さをベース板１Ｃの厚みの３０％〜７０％に設定し、これに合わせて、凹部ＣＰ１も、ベース板１Ｃの厚みの３０％〜７０％の深さに設定しても良い。
なお、ベース板１Ｃの製造方法については、まず、凹部ＣＰ１を設ける部分が貫通孔ＴＨ２となったＳｉＣプリフォーム６を準備する。そして、アルミニウムの含浸を行うことで貫通孔ＴＨ２にアルミニウムを充填する。その後、アルミニウムで一杯になった貫通孔ＴＨ２部分の上主面側に、機械加工等で凹部ＣＰ１を設けることでベース板１Ｃが得られる。
＜実施の形態４＞
図８を用いて、本発明に係る電力用半導体装置モジュールの実施の形態４について説明する。図８は、実施の形態４の電力用半導体装置モジュール１００Ｄの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図８においてはベース板１Ｄと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
ベース板１Ｄは、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成された従来的な構造のベース板であるが、絶縁基板２Ａの上面電極層１１Ａは、ＩＧＢＴチップ３およびダイオードチップ４の直下に対応する部分が、それぞれ凹部ＣＰ１１およびＣＰ１２となっており、厚みが他の部分よりも薄くなっている。
ここで、凹部ＣＰ１１およびＣＰ１２の平面形状は、それぞれＩＧＢＴチップ３およびダイオードチップ４の平面形状に合わせた矩形状としても良いし、円形状や楕円状であっても良い。また、これらの平面寸法は、それぞれＩＧＢＴチップ３およびダイオードチップ４の平面寸法と同程度か、それよりも大きく形成する。
また、下面電極層１２Ｃは、ダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の厚みが他の部分よりも厚くなっている。
このような構成を採ることで、ダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の半田層１０の厚みを薄くすることができ、熱伝導率の小さい半田層１０の厚みが薄くなることで、ＩＧＢＴチップ３およびダイオードチップ４の直下に対応する位置では、他の部分に比べて熱抵抗が低減される。
このように構成された電力用半導体装置モジュール１００Ｄは、ＩＧＢＴチップ３やダイオードチップ４が動作した際に発する熱の放熱効率が高まり、チップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
また、電力用半導体装置モジュール１００Ｄでは、ベース板１Ｄとして従来的な構造のベース板を使用することができるので、製造コストの増加を抑制することができる。
ここで、上面電極層１１Ａのダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の厚みは薄くし、下面電極層１２Ｃの厚みは厚くしているので、上面電極層１１Ａと下面電極層１２Ｃとのトータルの厚みはそれほど薄くはならないが、半田層１０の厚みが薄くなることで熱抵抗の低減効果は得られる。
なお、半田層１０の厚みを全体的に薄くすれば、さらなる熱抵抗の低減効果が得られるが、その場合、温度サイクルによる熱ストレスで半田層１０にクラックが生じる可能性がある。そのため、ダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の厚みだけ薄くし、外周部分の厚みを保つようにしている。
そして、外周部分の厚みを保つには、絶縁基板２の下主面とベース板１Ｄの上主面との間を狭くすることはできず、結果として、下面電極層１２Ｃの厚みを厚くすることで、ダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の半田層１０の厚みだけを薄くした構成となっている。
なおダイオードチップ４およびＩＧＢＴチップ３の直下に対応する部分の半田層１０は、通常は２００μｍ〜３００μｍの厚さを有しており、熱抵抗の低減効果を得るには２００μｍよりも薄くするものとし、例えば２０μｍ〜１５０μｍとする。
また、上記では、ベース板１Ｄが、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成される例について説明したが、ベース板１Ｄの材質はこれに限定されるものではなく、例えばアルミナセラミックスで構成される場合などにも本発明は有効である。
＜実施の形態５＞
図９を用いて、本発明に係る電力用半導体装置モジュールの実施の形態５について説明する。図９は、実施の形態５の電力用半導体装置モジュール１００Ｅの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図９においてはベース板１Ｅと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
ベース板１Ｅは、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成され、絶縁基板２の下面電極層１２の直下に対応する位置に凹部ＣＰ２が設けられている。
そして、絶縁基板２は、下面電極層１２が凹部ＣＰ２に挿入されるようにベース板１Ｅ上に搭載され、半田層１０を介してベース板１Ｅの上主面に接合された構成となっている。
ベース板１Ｅに凹部ＣＰ２を設けることで、下面電極層１２の直下に対応する位置のベース板１Ｅの厚みを薄くすることができる。このため、当該部分の熱抵抗が低減される。このような機能を有するベース板１Ｅの厚みが薄くなった部分を熱抵抗低減部と呼称する。
このように構成された電力用半導体装置モジュール１００Ｅは、ＩＧＢＴチップ３やダイオードチップ４が動作した際に発する熱の放熱効率が高まり、チップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
また、ベース板１Ｅが凹部ＣＰ２を有していることで、ベース板１Ｅに対する絶縁基板２の位置決めが容易となるという利点も有している。
また、絶縁基板２の下面電極層１２とベース板１Ｅの凹部ＣＰ２とを接合する半田層１０の厚みは、実施の形態１〜３で説明した電力用半導体装置モジュール１００〜１００Ｃの半田層１０に比べて薄いので、半田層１０の厚みが薄くなることによる熱抵抗の低減効果も得られる。
また、ベース板１Ｅの凹部ＣＰ２に下面電極層１２が挿入されることになるため、両者に挟まれた半田層１０は、平面的な形状ではなく段差を有した形状となるため、半田層１０の厚みが薄くても、温度サイクルによる熱ストレスで半田層１０の端縁部からクラックが生じた場合でも、段差部の存在によりクラックが直線的に進展することが抑制され、製品寿命の低下を抑制できる。
ここで、ベース板１Ｅに設ける凹部ＣＰ２の平面形状は、絶縁基板２の下面電極層１２の平面形状に合わせた矩形状としても良いし、円形状や楕円状であっても良い。また、その平面寸法は、下面電極層１２の平面寸法と同程度か、それよりも大きく形成する。
なお、凹部ＣＰ２を設けることによりベース板１Ｅの厚みをどの程度薄くするかは、熱ストレスによる「ねじれ」や「反り」を考慮して決定され、例えば、ベース板１Ｅの本来の厚みの２０％〜３０％の厚さとなるように凹部ＣＰ２の深さを決定する。
また、上記では、ベース板１Ｅが、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成される例について説明したが、ベース板１Ｅの材質はこれに限定されるものではなく、例えばアルミナセラミックスで構成される場合などにも本発明は有効である。
＜実施の形態６＞
図１０を用いて、本発明に係る電力用半導体装置モジュールの実施の形態６について説明する。図１０は、実施の形態６の電力用半導体装置モジュール１００Ｆの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図１０においてはベース板１Ｆと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
図１０に示すベース板１Ｆは、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置に、ＳｉＣプリフォーム６よりも熱伝導率の高いアルミニウムや銅などの金属材料で構成された熱伝導ブロック７Ａが、その一部がベース板１Ｆの上主面から垂直に突出するように埋め込まれている。なお、熱伝導ブロック７Ａの一方端面はベース板１Ｆの上主面から垂直に突出し、他方端面はベース板１Ｆの下主面と同一平面をなす。
また、絶縁基板２の下面電極層１２Ｄは、ダイオードチップ４の直下に対応する部分に凹部ＣＰ３が設けられており、その部分では厚みが薄くなっている。
熱伝導ブロック７Ａは、その一方端面が、半田層１０の厚みと下面電極層１２Ｄの凹部ＣＰ３の深さを足し合わせた高さに達する厚みを有しており、絶縁基板２を、凹部ＣＰ３に熱伝導ブロック７Ａの突出部分が挿入されるようにベース板１Ｆ上に搭載し、半田層１０による接合を行うことで、ダイオードチップ４の直下に対応する部分では半田層１０による接合部の厚さが極めて薄くなる。
すなわち、先に説明したように絶縁基板２をベース板１Ｆ上に搭載して半田層１０による接合を行う場合には、半田材をベース板１Ｆの上主面側に配置し、ベース板１Ｆを加熱して半田材を溶融させた後、絶縁基板２を、凹部ＣＰ３に熱伝導ブロック７Ａの突出部分が挿入されるようにベース板１Ｆ上に搭載することで、溶けた半田材が絶縁基板２の下面電極層１２Ｄとベース板１Ｆの上主面との間で広がり、絶縁基板２がベース板１Ｆ上に接合される。この際に、溶けた半田材は凹部ＣＰ３の底面と熱伝導ブロック７Ａの他方端面との間にも浸入し、薄い半田層となる。
熱伝導ブロック７Ａは、ＳｉＣプリフォーム６よりも熱伝導率が高いので、熱伝導ブロック７Ａを有さない構成に比べて、ダイオードチップ４の直下に対応する部分の熱抵抗が低減される。このような機能を有する熱伝導ブロック７Ａを熱抵抗低減部と呼称する。
また、ダイオードチップ４の直下に対応する部分では下面電極層１２Ｄの厚さが薄くなると共に半田層１０による接合部の厚さが極めて薄くなるので、熱抵抗はさらに低減される。
なお、ダイオードチップ４の直下に対応する部分での下面電極層１２Ｄの厚さおよび半田層１０の厚さは、共に５０μｍ程度にすることができる。
ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２、薄い下面電極層１２Ｄおよび薄い半田層１０を介して熱伝導ブロック７Ａに伝わり、熱伝導率の高い熱伝導ブロック７Ａを介して、外部へと放出される。
このように構成された電力用半導体装置モジュール１００Ｆは、ダイオードチップ４が動作した際に発する熱の放熱効率が高まり、チップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
なお、ベース板１Ｆの製造方法については、図２および図３を用いて説明したベース板１の製造方法と同じであり、熱伝導ブロック７Ａを挿入する部分が貫通孔となったＳｉＣプリフォーム６を準備し、当該貫通孔に熱伝導ブロック７Ａを構成する金属ブロックを挿入する。このとき、熱伝導ブロック７Ａの厚さは、先に説明したように、貫通孔に挿入した金属ブロックの他方端面が、半田層１０の厚みと下面電極層１２Ｄの凹部ＣＰ３の深さを足し合わせた高さに達する厚みを有するように設定される。
なお、アルミニウムの含浸作業で金属ブロックもアルミニウム層で覆われるので、そのアルミニウム層の厚みも考慮して金属ブロックの高さを設定する。
また、熱伝導ブロック７Ａの厚さを上記のように設定するのは、熱伝導ブロック７Ａを有さない場合に比べて、ベース板１Ｆの上主面と下面電極層１２Ｄの底面との間が広くなると、半田層１０の厚みが全体的に厚くなるなどして、熱抵抗の低減効果が低くなるためである。
また、上記では、ベース板１Ｆが、Ａｌ-ＳｉＣなどのアルミニウムとセラミックスで構成される金属基複合材料で構成される例について説明したが、ベース板１Ｆの材質はこれに限定されるものではなく、例えばアルミナセラミックスで構成される場合などにも本発明は有効である。
＜変形例＞
以上説明した実施の形態６の電力用半導体装置モジュール１００Ｆにおいては、ダイオードチップ４の直下に対応する部分での下面電極層１２Ｄの厚さを薄くした構成を有していたが、図１１に示すような構成を採っても良い。
すなわち、図１１に示す電力用半導体装置モジュール１００Ｇにおいては、絶縁基板２の上面電極層１１Ａは、ＩＧＢＴチップ３およびダイオードチップ４の直下に対応する部分が、それぞれ凹部ＣＰ１１およびＣＰ１２となっており、厚みが他の部分よりも薄くなっている。
ここで、凹部ＣＰ１１およびＣＰ１２の平面形状は、それぞれＩＧＢＴチップ３およびダイオードチップ４の平面形状に合わせた矩形状としても良いし、円形状や楕円状であっても良い。また、これらの平面寸法は、それぞれＩＧＢＴチップ３およびダイオードチップ４の平面寸法と同程度か、それよりも大きく形成する。
このような構成を採ることで、ダイオードチップ４およびＩＧＢＴチップ３の直下に対応する位置では、他の部分に比べて熱抵抗がさらに低減されることとなる。
＜実施の形態７＞
図１２および図１３を用いて、本発明に係る電力用半導体装置モジュールの実施の形態７について説明する。図１２は、実施の形態７の電力用半導体装置モジュール１００Ｈの構成を示す断面図である。なお、図１に示した電力用半導体装置モジュール１００と同一の構成については同一の符号を付し、重複する説明は省略する。なお、図１２においてはベース板１Ｇと、絶縁基板２のみを示すものとし、発明との関係の薄いケースＣＳ等の構成の図示は省略する。
図１２に示すベース板１Ｇは、絶縁基板２に搭載されたダイオードチップ４の直下に対応する位置に、マトリックス状の金属充填領域９を有している。図１３にはベース板１Ｇの平面図を示す。
図１３に示すように金属充填領域９は、ＳｉＣプリフォーム６を垂直方向に貫通するように、互いに間隔を空けて設けた複数の貫通充填部９１を有しており、複数の貫通充填部９１は縦横に配列されてマトリックス状をなしている。
貫通充填部９１は、開口形状が、円形、四角形、また、その他の形状を有する貫通部の内部に、熱伝導率の高い金属材料、例えばアルミニウムが充填されて構成されている。貫通充填部９１の平面形状が例えば円形である場合は直径１ｍｍ程度、隣り合う貫通充填部９１の間隔は１ｍｍ程度を下限値として設定される。これは、機械的強度やアルミニウムの流動性を考慮した値である。
このような構成の金属充填領域９をダイオードチップ４の直下に対応する位置に設けることで、金属充填領域９を有さない構成に比べて、ダイオードチップ４の直下に対応する部分の熱抵抗が低減される。このような機能を有する金属充填領域９を熱抵抗低減部と呼称する。
ダイオードチップ４で発する熱は、基板垂直方向に対しては上面電極層１１、絶縁基板２、下面電極層１２および半田層１０を介して金属充填領域９に伝わり、熱伝導率の高いアルミニウムが充填された貫通充填部９１を介して、外部へと放出される。
このように構成された電力用半導体装置モジュール１００Ｈは、ダイオードチップ４が動作した際に発する熱の放熱効率が高まり、チップの温度上昇を抑制できると共に、温度変化によって生じるモジュール内の各部品への熱ストレスが軽減されるので製品寿命の低下を抑制できる。
なお、ベース板１Ｇの製造方法については、貫通充填部９１を形成する部分が貫通孔となったＳｉＣプリフォーム６を準備し、当該ＳｉＣプリフォーム６に対して、アルミニウムの含浸を行うことで、貫通孔内にアルミニウムが充填され貫通充填部９１がマトリックス状に配列された金属充填領域９が得られる。
なお、貫通充填部９１を形成するための貫通孔は、ＳｉＣプリフォーム６の成型時に同時に形成されるようにしても良いし、貫通孔を有さない状態のＳｉＣプリフォーム６を成型し、機械加工により形成しても良い。
また、貫通充填部９１はマトリックス状以外の形状に配列されていても良く、例えば同心円状、あるいは千鳥配置状に配列しても良い。
また、貫通充填部９１を設けるための貫通部は孔ではなく、スリットとしても良く、複数のスリットを平行して配列し、そこにアルミニウムを充填することで金属充填領域９を形成しても良い。
また、上記では、ベース板１ＧはＳｉＣプリフォーム６にアルミニウムを含浸して形成されるので、貫通充填部９１にはアルミニウムが充填された例を示したが、ベース板１Ｇがアルミニウムを含浸しない構成、例えばアルミナセラミックスで構成される場合には、貫通充填部９１に充填する金属材料はアルミニウムに限定されず、例えば銅でも良く、他の熱伝導率の高い金属材料でも良い。
このように、電力用半導体装置モジュール１００Ｈでは、ベース板１Ｇのために特別な材料を必要とせず、従来と同じ製法で製造することができるので、製造コストの増加を抑制することができる。
なお、以上説明した実施の形態１〜３、６および７においては、ダイオードチップ４の直下に対応する部分に、熱抵抗を低減するための構成（熱抵抗低減部）を備えた例について示したが、これはダイオードチップ４がＳｉＣ半導体チップであるという前提に基づく例であり、ＩＧＢＴチップ３もＳｉＣ半導体チップである場合には、ＩＧＢＴチップ３の直下に対応する部分にも熱抵抗を低減するための構成を備えていても良いことは言うまでもない。
また、以上説明した実施の形態１〜３、５および７において、実施の形態４において図８を用いて説明したように、絶縁基板の上面電極層の、ＩＧＢＴチップ３およびダイオードチップ４の直下に対応する部分に、それぞれ凹部を形成した構成とし、当該部分の上面電極層の厚みを他の部分よりも薄くする構成を採用しても良い。上面電極層の厚みが薄くなることで、熱抵抗をさらに低減する効果が得られる。
また、ＩＧＢＴチップ３およびダイオードチップ４がＳｉＣ半導体チップではなく、シリコン半導体チップである場合にも、本発明は有効であるし、ＳｉＣ以外の他のワイドバンドギャップ半導体を用いた半導体チップに対しても本発明は有効である。
他のワイドバンドギャップ半導体としては、例えば窒化ガリウム系材料、窒化アルミニウム系材料、ダイヤモンド等が挙げられる。
このようなワイドバンドギャップ半導体を基板材料として構成されるスイッチングデバイスやダイオードは、耐電圧性が高く、許容電流密度も高いため、シリコン半導体素子に比べて小型化が可能であり、これら小型化されたスイッチングデバイスやダイオードを用いることにより、これらのデバイスを組み込んだ半導体装置モジュールの小型化が可能となる。
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、半導体装置モジュールの一層の小型化が可能となる。
また、ＩＧＢＴチップ３の代わりに、ＳｉＣのＭＯＳトランジスタチップを搭載した場合において、ＭＯＳトランジスタチップの直下に対応する部分に熱抵抗を低減するための構成を備えることで同様の効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｆ，１Ｇ ベース板、３ ＩＧＢＴチップ、４ ダイオードチップ、６ ＳｉＣプリフォーム、７，７Ａ 熱伝導ブロック、９ 金属充填領域、９Ａ，９Ｂ 凸部、１０ 半田層、１１ 上面電極層、１２ 下面電極層、８０，８１ アルミニウム層、９１ 貫通充填部、ＣＰ，ＣＰ１，ＣＰ２，ＣＰ３ 凹部、ＴＨ１ 貫通孔。

Claims (5)

  1. ベース板と、
    前記ベース板上に搭載された絶縁基板と、
    前記絶縁基板上に搭載された電力用半導体装置と、を備え、
    前記ベース板、前記絶縁基板および前記電力用半導体装置がモジュール化された電力用半導体装置モジュールであって、
    前記絶縁基板は、第１の主面上に配設された第１の電極層と、
    第２の主面上に配設された第２の電極層と、を有し、
    前記電力用半導体装置は、前記第１の電極層上に接合され、
    前記第２の電極層は、前記ベース板の第１の主面上に接合され、
    前記電力用半導体装置の直下に対応する部分の前記ベース板に、熱抵抗を低減する熱抵抗低減部を備え、
    前記熱抵抗低減部は、
    前記ベース板の前記電力用半導体装置の直下に対応する部分にその一部が前記ベース板の前記第１の主面から垂直に突出するように埋め込まれた金属の熱伝導ブロックで構成され、
    前記第２の電極層は、
    前記電力用半導体装置の直下に対応する部分に設けられた凹部を有し、
    前記絶縁基板は、
    前記凹部に前記熱伝導ブロックの突出部分が挿入されるように前記ベース板上に搭載されることを特徴とする、電力用半導体装置モジュール。
  2. 前記熱伝導ブロックは、
    その他方端面が前記ベース板の第２の主面と同一平面をなす場合に、一方端面が、前記第２の電極層と前記ベース板の第１の主面上とを接合する半田層の厚みと前記凹部の深さを足し合わせた高さに達する厚みを有する、請求項１記載の電力用半導体装置モジュール。
  3. ベース板と、
    前記ベース板上に搭載された絶縁基板と、
    前記絶縁基板上に搭載された電力用半導体装置と、を備え、
    前記ベース板、前記絶縁基板および前記電力用半導体装置がモジュール化された電力用半導体装置モジュールであって、
    前記絶縁基板は、第１の主面上に配設された第１の電極層と、
    第２の主面上に配設された第２の電極層と、を有し、
    前記電力用半導体装置は、前記第１の電極層上に接合され、
    前記第２の電極層は、前記ベース板の第１の主面上に接合され、
    前記電力用半導体装置の直下に対応する部分の前記ベース板に、熱抵抗を低減する熱抵抗低減部を備え、
    前記ベース板は、
    ＳｉＣ多孔質成形体に、アルミニウムを含浸した金属基複合材料で構成され、
    前記熱抵抗低減部は、
    前記ベース板の前記電力用半導体装置の直下に対応する部分に設けられたアルミニウム層であって、
    前記アルミニウム層は、
    前記ＳｉＣ多孔質成形体に設けた凹部に、前記ベース板の形成過程でアルミニウムが一杯に充填されて形成され、
    前記凹部は、
    前記ＳｉＣ多孔質成形体の両主面に設けられる、ことを特徴とする、電力用半導体装置モジュール。
  4. ベース板と、
    前記ベース板上に搭載された絶縁基板と、
    前記絶縁基板上に搭載された電力用半導体装置と、を備え、
    前記ベース板、前記絶縁基板および前記電力用半導体装置がモジュール化された電力用半導体装置モジュールであって、
    前記絶縁基板は、第１の主面上に配設された第１の電極層と、
    第２の主面上に配設された第２の電極層と、を有し、
    前記電力用半導体装置は、前記第１の電極層上に接合され、
    前記第２の電極層は、前記ベース板の第１の主面上に接合され、
    前記電力用半導体装置の直下に対応する部分の前記第２の電極層に、熱抵抗を低減する熱抵抗低減部を備え、
    前記熱抵抗低減部は、
    前記第２の電極層の前記電力用半導体装置の直下に対応する部分から垂直に突出するように設けられた凸部で構成され、
    前記ベース板は、
    前記電力用半導体装置の直下に対応する部分に設けられた貫通孔を有し、
    前記絶縁基板は、
    前記貫通孔に前記凸部が挿入されるように前記ベース板上に搭載され、
    前記凸部は、
    前記ベース板の前記貫通孔に挿入された場合に、その端面が第２の主面と同一平面をなすように、前記第２の電極層と前記ベース板の第１の主面上とを接合する半田層の厚みと前記ベース板の厚みを足し合わせた高さを有する、ことを特徴とする、電力用半導体装置モジュール。
  5. ベース板と、
    前記ベース板上に搭載された絶縁基板と、
    前記絶縁基板上に搭載された電力用半導体装置と、を備え、
    前記ベース板、前記絶縁基板および前記電力用半導体装置がモジュール化された電力用半導体装置モジュールであって、
    前記絶縁基板は、第１の主面上に配設された第１の電極層と、
    第２の主面上に配設された第２の電極層と、を有し、
    前記電力用半導体装置は、前記第１の電極層上に接合され、
    前記第２の電極層は、前記ベース板の第１の主面上に接合され、
    前記電力用半導体装置の直下に対応する部分の前記第２の電極層の厚みは他の部分よりも厚く、
    前記第１の電極層は、
    前記電力用半導体装置の直下に対応する部分に、凹部を有する、ことを特徴とする、電力用半導体装置モジュール。
JP2012064757A 2012-03-22 2012-03-22 電力用半導体装置モジュール Active JP5738226B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012064757A JP5738226B2 (ja) 2012-03-22 2012-03-22 電力用半導体装置モジュール
US13/531,843 US8569890B2 (en) 2012-03-22 2012-06-25 Power semiconductor device module
DE102012218304.3A DE102012218304B4 (de) 2012-03-22 2012-10-08 Leistungshalbleitervorrichtungsmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012064757A JP5738226B2 (ja) 2012-03-22 2012-03-22 電力用半導体装置モジュール

Publications (2)

Publication Number Publication Date
JP2013197432A JP2013197432A (ja) 2013-09-30
JP5738226B2 true JP5738226B2 (ja) 2015-06-17

Family

ID=49112295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064757A Active JP5738226B2 (ja) 2012-03-22 2012-03-22 電力用半導体装置モジュール

Country Status (3)

Country Link
US (1) US8569890B2 (ja)
JP (1) JP5738226B2 (ja)
DE (1) DE102012218304B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478473B2 (en) * 2013-05-21 2016-10-25 Globalfoundries Inc. Fabricating a microelectronics lid using sol-gel processing
JP6086055B2 (ja) 2013-11-26 2017-03-01 トヨタ自動車株式会社 半導体装置
JP6289063B2 (ja) * 2013-12-09 2018-03-07 三菱電機株式会社 電子部品実装装置及びそれを備える半導体装置
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
JP6701701B2 (ja) * 2015-12-04 2020-05-27 富士電機株式会社 インバータ装置
US11476179B2 (en) * 2016-10-25 2022-10-18 Tesla, Inc. Inverter
WO2018154687A1 (ja) * 2017-02-23 2018-08-30 三菱電機株式会社 半導体装置
JP6776953B2 (ja) * 2017-03-07 2020-10-28 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板
JP2018157201A (ja) * 2017-03-16 2018-10-04 三菱マテリアル株式会社 抵抗装置、及び、抵抗装置の製造方法
JP6696481B2 (ja) * 2017-06-21 2020-05-20 三菱電機株式会社 パワーモジュールの製造方法及び冷却治具
JP2019054069A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体装置
JP7367309B2 (ja) * 2019-02-08 2023-10-24 富士電機株式会社 半導体モジュール、半導体装置及び半導体装置の製造方法
DE102019212638B4 (de) * 2019-08-23 2023-12-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Fertigung und Aufbringung eines leistungselektronischen Moduls auf einen Kühlkörper und damit erhaltene Anordnung
CN110504230B (zh) * 2019-08-29 2024-04-16 富芯微电子有限公司 一种高强度导热igbt芯片及其加工工艺与加工装置
TWI743557B (zh) 2019-09-05 2021-10-21 朋程科技股份有限公司 功率元件封裝結構
CN112490202A (zh) * 2019-09-12 2021-03-12 朋程科技股份有限公司 功率器件封装结构
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
KR102564818B1 (ko) * 2021-03-25 2023-08-08 주식회사 아모센스 파워모듈 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5381957A (en) 1976-12-27 1978-07-19 Fujitsu Ltd Multilyer ceramic board with heat sink
FR2525815B1 (fr) 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
JPS6237951A (ja) 1985-08-13 1987-02-18 Furukawa Electric Co Ltd:The 半導体用放熱基板とその製造法
US5616886A (en) * 1995-06-05 1997-04-01 Motorola Wirebondless module package
US5944097A (en) * 1997-05-06 1999-08-31 Northrop Grumman Corporation Composite substrate carrier for high power electronic devices
JP2001135758A (ja) * 1999-11-04 2001-05-18 Toyota Autom Loom Works Ltd パワーモジュールの放熱構造
JP2002158328A (ja) * 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
JP2002237556A (ja) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp パワー半導体装置
JP2003007936A (ja) * 2001-06-18 2003-01-10 Sumitomo Metal Electronics Devices Inc パワーモジュール基板
JP2003060142A (ja) * 2001-08-14 2003-02-28 Matsushita Electric Ind Co Ltd サブマウント装置およびその製造方法
JP3683859B2 (ja) 2002-01-24 2005-08-17 京セラ株式会社 半導体素子収納用パッケージ
US20040150956A1 (en) * 2003-01-24 2004-08-05 Robert Conte Pin fin heat sink for power electronic applications
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt
JP2005142323A (ja) * 2003-11-06 2005-06-02 Mitsubishi Electric Corp 半導体モジュール
JP4457905B2 (ja) * 2005-02-02 2010-04-28 三菱マテリアル株式会社 パワーモジュール用の絶縁回路基板およびパワーモジュール
JP4485995B2 (ja) 2005-06-10 2010-06-23 三菱電機株式会社 パワー半導体モジュール
JP5050633B2 (ja) * 2007-05-02 2012-10-17 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5124396B2 (ja) * 2008-09-01 2013-01-23 新電元工業株式会社 放熱基板ユニット
JP2011018807A (ja) * 2009-07-09 2011-01-27 Toyota Motor Corp パワーモジュール
JP2011054732A (ja) * 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール

Also Published As

Publication number Publication date
DE102012218304A1 (de) 2013-09-26
US20130249100A1 (en) 2013-09-26
JP2013197432A (ja) 2013-09-30
DE102012218304B4 (de) 2018-11-08
US8569890B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
JP5738226B2 (ja) 電力用半導体装置モジュール
JP4613077B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
EP3107120B1 (en) Power semiconductor module
US9437508B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP2013110181A (ja) 電力変換装置およびその製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP2015095545A (ja) 半導体モジュールとその製造方法
JP2019071412A (ja) チップパッケージ
JP6350364B2 (ja) 接続構造体
JP2016004941A (ja) 半導体装置及びパワーモジュール
JP5899952B2 (ja) 半導体モジュール
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP7026823B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US9698076B1 (en) Metal slugs for double-sided cooling of power module
JP5619232B2 (ja) 半導体装置および電極用部材の製造方法
US11735557B2 (en) Power module of double-faced cooling
JP5485833B2 (ja) 半導体装置、電極用部材および電極用部材の製造方法
JP2012209469A (ja) 電力用半導体装置
CN114730748A (zh) 用于消耗装置的可控电功率供应的具有被封装的功率半导体的功率模块及用于生产该功率模块的方法
JP7136367B2 (ja) 半導体パッケージ
WO2023017570A1 (ja) 半導体装置及びインバータユニット
JP2022132808A (ja) 半導体装置及び半導体装置の製造方法
JP2023054418A (ja) 電力用半導体装置及びその製造方法
KR101204223B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2006310341A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150421

R150 Certificate of patent or registration of utility model

Ref document number: 5738226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250