JP2022132808A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2022132808A
JP2022132808A JP2021031483A JP2021031483A JP2022132808A JP 2022132808 A JP2022132808 A JP 2022132808A JP 2021031483 A JP2021031483 A JP 2021031483A JP 2021031483 A JP2021031483 A JP 2021031483A JP 2022132808 A JP2022132808 A JP 2022132808A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
metal plate
spacer
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021031483A
Other languages
English (en)
Inventor
悠司 佐藤
Yushi Sato
裕一朗 日向
Yuichiro Hyuga
直之 金井
Naoyuki Kanai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021031483A priority Critical patent/JP2022132808A/ja
Priority to US17/586,264 priority patent/US20220278018A1/en
Publication of JP2022132808A publication Critical patent/JP2022132808A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2022132808000001
【課題】裏面におけるバリの発生を抑制することができる。
【解決手段】半導体装置１０は、平面視で金属板２３の四隅にそれぞれ金属板２３の下面から下に突出して設けられたスペーサ部２４ａ，２４ｂを有する。このような絶縁回路基板２０をキャビティに収納して封止部材５０で封止しても、絶縁回路基板２０の裏面の四隅に封止部材５０の侵入が抑制される。このため、絶縁回路基板２０の裏面の四隅にバリの発生が抑制される。バリの発生が抑制されることで、半導体装置１０の放熱性の低下が抑制されて、半導体装置１０の製造コストの増加も抑制される。したがって、半導体装置１０の信頼性の低下が防止される。
【選択図】図２

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
半導体装置は、パワーデバイスを含み、電力変換装置として用いられる。パワーデバイスは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。また、半導体装置は、パワーデバイスを含む半導体チップと絶縁回路基板とが封止部材により封止されている。
半導体装置を製造するにあたり、まず、所定の金型内のキャビティに半導体チップが接合された絶縁回路基板を配置する。キャビティ内に封止部材を注入してキャビティ内を封止部材で充填する。金型を離脱させることで、半導体チップ及び絶縁回路基板が封止部材により封止された半導体装置が得られる。
特開２００１－２６７４６９号公報
半導体チップが接合された絶縁回路基板は、封止部材で封止される時の加熱により、下に凸に反ってしまうことがある。このため、反りが生じた絶縁回路基板とキャビティの配置面との間に隙間が生じる。特に、絶縁回路基板の四隅の隙間が大きい。キャビティ内に充填された封止部材は、この隙間にも入り込む。充填が完了して、封止部材を固化すると、隙間に入り込んだ封止部材はバリとなってしまう。バリは熱伝導率が低いため、バリを下面に含む半導体装置は放熱性が低下してしまう。また、バリを除去する場合は、その工程により製造コストが増加してしまう。バリを適切に除去できなかった場合には、残ったバリにより半導体装置に過剰な応力が発生してしまう。したがって、バリにより半導体装置の信頼性が低下してしまう。
本発明は、このような点に鑑みてなされたものであり、裏面におけるバリの発生が抑制された半導体装置及び半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、半導体チップと、矩形状の金属板と矩形状の絶縁板と回路パターンとが順に積層され、おもて面の前記回路パターン上に前記半導体チップが配置され、裏面の前記金属板を下側にして下に凸に反った絶縁回路基板と、平面視で前記金属板の四隅にそれぞれ下側に突出して設けられたスペーサ部と、を有する半導体装置が提供される。
また、本発明の一観点によれば、矩形状の金属板と矩形状の絶縁板と回路パターンとが順に積層され、おもて面の前記回路パターン上に半導体チップが配置され、裏面の前記金属板を下側にして下に凸に反った絶縁回路基板と、前記絶縁回路基板が配置される配置面を含み、前記絶縁回路基板を収納する収納領域を備える金型とを用意する用意工程と、前記金型の前記配置面に、前記絶縁回路基板を前記金属板の四隅にスペーサ部をそれぞれ介して配置する配置工程と、前記収納領域内を加熱しながら、前記金型の前記絶縁回路基板のおもて面よりも上方に設けられた注入口から封止部材を前記絶縁回路基板に向かって注入して前記収納領域を充填して、前記絶縁回路基板を封止する封止工程と、
を有する半導体装置の製造方法が提供される。
開示の技術によれば、バリの発生が抑制されて、放熱性の低下が防止されて半導体装置の信頼性の低下を抑制することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態の半導体装置の裏面図である。 第１の実施の形態の半導体装置の製造工程を示す平面図（その１）である。 第１の実施の形態の半導体装置の製造工程を示す側断面図（その１）である。 第１の実施の形態の半導体装置の製造工程を示す平面図（その２）である。 第１の実施の形態の半導体装置の製造工程を示す側断面図（その２）である。 第１の実施の形態の放熱ユニットが取り付けられた半導体装置の側断面図である。 第１の実施の形態の変形例１の半導体装置の裏面図である。 第１の実施の形態の変形例１の半導体装置の側断面図である。 第１の実施の形態の変形例２の半導体装置の裏面図である。 第１の実施の形態の変形例２の半導体装置の側断面図である。 第１の実施の形態の変形例３の半導体装置の側断面図である。 第１の実施の形態の変形例４－１の半導体装置の側断面図である。 第１の実施の形態の変形例４－１の半導体装置の裏面図である。 第１の実施の形態の変形例４－１の半導体装置の製造工程を示す断面図（その１）である。 第１の実施の形態の変形例４－１の半導体装置の製造工程を示す断面図（その２）である。 第１の実施の形態の変形例４－１の半導体装置の製造工程を示す断面図（その３）である。 第１の実施の形態の変形例４－２の半導体装置の裏面図（その１）である。 第１の実施の形態の変形例４－２の半導体装置の裏面図（その２）である。 第１の実施の形態の変形例５の半導体装置の側断面図である。 第２の実施の形態の半導体装置の側断面図である。 第２の実施の形態の半導体装置の製造工程を示す側断面図である。 第２の実施の形態の放熱ユニットが取り付けられた半導体装置の側断面図である。 第２の実施の形態の変形例の半導体装置の側断面図である。 第２の実施の形態の変形例の半導体装置の製造工程を示す側断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１～図３の半導体装置１０において、上側を向いた面（＋Ｚ方向）を表す。同様に、「上」とは、図１～図３の半導体装置１０において、上側の方向（＋Ｚ方向）を表す。「裏面」及び「下面」とは、図１～図３の半導体装置１０において、下側を向いた面（－Ｚ方向）を表す。同様に、「下」とは、図１～図３の半導体装置１０において、下側の方向（－Ｚ方向）を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
以下、図面を参照して、第１の実施の形態の半導体装置について、図１～図３を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の側断面図であり、図３は、第１の実施の形態の半導体装置の裏面図である。なお、図１は、半導体装置１０を透視的に示す平面図である。図２は、図１の一点鎖線Ｙ－Ｙにおける断面図である。
半導体装置１０は、絶縁回路基板２０、半導体チップ３１，３２、リードフレーム４０，４１ａ～４１ｊ，４３，４４、ボンディングワイヤ４５と封止部材５０を備えている。半導体チップ３１，３２は、絶縁回路基板２０のおもて面（上面）上に配置されている。半導体チップ３１，３２と絶縁回路基板２０のおもて面及び側部とは封止部材５０により封止されている。絶縁回路基板２０は、裏面を下側にして下に凸に反っている。なお、絶縁回路基板２０の反りについては後述する。そして、絶縁回路基板２０の四隅には、それぞれ下側に突出して設けられたスペーサ部２４ａ～２４ｄを有する。
絶縁回路基板２０は、平面視で矩形状である。絶縁回路基板２０は、絶縁板２１と絶縁板２１のおもて面（上面）に設けられた回路パターン２２ａ，２２ｂと絶縁板２１の裏面（下面）に設けられた金属板２３とを含んでいる。また、回路パターン２２ａ，２２ｂのおもて面（上面）には、半導体チップ３１，３２がはんだ３３ａにより機械的、かつ、電気的に接続されている。
絶縁板２１は、平面視で矩形状を成す。また、絶縁板２１は、角部がＲ形状や、Ｃ形状に面取りされていてもよい。絶縁板２１は、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板２１の厚さは、０．２ｍｍ以上、２．０ｍｍ以下である。
回路パターン２２ａ，２２ｂは、絶縁板２１の縁部を除いた全面にわたって形成されている。好ましくは、平面視で、回路パターン２２ａ，２２ｂの絶縁板２１の外周側の端部は、金属板２３の絶縁板２１の外周側の端部と重畳する。このため、絶縁回路基板２０は、絶縁板２１の裏面の金属板２３との応力バランスが維持される。絶縁板２１の過度な反り、割れ等の損傷が抑制される。
また、回路パターン２２ａ，２２ｂの厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。回路パターン２２ａ，２２ｂは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、回路パターン２２ａ，２２ｂの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。絶縁板２１に対する回路パターン２２ａ，２２ｂは、絶縁板２１のおもて面に金属板を形成し、この金属板に対してエッチング等の処理を行って得られる。または、あらかじめ金属板から切り出した回路パターン２２ａ，２２ｂを絶縁板２１のおもて面に圧着させてもよい。なお、回路パターン２２ａ，２２ｂは一例である。必要に応じて、回路パターンの個数、形状、大きさ等を適宜選択してもよい。
金属板２３は、平面視で矩形状を成す。また、角部がＲ形状や、Ｃ形状に面取りされていてもよい。金属板２３は、絶縁板２１のサイズより小さく、絶縁板２１の縁部を除いた全面に形成されている。金属板２３は、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。また、金属板２３の厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。金属板２３の耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
このような絶縁回路基板２０として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。また、絶縁回路基板２０の回路パターン２２ａ，２２ｂにはんだ３３ａにより半導体チップ３１，３２を接合する際には、加熱処理が施される。絶縁回路基板２０では、絶縁板２１、回路パターン２２ａ，２２ｂ、金属板２３の熱膨張係数が異なっている。加熱された絶縁回路基板２０は、金属板２３の中心部が下（－Ｚ方向）に凸となるように、反りが生じる（例えば、図５の絶縁回路基板２０を参照）。
また、このような絶縁回路基板２０の金属板２３の裏面の四隅にスペーサ部２４ａ～２４ｄが下側（－Ｚ方向）に突出してそれぞれ形成されている。スペーサ部２４ａ～２４ｄは、それぞれ、平面視（ＸＹ面）で矩形状を成している。スペーサ部２４ａ～２４ｄは、それぞれ、断面視（ＸＺ面またはＹＺ面）で矩形状を成している。スペーサ部２４ａ～２４ｄは、それぞれ、四角柱であってよい。スペーサ部２４ａ～２４ｄの一の角部が金属板２３の角部に一致し、当該一の角部を構成する２辺が金属板２３の辺に対応するように金属板２３の四隅に設けられている。このため、スペーサ部２４ａ～２４ｄの平面視（ＸＹ面）の形状は、矩形状に限らず、金属板２３の角部を含む領域に対応するように直交する２辺を備えればよい。このような、スペーサ部２４ａ～２４ｄの例として、Ｌ字状、直角三角形状でもよい。なお、スペーサ部２４ａ～２４ｄの様々な変形例については後述する。
または、このような絶縁回路基板２０の金属板２３の裏面の四隅の近傍にスペーサ部２４ａ～２４ｄが下側（－Ｚ方向）に突出してそれぞれ形成されている。絶縁回路基板２０の金属板２３の裏面に対して、少なくとも上面視で半導体チップ３１，３２の接合領域に対応する領域より外側に、スペーサ部２４ａ～２４ｄの外縁部が形成されている。この場合は、金属板２３の角部を構成する２辺と平行な２辺を備えればよい。このような、スペーサ部２４ａ～２４ｄの例として、矩形状、Ｌ字状、直角三角形状でもよい。
また、スペーサ部２４ａ～２４ｄの高さは、絶縁回路基板２０の反り量Ｈｃ以上、反り量Ｈｃ＋２００μｍ以下である。反り量Ｈｃは、図２に示されるように、下に凸に反った絶縁回路基板２０の中心部の位置である位置Ｐ０から絶縁回路基板２０（金属板２３）の縁部の位置である位置Ｐ１までの高さである。また、反り量Ｈｃは、半導体チップ３１，３２のおもて面であるＸＹ面を基準面として、金属板２３の裏面の最も下方（－Ｚ方向）の位置Ｐ０から最も上方（＋Ｚ方向）の位置Ｐ１までの高さである。反り量Ｈｃは、絶縁回路基板２０の材質等に依存する。反り量Ｈｃは、例えば、５０μｍ以上、２００μｍ以下である。なお、図２では、絶縁回路基板２０の四隅に構成されたスペーサ部２４ａ～２４ｄの裏面は、絶縁回路基板２０の裏面の中心部と略同一平面を成している場合を示している。また、スペーサ部２４ａ～２４ｄのおもて面（金属板２３に接触する面）は、金属板２３の反りに対応して傾斜していてもよい。これにより、絶縁回路基板２０の裏面の四隅に設けられたスペーサ部２４ａ～２４ｄの裏面を略水平に保つことができる。
また、スペーサ部２４ａ～２４ｄは、熱伝導性に優れた材質により構成されている。このような材質は、例えば、金属、セラミックスを主成分とする。このような金属は、例えば、銅、アルミニウム、錫、または、少なくともこれらの一種を含む合金である。また、このような金属は、金属板２３と同種であることが好ましい。さらに、スペーサ部２４ａ～２４ｄは、金属板２３と一体的に形成されていてもよい。また、このようなセラミックスは、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料である。また、スペーサ部２４ａ～２４ｄの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
半導体チップ３１，３２は、シリコンまたは炭化シリコンから構成された、スイッチング素子を含んでいる。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。半導体チップ３１，３２がＩＧＢＴである場合には、裏面に、主電極としてコレクタ電極を備えている。また、半導体チップ３１，３２のおもて面に、制御電極としてゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。半導体チップ３１，３２がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を備えている。また、半導体チップ３１，３２のおもて面に、制御電極としてゲート電極及び、主電極としてソース電極をそれぞれ備えている。上記の半導体チップ３１，３２は、その裏面が回路パターン２２ａ，２２ｂ上にはんだ３３ａを介して機械的、かつ、電気的に接合されている。半導体チップ３１，３２のおもて面の主電極に対しては、リードフレーム４２，４４がはんだ３３ｂを介して機械的、かつ、電気的に接合される。また、半導体チップ３１，３２のおもて面の制御電極に対しては、ボンディングワイヤ４５が機械的、かつ、電気的に適宜接合される。
または、半導体チップ３１，３２は、シリコンまたは炭化シリコンから構成された、ダイオードを含む。ダイオードは、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような半導体チップ３１，３２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の半導体チップ３１，３２は、その裏面が回路パターン２２ａ，２２ｂ上にはんだ３３ａを介して機械的、かつ、電気的に接合されている。半導体チップ３１，３２のおもて面の主電極に対しても、リードフレーム４２，４４がはんだ３３ｂを介して機械的、かつ、電気的に接合される。
また、半導体チップ３１，３２に代えて、ＩＧＢＴ及びＦＷＤの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。また、半導体チップ３１,３２のおもて面に、制御電極として、補助エミッタ電極を備えてもよい。また、半導体チップ３１,３２のおもて面に、制御電極として、温度センス電極及び電流センス電極を備えてもよい。その場合、それぞれの制御電極に対して、ボンディングワイヤ４５が機械的、かつ、電気的に適宜接合される。また、第１の実施の形態では、２組の半導体チップ３１，３２が設けられている場合を示しているに過ぎない。２組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。
リードフレーム４０，４１ａ～４１ｊ，４２～４４は、一端部が封止部材５０の内部において、半導体チップ３１，３２と電気的に接続されている。そして、リードフレーム４０，４１ａ～４１ｊ，４２～４４は、他端部が封止部材５０の封止側面５０ｅから外部に延出している。他端部は、外部機器と接続される外部接続端子であってよい。半導体装置１０は、１相分のインバータ回路を構成する装置であってよい。その場合、リードフレーム４０の他端部は、半導体装置１０における出力端子であってよい。また、リードフレーム４１ａ～４１ｊの他端部は、半導体装置１０における制御端子であってよい。また，リードフレーム４３の他端部は、正極側入力端子（Ｐ端子）であってよい。また、リードフレーム４４の他端部は、負極側入力端子（Ｎ端子）であってよい。リードフレーム４０，４１ａ～４１ｊ，４２～４４は、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、リードフレーム４０，４１ａ～４１ｊ，４２～４４の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
リードフレーム４０の一端部は、封止部材５０の内部において、回路パターン２２ｂに接合部材としてはんだ３３ｂを介して接合されている。接合部材は、はんだ３３ｂに限らず、焼結体でもよい。または、リードフレーム４０の一端部は、封止部材５０の内部において、回路パターン２２ｂに、例えば、レーザ溶接、超音波による溶接により直接接合されている。リードフレーム４０の他端部は、封止部材５０の封止側面５０ｅから外部（＋Ｘ方向）に延伸している。リードフレーム４０の他端部は、図示しない外部機器に接続される外部接続端子（出力端子）であってよい。リードフレーム４０の他端部は、リードフレーム４０の一端部より上位（＋Ｚ方向）に位置している。リードフレーム４０は、一端部と他端部とを接続する中間部を備える。当該中間部は、一端部から垂直上方（＋Ｚ方向）または斜め上方に延伸して、他端部に接続されている。さらに、リードフレーム４０の他端部は、半導体チップ３１，３２のおもて面より上位（＋Ｚ方向）に位置している。
リードフレーム４１ａ～４１ｄの一端部は、封止部材５０の内部において、ボンディングワイヤ４５を経由して半導体チップ３２に電気的に接続されている。リードフレーム４１ａ～４１ｄの他端部は、封止部材５０の封止側面５０ｅから外部（＋Ｘ方向）に延伸している。リードフレーム４１ａ～４１ｄの他端部は、図示しない外部機器に接続される外部接続端子（制御端子）であってよい。リードフレーム４１ｆ～４１ｊの一端部は、封止部材５０の内部において、ボンディングワイヤ４５を経由して半導体チップ３１に電気的に接続されている。リードフレーム４１ｆ～４１ｊの他端部は、封止部材５０の封止側面５０ｅから外部（＋Ｘ方向）に延伸している。リードフレーム４１ａ～４１ｄ及びリードフレーム４１ｆ～４１ｊの一端部と他端部は、同じ高さ（Ｚ方向）であってよい。つまり、リードフレーム４１ａ～４１ｄ及びリードフレーム４１ｆ～４１ｊは、側面視で直線であってよい。また、リードフレーム４１ａ～４１ｄ及びリードフレーム４１ｆ～４１ｊの他端部は、半導体チップ３１，３２のおもて面より上位（＋Ｚ方向）に位置していてよい。
リードフレーム４２は、封止部材５０により封止されている。リードフレーム４２の一端部は、半導体チップ３１の主電極に接合部材としてはんだ３３ｂを介して接合されている。また、リードフレーム４２の他端部は、回路パターン２２ｂに接合部材としてはんだ３３ｂを介して機械的かつ電気的にそれぞれ接合している。なお、接合部材は、はんだ３３ｂに限らず、焼結体でもよい。または、リードフレーム４２の他端部は、回路パターン２２ｂに、例えば、レーザ溶接、超音波による溶接により直接接合されている。
リードフレーム４３の一端部は、封止部材５０の内部において、回路パターン２２ａに接合部材としてはんだ３３ｂを介して電気的かつ機械的に接続されている。なお、接合部材は、はんだ３３ｂに限らず、焼結体でもよい。または、リードフレーム４３の一端部は、封止部材５０の内部において、回路パターン２２ａに、例えば、レーザ溶接、超音波による溶接により直接接合されている。リードフレーム４３の他端部は、封止部材５０の封止側面５０ｄから外部（－Ｘ方向）に延伸している。リードフレーム４３の他端部は、図示しない外部機器に接続される外部接続端子（Ｐ端子）であってよい。
リードフレーム４４の一端部は、封止部材５０の内部において、半導体チップ３２の主電極に接合部材としてはんだ３３ｂを介して機械的かつ電気的に接合されている。なお、接合部材は、はんだ３３ｂに限らず、焼結体でもよい。リードフレーム４４の他端部は、封止部材５０の封止側面５０ｄから外部（－Ｘ方向）に延伸している。リードフレーム４４の他端部は、図示しない外部機器に接続される外部接続端子（Ｎ端子）であってよい。
リードフレーム４３，４４のそれぞれの他端部は、リードフレーム４３，４４のそれぞれの一端部より上位（＋Ｚ方向）に位置している。リードフレーム４３，４４のそれぞれは、一端部と他端部とを接続する中間部を備える。当該中間部は、それぞれの一端部から垂直上方（＋Ｚ方向）または斜め上方に延伸して、それぞれの他端部に接続されている。さらに、リードフレーム４３，４４の他端部は、半導体チップ３１，３２のおもて面より上位（＋Ｚ方向）に位置している。なお、リードフレーム４０，４１ａ～４１ｊ，４２，４３，４４は一例である。必要に応じて、形状、大きさ、延伸方向等を適宜選択してもよい。
ボンディングワイヤ４５は、導電性に優れた金属を主成分として構成されている。金属は、例えば、アルミニウム、銅、または、少なくともこれらの一種を含む合金により構成されている。なお、ボンディングワイヤ４５では、銅または銅合金により構成されている。また、この径は、２５μｍ以上、１ｍｍ以下であることが好ましい。
封止部材５０は、直方体状を成している。封止部材５０は、封止上面５０ａと封止側面５０ｂ～５０ｅと封止底面５０ｆとを備えている。なお、封止側面５０ｂ～５０ｅのつなぎ目はＲ形状を成してもよい。封止部材５０は、絶縁回路基板２０と半導体チップ３１，３２とリードフレーム４０，４１ａ～４１ｊ，４２～４４とを封止している。なお、封止部材５０はリードフレーム４０，４１ａ～４１ｊ，４３，４４の一部を封止している。また、封止部材５０は、絶縁回路基板２０の側部全周と共に、スペーサ部２４ａ～２４ｄの外側に面する側部（スペーサ側部）を封止している。第１の実施の形態の場合には、封止底面５０ｆは、スペーサ部２４ａ～２４ｄの底面並びに絶縁回路基板２０の裏面の中心部と同一平面を成している。
このような封止部材５０は、熱硬化性樹脂と熱硬化性樹脂に含有される充填剤とを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂またはマレイミド樹脂である。このような封止部材の一例として、充填剤が含有されたエポキシ樹脂がある。充填剤は、無機物が用いられる。無機物の例として、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムがある。
次に、半導体装置１０の製造方法について、図４～図７を用いて説明する。図４及び図６は、第１の実施の形態の半導体装置の製造工程を示す平面図であり、図５及び図７は、第１の実施の形態の半導体装置の製造工程を示す側断面図である。なお、図５～図７では、後述するタイバー４６の枠部の記載は省略している。また、図５は、図６の一点鎖線Ｘ－Ｘにおける側断面図、図６は、図５の一点鎖線Ｘ－Ｘにおける平断面図をそれぞれ表している。図７は、図６の側断面図に対応する。
まず、半導体装置１０の構成部品を用意する。構成部品は、例えば、絶縁回路基板２０、半導体チップ３１，３２、リードフレーム４０，４１ａ～４１ｊ，４２～４４、スペーサ部２４ａ～２４ｄである。絶縁回路基板２０の回路パターン２２ａ，２２ｂにはんだ３３ａを介して半導体チップ３１，３２を接合させる際には、既述のように、加熱により、絶縁回路基板２０に対して下に凸の反りが生じる。また、リードフレーム４０，４１ａ～４１ｊ，４３，４４は、枠状の部材であるタイバー４６により、一体的に連結された状態である。絶縁回路基板２０及び半導体チップ３１，３２に、リードフレーム４０，４２～４４を、図４に示されるように接合し、リードフレーム４１ａ～４１ｊに対応する箇所と半導体チップ３１，３２とをボンディングワイヤ４５により機械的かつ電気的に接合する。半導体チップ３１，３２及びリードフレーム４０，４２，４４が接合された絶縁回路基板２０は、下方向（－Ｚ方向）に凸に反っていてよい。この時の反り量Ｈｃは、樹脂封止後の反り量Ｈｃより小さい。反り量Ｈｃは、絶縁回路基板２０の材質等に依存するが、例えば、１０μｍ以上、１５０μｍ以下である。
次いで、このようにして半導体チップ３１，３２及び、リードフレーム４０，４１ａ～４１ｊ，４２～４４が接合された絶縁回路基板２０を、図５及び図６に示されるように、封止金型６０にセットする。封止金型６０は、硬度及び耐熱性を備えて、熱膨張係数が小さな材料を主成分として構成されている。このような材料は、例えば、鋼材である。封止金型６０は、例えば、立方体状を成し、金型上面６０ａと金型側面６０ｂ～６０ｅと金型底面６０ｆとを備えている。また、封止金型６０は、封止樹脂が硬化される所定の温度に加熱されている。当該所定の温度は、例えば、１００℃以上、２００℃以下である。
封止金型６０は、金型側面６０ｂ～６０ｅで分離可能な上型６１及び下型６２を含んでいる。上型６１及び下型６２はそれぞれ底部を貫通しないように凹部が形成されている。上型６１及び下型６２の凹部を組み合わせることで内部に空間（キャビティ６３ｂ）が構成される。上型６１は、枠部分と上蓋部分とで構成される。上型６１の枠部分の裏面（下型６２との接触面）には、封止部材５０が導入されるゲート６３ａ及び余分な樹脂が排出される排出口（図示せず）となる溝がある。また、下型６２は、上型６１の枠部分に対向する枠部分と下底部分とで構成される。下型６２の凹部の底面は絶縁回路基板２０が配置される配置面６３ｃを備える。配置面６３ｃは平ら（ＸＹ面に平行）を成している。下型６２の枠部分のおもて面（上型６１との接触面）には、リードフレーム４０，４１ａ～４１ｊ，４３，４４及びタイバー４６が配置される溝を備える。
下型６２の凹部に絶縁回路基板２０を配置して、下型６２に上型６１を配置することで、半導体チップ３１，３２及び絶縁回路基板２０をキャビティ６３ｂに収納する。この時、下型６２の枠部分のおもて面の溝に、リードフレーム４０，４１ａ～４１ｊ，４３，４４及びタイバー４６が配置され、配置面６３ｃに絶縁回路基板２０が配置される。
また、下型６２は、絶縁回路基板２０の金属板２３の四隅に対向する位置に４つの押圧孔がそれぞれ形成されている。なお、図５では、４つの押圧孔のうち、金型側面６０ｂ，６０ｃに沿った押圧孔６２ａ，６２ｂが表記されている。配置面６３ｃの押圧孔上にスペーサ部２４ａ～２４ｄがそれぞれ配置されている。下型６２の押圧孔には、押圧ピンがＺ方向に移動可能に設けられている。なお、図５では、押圧孔６２ａ，６２ｂに設けられている押圧ピン６４ａ，６４ｂが表記されている。押圧ピンは、当初は押圧孔内に収納されており、所定のタイミングで全ての押圧孔から同時に所定の速度で突出されるように制御される。封止部材５０の硬化後、押圧ピン６４ａ，６４ｂを下型６２の底面から上方（＋Ｚ方向）に突出させることで、封止部材５０で封止された絶縁回路基板２０及び半導体チップ３１，３２等を下型６２から取り外すことができる。
また、絶縁回路基板２０を下型６２の配置面６３ｃに配置する際には、金属板２３の四隅にスペーサ部２４ａ～２４ｄが設けられる。この時、押圧ピン６４ａ，６４ｂの先端は、下型６２の配置面６３ｃと同一面を形成している。すなわち、スペーサ部２４ａ～２４ｄは、配置面６３ｃの押圧孔６２ａ，６２ｂ上にそれぞれ位置する。または、押圧ピン６４ａ，６４ｂの先端を下型６２の配置面６３ｃから所定量突出させて、スペーサ部２４ａ～２４ｄが押圧ピン６４ａ，６４ｂの先端に引っ掛かるように配置してもよい。こうすることで、封止部材５０を注入された時に、スペーサ部２４ａ～２４ｄの位置ずれ、絶縁回路基板２０の傾きを防止し、絶縁回路基板２０を安定して封止することができる。
また、上型６１には、絶縁回路基板２０がセットされた際に、少なくとも、半導体チップ３１，３２よりも上位（＋Ｚ方向）にゲート６３ａが形成されている。図５の場合、ゲート６３ａは、上型６１においてリードフレーム４０に相当する部分の上位に設けられている。ゲート６３ａは、図５において、Ｘ方向に平行であってキャビティ６３ｂに連通している。また、ゲート６３ａは、図６に示されるように、上型６１の右辺の略中心部であって、なおかつ、タイバー４６のリードフレーム４０に相当する部分の上に形成されている。
このように、型開きして上型６１と下型６２と分離させた状態で絶縁回路基板２０を下型６２にセットする。その後、型締めにより上型６１を下型６２に被せることで、封止金型６０のキャビティ６３ｂに絶縁回路基板２０をセットする。この時、絶縁回路基板２０は、封止金型６０により加熱され、下に凸に反りが生じる。なお、配置面６３ｃには、絶縁回路基板２０の四隅に配置されたスペーサ部２４ａ～２４ｄが直接接しており、絶縁回路基板２０の金属板２３の四隅以外は配置面６３ｃから少し浮いた状態となる。この際、金属板２３の中心部と配置面６３ｃとの浮きは、例えば、１０μｍ以上、２００μｍ以下である。
封止金型６０を所定の温度に維持してゲート６３ａから未硬化状態の封止部材５０を注入する。ゲート６３ａは、リードフレーム４３，４４の間に形成されている。ゲート６３ａから注入された封止部材５０は、図５及び図６に示される破線の矢印に沿ってキャビティ６３ｂ内を充填する。すなわち、ゲート６３ａから注入された封止部材５０は、リードフレーム４３，４４の間からキャビティ６３ｂ内に注入される。その後、絶縁回路基板２０及び半導体チップ３１，３２上に上方から流れ込み、金型側面６０ｄ側から金型側面６０ｅ側に向かって進む。また、封止部材５０は、このように進みながら、金型側面６０ｂ，６０ｃ側にも広がる。封止部材５０は、このようにして、絶縁回路基板２０及び半導体チップ３１，３２を封止する。すなわち、絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧される。このため、配置面６３ｃから浮いていた絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。
さらに、封止部材５０がキャビティ６３ｂ内に注入されると、図７の破線で示されるように、絶縁回路基板２０の側部に達し、絶縁回路基板２０の側部とキャビティ６３ｂとの間を充填する。この際、絶縁回路基板２０は下に凸に反っているものの、金属板２３の四隅にはスペーサ部２４ａ～２４ｄが設けられている。また、絶縁回路基板２０は封止部材５０により配置面６３ｃに押圧されている。絶縁回路基板２０の側部とキャビティ６３ｂとの間に充填された封止部材５０は、反った絶縁回路基板２０の四隅と配置面６３ｃとの間に入り込めない（図３を参照）。
仮に、スペーサ部２４ａ～２４ｄを設けない場合には、絶縁回路基板２０の四隅が上方（＋Ｚ方向）に反っているため、金属板２３の四隅と配置面６３ｃとの間に隙間が生じている。その隙間から封止部材５０が入り込んでしまう。また、隙間から封止部材５０が入り込むことにより、絶縁回路基板２０が上方（＋Ｚ方向）に押圧され、絶縁回路基板２０の中央付近まで封止部材５０が入り込むおそれがある。封止部材５０が入り込んだ状態で固化すると、当該隙間の封止部材５０がバリとなってしまう。バリは熱伝導率が低いため、バリを下面に含む半導体装置１０は放熱性が低下してしまう。特に、半導体チップ３１，３２の下面にあたる絶縁回路基板２０の中央付近まで封止部材５０が入り込んだ状態で固化すると、半導体装置１０の稼働時に半導体チップ３１，３２が過熱により破損するおそれがある。また、バリを除去する場合は、その工程が煩雑となり製造コストが増加してしまう。したがって、バリにより半導体装置１０の信頼性が低下してしまう。また、スペーサ部２４ａ～２４ｄが設けられても、封止部材５０は、場合により、スペーサ部２４ａ～２４ｄの内側の脇から入り込む場合がある。しかしながら、封止部材５０が絶縁回路基板２０上に上方から流れ込むことで、絶縁回路基板２０は配置面６３ｃに押圧されているため、半導体チップ３１,３２の下面にあたる金属板２３の中心部まで入り込むことはなく、バリが生じても半導体装置１０の信頼性の低下に大きく及ぼさないバリが生成される程度である。したがって、封止部材５０は、絶縁回路基板２０の側部とスペーサ部２４ａ～２４ｄの外側に面する側部（スペーサ側部）とを封止する。
封止部材５０を注入した後、封止部材５０が硬化または半硬化された状態で、封止金型６０を開き、押圧ピン６４ａ，６４ｂを突出させる。これにより、絶縁回路基板２０及び半導体チップ３１，３２等が封止された半導体装置１０を封止金型６０から取り出す。最後に、ゲート６３ａや排出口等に残存する余分な樹脂を除去し、タイバー４６を切り取ることで、図１～図３に示した半導体装置１０が得られる。
次に、このような半導体装置１０の裏面（封止底面５０ｆ）に放熱ユニットを取り付ける場合について、図８を用いて説明する。図８は、第１の実施の形態の放熱ユニットが取り付けられた半導体装置の側断面図である。なお、図８は、図２の側断面図に対応する半導体装置１０に対して放熱ユニットを取り付けた場合を示している。
半導体装置１０の裏面にサーマルインターフェイスマテリアル（ＴＩＭ）５５を介して放熱ユニット５６が設けられている。半導体装置１０と放熱ユニット５６とは、図示しないボルト等で締結してよい。放熱ユニット５６は、熱伝導性に優れた金属で構成されている。このような金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。また、放熱ユニット５６として、例えば、フィン、または、複数のフィンから構成されるヒートシンク、水冷による冷却装置を適用することができる。なお、図８では、放熱フィンを取り付けた場合を例示している。放熱ユニット５６の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。ＴＩＭ５５は、サーマルグリース、放熱シートである。サーマルグリースは、例えば、フィラーが混入されたシリコーンである。当該フィラーは、例えば、セラミックス、金属である。また、放熱シートは、例えば、グラファイトシート、アクリルのシート、フィラーが混入されたシリコーンのシートである。当該フィラーもまた、例えば、セラミックス、金属である。なお、ＴＩＭ５５は、これに限らず、はんだやろう材等の金属であってもよい。
このように半導体装置１０の裏面が反り、スペーサ部２４ａ～２４ｄにより平坦ではなくても、半導体装置１０の裏面にＴＩＭ５５を形成することで、半導体装置１０の裏面と放熱ユニット５６のおもて面との間の空隙を抑制して接合することができる。このため、半導体装置１０の裏面に放熱ユニット５６を適切に取り付けることができる。
上記の半導体装置１０は、半導体チップ３１，３２と、矩形状の金属板２３と矩形状の絶縁板２１と回路パターン２２ａ，２２ｂとが順に積層され、おもて面の回路パターン２２ａ，２２ｂ上に半導体チップ３１，３２が配置され、裏面の金属板２３を下側にして下に凸に反った絶縁回路基板２０とを有する。さらに、半導体装置１０は、平面視で金属板２３の四隅にそれぞれ下側に突出して設けられたスペーサ部２４ａ～２４ｄを有する。このような絶縁回路基板２０をキャビティ６３ｂに収納して封止部材５０で封止しても、絶縁回路基板２０の裏面の四隅に封止部材５０の侵入が抑制される。このため、絶縁回路基板２０の裏面の四隅にバリの発生が抑制される。バリの発生が抑制されることで、半導体装置１０の放熱性の低下が抑制されて、半導体装置１０の製造コストの増加も抑制される。したがって、半導体装置１０の信頼性の低下が防止される。
また、半導体装置１０の裏面に対して、ＴＩＭ５５を介して放熱ユニット５６を取り付けることができる。半導体装置１０の裏面は、反り並びにスペーサ部２４ａ～２４ｄにより平坦ではなくても、ＴＩＭ５５を用いることで、放熱ユニット５６に確実に接合する。これにより、半導体装置１０の放熱性を向上させることができる。
以下では、スペーサ部２４ａ～２４ｄの様々な形態について説明する。
［変形例１］
変形例１では、絶縁回路基板２０の金属板２３の（四隅を含む）外縁部に沿ってスペーサ部が設けられた場合について、図９及び図１０を用いて説明する。図９は、第１の実施の形態の変形例１の半導体装置の裏面図であり、図１０は、第１の実施の形態の変形例１の半導体装置の側断面図である。なお、図１０は、図９の一点鎖線Ｙ－Ｙにおける断面図である。なお、半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ａでは、スペーサ部２４が、絶縁回路基板２０の金属板２３の外縁部に沿って、金属板２３の中心部を取り囲んで環状に形成されている。スペーサ部２４は、金属板２３の外縁部の辺ごとにそれぞれ形成してもよく、または、金属板２３の中心部を取り囲んで一体的に環状に形成してもよい。実施例１では、金属板２３の外縁部の辺ごとにスペーサ部２４を形成した場合を例示している。
また、スペーサ部２４は、絶縁回路基板２０の反りに沿うような高さである。すなわち、図１０に示されるように、スペーサ部２４は、側面視で、金属板２３の中心部に対応する箇所から金属板２３の四隅に対応する箇所に近いほど、高く構成されている。この場合の高さとは、スペーサ部２４を配置面６３ｃに配置した時の配置面６３ｃから金属板２３までの高さである。
半導体装置１０ａを作成するに際し、封止金型６０の下型６２の配置面６３ｃにスペーサ部２４を介して絶縁回路基板２０を配置する（図５を参照）。なお、この場合も、スペーサ部２４を絶縁回路基板２０の金属板２３の四隅側に支持する。ゲート６３ａから封止部材５０を注入して、キャビティ６３ｂ内を封止部材５０で充填する。絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧されて、絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。このため、半導体装置１０を製造する場合よりも、金属板２３と配置面６３ｃとの間に対する封止部材５０の入り込みがより抑制される。このようにして製造された半導体装置１０ａは、半導体装置１０の場合よりも、確実にバリの生成が抑制されて、信頼性の低下が抑制される。
［変形例２］
変形例２では、絶縁回路基板２０の金属板２３の外縁部に、半導体装置１０よりも多くのスペーサ部が設けられた場合について、図１１及び図１２を用いて説明する。図１１は、第１の実施の形態の変形例２の半導体装置の裏面図であり、図１２は、第１の実施の形態の変形例２の半導体装置の側断面図である。なお、図１２は、図１１の一点鎖線Ｙ－Ｙにおける断面図である。なお、半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｂでは、半導体装置１０の場合に対して、スペーサ部２４ａ～２４ｄの間の絶縁回路基板２０の金属板２３の外縁部の中心部にスペーサ部２４ｆ～２４ｉが形成されている。なお、変形例２では、スペーサ部２４ａ～２４ｄの間の絶縁回路基板２０の金属板２３の外縁部にスペーサ部２４ｆ～２４ｉをそれぞれ１つずつ形成した場合を例示している。１つに限らず、２つ以上でもよい。または、絶縁回路基板２０においてより大きな反りが生じる外縁部には他の外縁部と異なる個数のスペーサ部を形成してもよい。
また、スペーサ部２４ａ～２４ｄ，２４ｆ～２４ｉは、絶縁回路基板２０の反りに沿うような高さである。すなわち、図１２に示されるように、スペーサ部２４ａ～２４ｄはスペーサ部２４ｆ～２４ｉよりも、側面視で、高く構成されている。この場合の高さとは、スペーサ部２４ａ～２４ｄ，２４ｆ～２４ｉを配置面６３ｃに配置した時の配置面６３ｃから金属板２３までの高さである。
半導体装置１０ａを製造するに際し、封止金型６０の下型６２の配置面６３ｃにスペーサ部２４を介して絶縁回路基板２０を配置する。なお、下型６２は、配置するスペーサ部２４ａ～２４ｄ，２４ｆ～２４ｉに応じて、押圧孔及び押圧ピンが設けられている。
この場合も、ゲート６３ａから封止部材５０を注入して、キャビティ６３ｂ内を封止部材５０で充填する。絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧されて、絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。このため、半導体装置１０を製造する場合よりも、金属板２３と配置面６３ｃとの間に対する封止部材５０の入り込みがより抑制される。このようにして製造された半導体装置１０ｂは、半導体装置１０の場合よりも、確実にバリの生成が抑制されて、信頼性の低下が抑制される。
［変形例３］
変形例３では、絶縁回路基板２０の金属板２３の外縁部に、金属板２３に一体的にスペーサ部を形成した場合について、図１３を用いて説明する。図１３は、第１の実施の形態の変形例３の半導体装置の側断面図である。なお、図１３は、図２の断面の位置に対応している。なお、半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｃの絶縁回路基板２０の金属板２３の四隅に、金属板２３と一体となったスペーサ部２４ａ～２４ｄが形成されている。スペーサ部２４ａ～２４ｄは、金属板２３の四隅に凸部が残るように金属板２３の主面をハーフエッチングすることで得られる。また、絶縁回路基板２０の金属板２３に対して、スペーサ部２４ａ～２４ｄに限らず、変形例１のような環状のスペーサ部であってもよく、また、変形例２のように金属板２３の四隅と当該四隅の間に複数形成されたスペーサ部であってもよい。
このような半導体装置１０ｃを製造する場合も、スペーサ部２４ａ～２４ｄにより、半導体装置１０と同様の効果が得られる。
［変形例４－１］
変形例４－１では、絶縁回路基板２０の金属板２３の外縁部に沿って、複数の微細突起で構成されるスペーサ部が設けられた場合について、図１４及び図１５を用いて説明する。図１４は、第１の実施の形態の変形例４－１の半導体装置の側断面図であり、図１５は、第１の実施の形態の変形例４－１の半導体装置の裏面図である。なお、図１４は、図２の断面の位置に対応している。なお、半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｄでは、スペーサ部２４が、絶縁回路基板２０の金属板２３の外縁部に沿って、金属板２３の中心部を取り囲んで形成されている。このスペーサ部２４は、絶縁回路基板２０の金属板２３の外縁部に沿って形成された複数の微細突起で構成されている。１つの微細突起は、先端部が押しつぶされて丸く構成されている。図１５に示されるように、このような微細突起が絶縁回路基板２０の金属板２３の外縁部に沿って、金属板２３の中心部を取り囲んで複数形成されている。
半導体装置１０ｄでは、封止部材５０が絶縁回路基板２０の側部全周と共に、スペーサ部２４の外側に面する微細突起の側部（スペーサ側部）を封止している。半導体装置１０ｄでも、封止底面５０ｆは、スペーサ部２４の先端部並びに絶縁回路基板２０の裏面の中心部と同一平面を成している。
次に、このような半導体装置１０ｄの製造方法について、図１６～図１８を用いて説明する。図１６～図１８は、第１の実施の形態の変形例４－１の半導体装置の製造工程を示す断面図である。
まず、絶縁回路基板２０の金属板２３の外縁部に沿って、金属加工により複数のとげ状の微細突起を形成する（形成位置は、図１４を参照）。すなわち、１つの微細突起は、先端部が尖って高く突き出た尖塔状を成している。この場合の金属加工は、例えば、シボ加工、レーザ加工、サンドブラスト加工が行われる。また、複数の尖塔状の微細突起は、絶縁回路基板２０の反りを見越して、先端部が中心を向くように、形成されている。
このような絶縁回路基板２０に対して、図４に示したように、半導体チップ３１，３２及びタイバー４６に連結されているリードフレーム４０，４１ａ～４１ｊ，４３，４４及びリードフレーム４２が接合されている。
次いで、このようにしてリードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０を、図１６に示されるように、封止金型６０にセットする。キャビティ６３ｂに収納された絶縁回路基板２０（金属板２３）の裏面全面は、複数のスペーサ部２４により配置面６３ｃから浮いている。なお、変形例４－１の封止金型６０の下型６２は押圧孔及び押圧ピンは設けられていない。
このようにして絶縁回路基板２０がセットされた封止金型６０において、ゲート６３ａから溶融状態の封止部材５０を注入する。絶縁回路基板２０は、加熱により、下に凸に反りが生じる。
ゲート６３ａから注入された封止部材５０は、図１７に示される破線の矢印に沿ってキャビティ６３ｂ内を充填する（平面視は図６を参照）。第１の実施の形態の図５及び図６で説明したように、絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧される。このため、スペーサ部２４の複数の尖塔状の微細突起が、図１８に示されるように、押しつぶされる。配置面６３ｃから浮いていた絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。また、押しつぶされた複数の微細突起は、互いに、密集して微細突起間の隙間が埋められる。
さらに、封止部材５０がキャビティ６３ｂ内に注入されると、第１の実施の形態の図７で説明したように、絶縁回路基板２０の側部に達し、絶縁回路基板２０の側部とキャビティ６３ｂとの間を充填する。この際、絶縁回路基板２０は下に凸に反っているものの、金属板２３の外縁部にはスペーサ部２４が設けられている。また、絶縁回路基板２０は封止部材５０により配置面６３ｃに押圧されている。そして、スペーサ部２４の複数の尖塔状の微細突起は、図１８に示されるように、さらに押しつぶされている。絶縁回路基板２０の側部とキャビティ６３ｂとの間に充填された封止部材５０は、反った絶縁回路基板２０の四隅と配置面６３ｃとの間に入り込めない。したがって、封止部材５０は、絶縁回路基板２０の側部とスペーサ部２４の外側に面する微細突起の側部とを封止する。このようにして、絶縁回路基板２０及び半導体チップ３１，３２等が封止されて、タイバー４６等、余分な枠部を切り取ることで、図１４及び図１５に示した半導体装置１０ｄが得られる。
なお、変形例４－１では、スペーサ部２４として、絶縁回路基板２０の金属板２３の外縁部に沿って複数の微細突起を形成している場合を示しているに過ぎない。この場合に限らず、スペーサ部２４として、図３に示したように、絶縁回路基板２０の金属板２３の四隅の領域にそれぞれ複数の微細突起を形成してもよい。または、スペーサ部２４として、変形例２で説明したように、絶縁回路基板２０の金属板２３の四隅の領域及び四隅の間の複数の領域に複数の微細突起を形成してもよい。
［変形例４－２］
変形例４－２では、絶縁回路基板２０の金属板２３の外縁部に対して、変形例４－１の複数の微細突起とは異なる形状の複数の凸部を金属加工により形成する場合について図１９及び図２０を用いて説明する。図１９及び図２０は、第１の実施の形態の変形例４－２の半導体装置の裏面図である。なお、半導体装置１０と同じ構成には同じ符号を付している。
図１９に示す半導体装置１０ｄでは、スペーサ部２４は、金属板２３の裏面の外縁部に沿って金属板２３の中心部を取り囲んで形成された環状の凸部である。各凸部の先端部は押しつぶされて丸く構成されている。なお、図１９の場合は、一例として、凸部が３列形成している場合を示している。３列に限らず、２列以上であればよい。また、スペーサ部２４は、変形例１と同様に、絶縁回路基板２０の反りに沿うような高さである。すなわち、スペーサ部２４は、側面視で、金属板２３の中心部に対応する箇所から金属板２３の四隅に対応する箇所に近いほど、高く構成されている。また、図１９の半導体装置１０ｄも封止する前の絶縁回路基板２０の金属板２３の外縁部に形成される複数の環状の凸部の断面はその先端部は尖塔状を成す。
また、図２０に示す半導体装置１０ｄでは、図１９の場合と異なり、スペーサ部２４は、金属板２３の裏面の外縁部に沿って金属板２３の中心部を取り囲む、環状であって破線状の凸部が形成されている。なお、図２０の場合は、一例として、このような凸部が３列形成されている場合を示している。また、図２０では、最外部の凸部の欠陥部分に対して、その内側の凸部の連続部分が対応するように形成され、最内部の凸部は金属板２３の角部に連続部分が形成されている。すなわち、図２０では、スペーサ部２４は、千鳥状に複数の凸部が形成されている。また、図２０の半導体装置１０ｄも封止する前の絶縁回路基板２０の金属板２３の外縁部に形成される複数の環状の凸部の断面はその先端部が尖塔状を成す。
このような図１９及び図２０の半導体装置１０ｄを製造する場合も、変形例４－１と同様に、リードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０が封止金型６０にセットされると、絶縁回路基板２０（金属板２３）の裏面全面は、スペーサ部２４により配置面６３ｃから浮く（図１６を参照）。なお、変形例４の封止金型６０の下型６２は押圧孔及び押圧ピンは設けられていない。また、ゲート６３ａから封止部材５０が注入されると、絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧される。このため、スペーサ部２４の複数の尖塔状の凸部が押し潰される（図１８を参照）。配置面６３ｃから浮いていた絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。また、押しつぶされた複数の凸は、互いに、密集して凸部間の隙間が埋められる。
さらに、封止部材５０がキャビティ６３ｂ内に注入されると、第１の実施の形態の図７で説明したように、封止部材５０は、絶縁回路基板２０の側部とスペーサ部２４の外側に面する凸部の側部とを封止する。このようにして、絶縁回路基板２０及び半導体チップ３１，３２等が封止されて、タイバー４６等、余分な枠部を切り取ることで、半導体装置１０ｄが得られる。
［変形例５］
変形例５では、絶縁回路基板２０の金属板２３の外縁部に沿って、複数の粒子が凝集した粒子群により構成されるスペーサ部が設けられた場合について、図２１を用いて説明する。図２１は、第１の実施の形態の変形例５の半導体装置の側断面図である。なお、図２１は、図２の断面の位置に対応している。なお、半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｅでは、スペーサ部２４が、絶縁回路基板２０の金属板２３の外縁部に沿って、金属板２３の中心部を取り囲んで形成されている。このスペーサ部２４は、絶縁回路基板２０の金属板２３の外縁部に沿って、複数の粒子が凝集した粒子群である。
半導体装置１０ｅでは、封止部材５０が絶縁回路基板２０の側部全周と共に、スペーサ部２４の外側に面する粒子群の側部（スペーサ側部）を封止している。半導体装置１０ｅでも、封止底面５０ｆは、スペーサ部２４の先端部並びに絶縁回路基板２０の裏面の中心部と同一平面を成している。
また、変形例５では、スペーサ部２４として、絶縁回路基板２０の金属板２３の外縁部に沿って粒子群を形成している場合を示しているに過ぎない。この場合に限らず、スペーサ部２４として、図３に示したように、絶縁回路基板２０の金属板２３の四隅の領域にそれぞれ粒子群を形成してもよい。または、スペーサ部２４として、変形例２で説明したように、絶縁回路基板２０の金属板２３の四隅の領域及び四隅の間の複数の領域に粒子群をそれぞれ形成してもよい。
このような金属板２３の裏面の外縁部のスペーサ部２４は、複数の粒子が吹き付けにより形成される。この際の粒子は、金属、弾性材料である。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。弾性材料は、例えば、シリコーンゴムである。
このような図２１の半導体装置１０ｅを製造する場合も、事前に絶縁回路基板２０の金属板２３の裏面の外縁部に沿って環状に複数の粒子を吹き付けてスペーサ部２４を形成しておく。このようにスペーサ部２４が形成された、リードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０が封止金型６０にセットされると、絶縁回路基板２０（金属板２３）の裏面全面は、スペーサ部２４により配置面６３ｃから浮いている（図１６を参照）。なお、変形例５の封止金型６０の下型６２は押圧孔及び押圧ピンは設けられていない。また、加熱により、絶縁回路基板２０が下に凸に反りが生じる。また、ゲート６３ａから封止部材５０が注入されると、絶縁回路基板２０及び半導体チップ３１，３２は封止部材５０により、配置面６３ｃ側に押圧される。このため、配置面６３ｃから浮いていた絶縁回路基板２０の金属板２３の裏面は配置面６３ｃに押圧されて、絶縁回路基板２０の金属板２３の裏面の中心部を含む領域が配置面６３ｃに接触する。
さらに、封止部材５０がキャビティ６３ｂ内に注入されると、第１の実施の形態の図７で説明したように、封止部材５０は、絶縁回路基板２０の側部とスペーサ部２４の外側に面する粒子の側部とを封止する。このようにして、絶縁回路基板２０及び半導体チップ３１，３２等が封止されて、タイバー４６等、余分な枠部を切り取ることで、半導体装置１０ｅが得られる。
［第２の実施の形態］
第２の実施の形態の半導体装置について図２２を用いて説明する。図２２は、第２の実施の形態の半導体装置の側断面図である。なお、図２２は、図２に対応する側断面図である。また、第２の実施の形態の半導体装置は、第１の実施の形態の半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｆは、半導体装置１０において、スペーサ部２４ａ～２４ｄが封止底面５０ｆ及び金属板２３の中心部よりも下側（－Ｚ方向）に突出している。スペーサ部２４ａ～２４ｄは、半導体装置１０のスペーサ部２４ａ～２４ｄと同様の材質により構成されている。但し、スペーサ部２４ａ～２４ｄは、半導体装置１０のスペーサ部２４ａ～２４ｄよりも長く構成されている。半導体装置１０ｆのその他の構成もまた、半導体装置１０と同様の構成を成している。
次に、半導体装置１０ｆの製造方法について、図２３を用いて説明する。図２３は、第２の実施の形態の半導体装置の製造工程を示す側断面図である。第１の実施の形態と同様に、絶縁回路基板２０に接合された半導体チップ３１，３２にリードフレーム４２を、絶縁回路基板２０にタイバー４６に連結されているリードフレーム４０，４３，４４を、図４に示されるように接合する。そして、タイバー４６に連結されているリードフレーム４１ａ～４１ｊと半導体チップ３１，３２とをボンディングワイヤ４５により機械的、かつ、電気的に接続する。
次いで、このようにしてリードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０を、スペーサ部２４ａ～２４ｄを介して封止金型６０にセットする。封止金型６０は、第１の実施の形態と同様の構成を成している。但し、下型６２の配置面６３ｃのスペーサ部２４ａ～２４ｄに対応する箇所に凹部６３ｄが形成されている。すなわち、凹部６３ｄの底部には押圧孔６２ａ，６２ｂが形成されている。この凹部６３ｄの開口面積は、スペーサ部２４ａ～２４ｄの平面視の面積に対応している。凹部６３ｄの深さは、絶縁回路基板２０の金属板２３の中心部が配置面６３ｃに接触した際に、スペーサ部２４ａ～２４ｄが入り込んでいる深さである。なお、押圧孔６２ａ，６２ｂには、押圧ピン６４ａ，６４ｂが配置されている。押圧ピン６４ａ，６４ｂの先端は、凹部６３ｄの底部と同じかそれより下側（－Ｚ方向）になるように配置される。
リードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０を下型６２の配置面６３ｃに配置する際には、金属板２３の四隅にスペーサ部２４ａ～２４ｄが設けられる。すなわち、図２３に示されるように、スペーサ部２４ａ～２４ｄは、配置面６３ｃの凹部６３ｄに嵌合している。この際、スペーサ部２４ａ～２４ｄにより、絶縁回路基板２０の金属板２３の四隅以外は配置面６３ｃから少し浮いた状態となる。この際、金属板２３の中心部と配置面６３ｃとの浮きは、例えば、１０μｍ以上、２００μｍ以下である。
この状態から、以降、第１の実施の形態と同様に封止部材５０をゲート６３ａからキャビティ６３ｂに注入する。注入された封止部材５０が絶縁回路基板２０を配置面６３ｃ側に押圧しながら、絶縁回路基板２０の側部を封止する。封止部材５０は、さらに、凹部６３ｄが突出しているスペーサ部２４ａ～２４ｄの外側に面する側部（スペーサ側部）を封止する。封止後に、押圧ピン６４ａ，６４ｂを上方へ移動させることで、封止部材５０で封止された絶縁回路基板２０等が下型６２から取り外すことができる。このようにして、絶縁回路基板２０及び半導体チップ３１，３２等が封止されて、タイバー４６等、余分な枠部を切り取ることで、図２２に示した半導体装置１０ｆが得られる。
次に、このような半導体装置１０ｆの裏面（封止底面５０ｆ）に放熱ユニット５６を取り付ける場合について、図２４を用いて説明する。図２４は、第２の実施の形態の放熱ユニットが取り付けられた半導体装置の側断面図である。なお、図２４は、図２２の側断面図に対応する半導体装置１０ｆに対して放熱ユニットを取り付けた場合を示している。
半導体装置１０ｆの裏面にＴＩＭ５５を介して放熱ユニット５６が設けられている。放熱ユニット５６は、第１の実施の形態の放熱ユニット５６と同様に構成されている。但し、放熱ユニット５６は、半導体装置１０ｆのスペーサ部２４ａ～２４ｄに対応する位置に位置合わせ部５６ａが形成されている。位置合わせ部５６ａは、スペーサ部２４ａ～２４ｄが嵌合される大きさで凹状に形成されている。
このような半導体装置１０ｆの裏面にＴＩＭ５５を塗布する。または、放熱ユニット５６の半導体装置１０ｆの配置領域に位置合わせ部５６ａを避けて塗布してもよい。この際、ＴＩＭ５５からスペーサ部２４ａ～２４ｄは突出した状態である。半導体装置１０ｆを放熱ユニット５６に取り付ける際には、スペーサ部２４ａ～２４ｄを位置合わせ部５６ａに嵌合させる。このため半導体装置１０ｆを放熱ユニット５６に確実に配置することができる。また、このようにして配置された半導体装置１０ｆは放熱ユニット５６からの位置ずれが防止される。したがって、半導体装置１０ｆの裏面に放熱ユニット５６を適切かつ確実に取り付けることができる。
［変形例］
変形例では、第２の実施の形態と異なる封止金型を用いる場合について説明する。まず、変形例の半導体装置について図２５を用いて説明する。図２５は、第２の実施の形態の変形例の半導体装置の側断面図である。なお、図２５は、図２に対応する側断面図である。また、変形例の半導体装置は、第１の実施の形態の半導体装置１０と同じ構成には同じ符号を付している。
半導体装置１０ｇは、半導体装置１０において、封止底面５０ｆがスペーサ部２４ａ～２４ｄの底面及び下に凸に反った金属板２３の中心部よりも上位に位置している。半導体装置１０ｇのその他の構成は、半導体装置１０と同様の構成を成している。
次に、半導体装置１０ｇの製造方法について、図２６を用いて説明する。図２６は、第２の実施の形態の変形例の半導体装置の製造工程を示す側断面図である。第１の実施の形態と同様に、絶縁回路基板２０に接合された半導体チップ３１，３２にリードフレーム４２を、絶縁回路基板２０にタイバー４６に連結されているリードフレーム４０，４３，４４を、図４に示されるように接合する。そして、タイバー４６に連結されているリードフレーム４１ａ～４１ｊと半導体チップ３１，３２とをボンディングワイヤ４５により電気的かつ機械的に接続する。
次いで、このようにしてリードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０を、スペーサ部２４ａ～２４ｄを介して封止金型６０にセットする。封止金型６０は、第１の実施の形態と同様の構成を成している。但し、下型６２の配置面６３ｃの絶縁回路基板２０が配置される領域に凹部６３ｅが形成されている。凹部６３ｅは、立方体状である。凹部６３ｅの平面視で四隅には、押圧ピンが挿通される押圧孔（図２６では、押圧ピン６４ａが挿通された押圧孔６２ａ，６２ｂを図示）が形成されている。
リードフレーム４０，４１ａ～４１ｊ，４２～４４等が接合された絶縁回路基板２０を下型６２の配置面６３ｃに配置する際には、金属板２３の四隅にスペーサ部２４ａ～２４ｄが設けられる。すなわち、図２６に示されるように、スペーサ部２４ａ～２４ｄは、配置面６３ｃの凹部６３ｅの四隅にそれぞれ位置する。この際、スペーサ部２４ａ～２４ｄにより、絶縁回路基板２０の金属板２３の四隅以外は凹部６３ｅの底面から少し浮いた状態となる。この際、金属板２３の中心部と配置面６３ｃとの浮きは、例えば、１０μｍ以上、２００μｍ以下である。
この状態から、以降、第１の実施の形態と同様に封止部材５０をゲート６３ａからキャビティ６３ｂに注入する。注入された封止部材５０が絶縁回路基板２０を配置面６３ｃ側に押圧しながら、絶縁回路基板２０の側部を封止する。封止部材５０は、さらに、凹部６３ｅから突出しているスペーサ部２４ａ～２４ｄの外側に面する側部（スペーサ側部）を封止する。このようにして、絶縁回路基板２０及び半導体チップ３１，３２等が封止されて、タイバー４６等、余分な枠部を切り取ることで、図２５に示した半導体装置１０ｇが得られる。
このような半導体装置１０ｇに対しても、図２４と同様に、ＴＩＭ５５を介してスペーサ部２４ａ～２４ｄを位置合わせ部５６ａに嵌合させる。このため半導体装置１０ｇを放熱ユニット５６に確実に配置することができる。また、このようにして配置された半導体装置１０ｇは放熱ユニット５６からの位置ずれが防止される。したがって、半導体装置１０ｇの裏面に放熱ユニット５６を適切かつ確実に取り付けることができる。
なお、第２の実施の形態では、金属板２３の四隅に取り付けるスペーサ部２４ａ～２４ｄの場合に限らない。第１の実施の形態の変形例１～５の場合のスペーサ部を適用することができる。この場合は、スペーサ部の形状に応じて、封止金型６０の下型６２に形成する凹部を異ならせることができる。
１０，１０ａ～１０ｇ 半導体装置
２０ 絶縁回路基板
２１ 絶縁板
２２ａ，２２ｂ 回路パターン
２３ 金属板
２４，２４ａ～２４ｉ スペーサ部
３１，３２ 半導体チップ
３３ａ，３３ｂ はんだ
４０，４１ａ～４１ｊ，４２～４４ リードフレーム
４５ ボンディングワイヤ
４６ タイバー
５０ 封止部材
５０ａ 封止上面
５０ｂ～５０ｅ 封止側面
５０ｆ 封止底面
５５ サーマルインターフェイスマテリアル（ＴＩＭ）
５６ 放熱ユニット
５６ａ 位置合わせ部
６０ 封止金型
６０ａ 金型上面
６０ｂ～６０ｅ 金型側面
６０ｆ 金型底面
６１ 上型
６２ 下型
６２ａ，６２ｂ 押圧孔
６３ａ ゲート
６３ｂ キャビティ
６３ｃ 配置面
６３ｄ，６３ｅ 凹部
６４ａ，６４ｂ 押圧ピン

Claims (20)

  1. 半導体チップと、
    矩形状の金属板と矩形状の絶縁板と回路パターンとが順に積層され、おもて面の前記回路パターン上に前記半導体チップが配置され、裏面の前記金属板を下側にして下に凸に反った絶縁回路基板と、
    平面視で前記金属板の四隅にそれぞれ下側に突出して設けられたスペーサ部と、
    を有する半導体装置。
  2. 前記スペーサ部は、側面視で下に凸に反った前記絶縁回路基板の中心部と同一平面を成し、または、前記中心部よりも下に突出する、
    請求項１に記載の半導体装置。
  3. 前記絶縁回路基板のおもて面及び前記絶縁回路基板の側部と前記スペーサ部の外側に面するスペーサ側部とを封止する封止部材、
    をさらに有する請求項１または２に記載の半導体装置。
  4. 前記封止部材の封止底面は、前記絶縁回路基板の前記中心部と同一平面を成している、
    請求項３に記載の半導体装置。
  5. 前記スペーサ部のスペーサ底面は、前記封止部材の前記封止底面よりも下に突出している、
    請求項４に記載の半導体装置。
  6. 前記スペーサ部は、前記金属板の前記四隅を含む外縁部に沿って、前記中心部を取り囲んで形成されている、
    請求項２乃至５のいずれかに記載の半導体装置。
  7. 前記スペーサ部は、前記金属板の前記四隅に加えて、前記四隅の間の外縁部に１以上形成されている、
    請求項１乃至５のいずれかに記載の半導体装置。
  8. 前記スペーサ部の高さは、前記四隅に近くなるに連れて厚く構成されている、
    請求項６または７に記載の半導体装置。
  9. 前記スペーサ部は、前記金属板に一体的に形成されている、
    請求項１乃至８のいずれかに記載の半導体装置。
  10. 前記スペーサ部は、複数の微細突起により形成されている、
    請求項１乃至９のいずれかに記載の半導体装置。
  11. 前記スペーサ部は、平面視で環状の細線状を成して、前記金属板の中心部を中心にして前記金属板の中心部を取り囲んで前記金属板の外縁部に複数形成されている、
    請求項１乃至９のいずれかに記載の半導体装置。
  12. 前記スペーサ部は、それぞれ、さらに破線状を成し、千鳥状に前記金属板の中心部を取り囲んで前記金属板の外縁部に複数形成されている、
    請求項１乃至９のいずれかに記載の半導体装置。
  13. 前記スペーサ部は、前記金属板に吹き付けられた複数の粒子が凝集した粒子群により形成されている、
    請求項１乃至８、１０乃至１２のいずれかに記載の半導体装置。
  14. 前記絶縁回路基板の前記金属板の前記スペーサ部を含む裏面にサーマルインターフェイスマテリアルを介して設置された放熱ユニットをさらに有する、
    請求項１乃至１３のいずれかに記載の半導体装置。
  15. 前記スペーサ部に対応して開口された位置合わせ部が形成され、前記絶縁回路基板の前記金属板の前記スペーサ部を含む裏面にサーマルインターフェイスマテリアルを介して、前記スペーサ部が前記位置合わせ部に嵌合して設置された放熱ユニットをさらに有する、
    請求項１乃至１３のいずれかに記載の半導体装置。
  16. 矩形状の金属板と矩形状の絶縁板と回路パターンとが順に積層され、おもて面の前記回路パターン上に半導体チップが配置され、裏面の前記金属板を下側にして下に凸に反った絶縁回路基板と、前記絶縁回路基板が配置される配置面を含み、前記絶縁回路基板を収納する収納領域を備える金型とを用意する用意工程と、
    前記金型の前記配置面に、前記絶縁回路基板を前記金属板の四隅にスペーサ部をそれぞれ介して配置する配置工程と、
    前記収納領域内を加熱しながら、前記金型の前記絶縁回路基板のおもて面よりも上方に設けられた注入口から封止部材を前記絶縁回路基板に向かって注入して前記収納領域を充填して、前記絶縁回路基板を封止する封止工程と、
    を有する半導体装置の製造方法。
  17. 前記封止工程において、注入された前記封止部材が前記絶縁回路基板のおもて面側に塗布されることにより前記スペーサ部のスペーサ裏面を前記金型の前記配置面に押圧する、
    請求項１６に記載の半導体装置の製造方法。
  18. 前記用意工程で用意される前記絶縁回路基板の前記金属板の前記四隅に前記スペーサ部が複数の尖塔状の微細突起によりそれぞれ形成されている、
    請求項１６または１７に記載の半導体装置の製造方法。
  19. 前記封止工程において、前記封止部材を注入するに伴い、前記絶縁回路基板が前記配置面に押圧されて前記スペーサ部が押しつぶされる、
    請求項１８に記載の半導体装置の製造方法。
  20. 前記金型の前記配置面に、前記絶縁回路基板が配置された際に前記金属板の前記四隅に対応して凹部がそれぞれ形成されており、
    前記配置工程において、前記スペーサ部を前記凹部にそれぞれ嵌合して前記配置面に前記絶縁回路基板を配置する、
    請求項１６または１７に記載の半導体装置の製造方法。
JP2021031483A 2021-03-01 2021-03-01 半導体装置及び半導体装置の製造方法 Pending JP2022132808A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021031483A JP2022132808A (ja) 2021-03-01 2021-03-01 半導体装置及び半導体装置の製造方法
US17/586,264 US20220278018A1 (en) 2021-03-01 2022-01-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021031483A JP2022132808A (ja) 2021-03-01 2021-03-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2022132808A true JP2022132808A (ja) 2022-09-13

Family

ID=83006696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021031483A Pending JP2022132808A (ja) 2021-03-01 2021-03-01 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20220278018A1 (ja)
JP (1) JP2022132808A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396138B1 (en) * 2000-02-15 2002-05-28 International Rectifier Corporation Chip array with two-sided cooling
US9093434B2 (en) * 2011-04-04 2015-07-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20220278018A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
JP5738226B2 (ja) 電力用半導体装置モジュール
US11587855B2 (en) Method of attaching an insulation sheet to encapsulated semiconductor device
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JPH04293259A (ja) 半導体装置およびその製造方法
JP2015138843A (ja) 半導体装置及びその製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP2022132808A (ja) 半導体装置及び半導体装置の製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
US20240178113A1 (en) Electronic device and electronic device manufacturing method
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230197470A1 (en) Semiconductor device and semiconductor device manufacturing method
US20230050112A1 (en) Semiconductor device manufacturing method
JP7390826B2 (ja) 半導体装置および半導体装置の製造方法
US11178770B2 (en) Semiconductor device and semiconductor device manufacturing method
US11450623B2 (en) Semiconductor device
US11637049B2 (en) Semiconductor device having semiconductor chip formed on wiring part, and method of manufacturing the same
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
US11587861B2 (en) Semiconductor device and manufacturing method thereof
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
US20230253275A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2023074141A (ja) 半導体装置の製造方法及び治具セット
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
CN113964100A (zh) 半导体装置
JP2023071502A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240214