JP2023074141A - 半導体装置の製造方法及び治具セット - Google Patents

半導体装置の製造方法及び治具セット Download PDF

Info

Publication number
JP2023074141A
JP2023074141A JP2021186925A JP2021186925A JP2023074141A JP 2023074141 A JP2023074141 A JP 2023074141A JP 2021186925 A JP2021186925 A JP 2021186925A JP 2021186925 A JP2021186925 A JP 2021186925A JP 2023074141 A JP2023074141 A JP 2023074141A
Authority
JP
Japan
Prior art keywords
jig
pressing
semiconductor device
manufacturing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021186925A
Other languages
English (en)
Inventor
学 石川
Manabu Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021186925A priority Critical patent/JP2023074141A/ja
Priority to US17/954,215 priority patent/US20230154889A1/en
Priority to CN202211191615.8A priority patent/CN116137231A/zh
Publication of JP2023074141A publication Critical patent/JP2023074141A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/7755—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/77—Apparatus for connecting with strap connectors
    • H01L2224/777—Means for aligning
    • H01L2224/77754—Guiding structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】電気的な不具合の発生を抑制する。【解決手段】リードフレーム開口部が貫通されたリードフレーム位置決め治具１３を、平面視でリードフレーム開口部がリードフレームの接合部５ａに対応するように絶縁回路基板に対向して配置する。次いで、柱状を成し、先端に押圧面１５ａ１を備える押圧治具１５をリードフレーム開口部に挿通して、押圧面１５ａ１でリードフレームの接合部５ａを絶縁回路基板側に押圧する。このように半導体チップ４はリードフレームの接合部５ａを介して押圧治具１５により押圧される。接合部材７ｂ，７ｃを接合するために加熱した際に、半導体チップ４が絶縁回路基板との熱膨張係数の差により反りが生じても、押圧治具１５に押圧されており、反りが矯正される。【選択図】図１０

Description

本発明は、半導体装置の製造方法及び治具セットに関する。
半導体装置は、パワーデバイスを含み、電力変換装置として利用されている。パワーデバイスは、半導体チップを含む。半導体チップは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。このような半導体装置は、少なくとも、半導体モジュールと当該半導体モジュールが接合された放熱板とを含む。半導体モジュールは、半導体チップと当該半導体チップが接合された絶縁回路基板と当該半導体チップに接合されたリードフレームとを含んでよい。このような半導体装置を製造するにあたり、半導体モジュールを放熱板の所定領域に接合するための位置決め治具が用いられる。さらに、このような位置決め治具上にウェイト（錘）が配置される。
なお、製造に治具を利用する例として以下が挙げられる。例えば、トレイの凹部にベース鋼を位置決めして配置し、当該凹部内であってベース鋼上に第１くり抜き孔部が形成された第１治具を配置する。第１くり抜き孔内に位置決めされたベース鋼上にはんだ及び基板を順に積層して配置する。第１くり抜き孔部内に、さらに、第２くり抜き孔部が形成された第２治具を嵌合して、第２くり抜き孔部に位置決めされた基板上にはんだ及びチップを順に積層し、第２くり抜き孔部に錘を嵌合する（例えば、特許文献１を参照）。
また、金属ブロックから突出したリード端子の両端部が治具の土台状にセットされ、金属ブロックの側部の治具の一対の挟持部材の下部により固定される。これにより、リード端子は予め定められた高さ位置に固定される（例えば、特許文献２を参照）。
特開２０１２－２３８６３８号公報 特開２０１４－１８７２４５号公報
ところで、半導体モジュールを放熱板にはんだで接合する際には、加熱してはんだを溶融させる。この際、絶縁回路基板と半導体チップとリードフレームとは熱膨張係数が異なるため、半導体チップに反りが生じてしまうことがある。半導体チップに反りが生じた状態でリードフレームが接合されると、半導体チップとリードフレームとを接合するはんだの厚さが不均一となる。すると、半導体チップとリードフレームとが電気的に接続されても、半導体チップに電気的な不具合が生じることがあり、半導体装置の信頼性の低下に繋がる。
本発明はこのような点に鑑みてなされたものであり、電気的な不具合の発生が抑制された半導体装置の製造方法及び治具セットを提供することを目的とする。
本発明の一観点によれば、導電板と、前記導電板に第１接合材を介して配置された半導体チップと、前記半導体チップ上に第２接合材を介してさらに接合部が配置され、前記接合部を含む接続端子とを用意する用意工程と、第１ガイド孔が貫通された第１ガイド治具を、平面視で前記第１ガイド孔が前記接合部に対応するように前記導電板に対向して配置する第１治具配置工程と、柱状を成し、下端部に押圧部を備える押圧治具を前記第１ガイド孔に挿通して、前記押圧部で前記接続端子の前記接合部を前記導電板側に押圧する第１押圧工程と、を有する半導体装置の製造方法を提供する。
また、本発明の一観点によれば、上記の半導体装置の製造方法で用いられる治具セットを提供する。
上記の半導体装置の製造方法及び治具セットは、電気的な不具合の発生を抑制する、信頼性の低下が防止された半導体装置を製造することができる。
第１の実施の形態の半導体装置の側面図である。 第１の実施の形態の半導体装置の製造方法のフローチャートである。 第１の実施の形態の半導体装置の製造方法に含まれる半導体ユニット製造工程のフローチャートである。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる絶縁回路基板のセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる絶縁回路基板のセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる半導体チップのセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる半導体チップのセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれるリードフレームのセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれるリードフレームのセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる押圧治具のセット工程を示す断面図である。 参考例の半導体装置の製造方法の半導体ユニット製造工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法に含まれる接合工程のフローチャートである。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板のセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板のセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板の固定工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板の固定工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す断面図（その１）である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す平面図（その１）である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す断面図（その２）である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す平面図（その２）である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれるスペーサ治具のセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれるスペーサ治具のセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す平面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図である。 第１の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す平面図である。 第２の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図である。 第２の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図である。 第２の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す平面図である。 第３の実施の形態の半導体装置の平面図である。 第３の実施の形態の半導体装置に含まれる半導体ユニットの斜視図である。 第３の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図である。 第３の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す平面図である。 第３の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図１の半導体装置１において、上側（＋Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「上」とは、図１の半導体装置１において、上側（＋Ｚ方向）の方向を表す。「裏面」及び「下面」とは、図１の半導体装置１において、下側（－Ｚ方向）を向いたＸ－Ｙ面を表す。同様に、「下」とは、図１の半導体装置１において、下側（－Ｚ方向）の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「高位」とは、図１の半導体装置１において、上側（＋Ｚ側）の位置を表す。同様に、「低位」とは、図１の半導体装置１において、下側（－Ｚ側）の位置を表す。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
また、以下の実施の形態の説明で用いられる図面では、初出の構成部品に符号を付し、その後の図面では当該構成部品の符号を省略することがある。省略されている場合には初出の図面を参照することができる。
［第１の実施の形態］
第１の実施の形態の半導体装置１について、図１を用いて説明する。図１は、第１の実施の形態の半導体装置の側面図である。半導体装置１は、少なくとも、放熱板６と半導体ユニット２とを含んでいる。なお、半導体装置１は、半導体ユニット２を囲むケースが放熱板６上に設けられてもよい。この場合、ケース内の半導体ユニット２が封止部材により封止され、リードフレーム５が鉛直上方に延伸する。または、半導体装置１は、放熱板６の裏面を露出して放熱板６上の半導体ユニット２を封止部材で封止して、リードフレーム５が鉛直上方に延伸してもよい。ここでは、半導体装置１の最小構成について表示している。
放熱板６は、平面視で矩形状を成している。放熱板６の角部は、Ｒ面取り、Ｃ面取りされていてもよい。放熱板６の裏面には、固定溝６ａが形成されていてもよい。固定溝６ａについては、後述する（図１３）。このような放熱板６は、熱伝導性に優れた金属により構成されている。この金属は、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金である。放熱板６の表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。放熱板６のおもて面の中央部に半導体ユニット２が接合部材７ａを介して配置されている。なお、本実施の形態では、放熱板６に対して半導体ユニット２を１つ配置する場合を例に挙げている。この場合に限らず、半導体ユニット２は、複数であってもよい。複数の場合、半導体ユニット２は、１列に配置されてもよく、半導体ユニット２の個数に応じて、半導体ユニットをｎ行、ｍ列で配置してもよい。
半導体ユニット２は、さらに、絶縁回路基板３と半導体チップ４とリードフレーム５とが順に接合部材７ｂ，７ｃを介して積層されている。なお、接合部材７ｂ，７ｃは、接合部材７ａと同様の組成により構成されている。
絶縁回路基板３は、平面視で矩形状である。絶縁回路基板３は、絶縁板３ａと、絶縁板３ａのおもて面に形成された回路パターン３ｂと、絶縁板３ａの裏面に形成された金属板３ｃと、を有している。回路パターン３ｂ及び金属板３ｃの外形は、平面視で、絶縁板３ａの外形より小さく、絶縁板３ａの内側に形成されている。なお、回路パターン３ｂの形状、個数は一例である。
絶縁板３ａは、平面視で矩形状を成す。また、絶縁板３ａの角部は、Ｃ面取りあるいはＲ面取りされていてもよい。このような絶縁板３ａは、熱伝導性のよいセラミックスにより構成されている。セラミックスは、例えば、酸化アルミニウム、窒化アルミニウム、または、窒化珪素を主成分とする材料により構成されている。また、絶縁板３ａの厚さは、０．２ｍｍ以上、２．０ｍｍ以下である。
回路パターン３ｂは、絶縁板３ａの縁部を除いた全面にわたって形成されている。好ましくは、平面視で、回路パターン３ｂの絶縁板３ａの外周に面する端部は、金属板３ｃの絶縁板３ａの外周側の端部と重畳する。このため、絶縁回路基板３は、絶縁板３ａの裏面の金属板３ｃとの応力バランスが維持される。絶縁板３ａの過度な反り、割れ等の損傷が抑制される。また、回路パターン３ｂの厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。回路パターン３ｂは、導電性に優れた金属により構成されている。このような金属は、例えば、銅、アルミニウム、または、少なくともこれらの一種を含む合金である。また、回路パターン３ｂの表面に対して、耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。なお、回路パターン３ｂは、絶縁板３ａのおもて面に金属板を形成し、この金属板に対してエッチング等の処理を行って得られる。または、あらかじめ金属板から切り出した回路パターン３ｂを絶縁板３ａのおもて面に圧着させてもよい。なお、回路パターン３ｂは一例である。必要に応じて、回路パターンの個数、形状、大きさ等を適宜選択してもよい。
金属板３ｃは、平面視で矩形状を成す。また、角部が、例えば、Ｃ面取りあるいはＲ面取りされていてもよい。金属板３ｃは、絶縁板３ａのサイズより小さく、絶縁板３ａの縁部を除いた裏面全面に形成されている。金属板３ｃは、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。また、金属板３ｃの厚さは、０．１ｍｍ以上、２．０ｍｍ以下である。金属板の耐食性を向上させるために、めっき処理を行ってもよい。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
このような構成を有する絶縁回路基板３として、例えば、ＤＣＢ（Direct Copper Bonding）基板、ＡＭＢ（Active Metal Brazed）基板を用いてもよい。絶縁回路基板３は、後述する半導体チップ４で発生した熱を回路パターン３ｂ、絶縁板３ａ及び金属板３ｃを介して、絶縁回路基板３の裏面側に伝導させて放熱する。このような絶縁回路基板３は、放熱板６に、接合部材７ａにより接合されている。
接合部材７ａは、鉛フリーはんだが用いられる。鉛フリーはんだは、例えば、錫－銀－銅からなる合金、錫－亜鉛－ビスマスからなる合金、錫－銅からなる合金、錫－銀－インジウム－ビスマスからなる合金のうち少なくともいずれかの合金を主成分とする。さらに、接合部材７ａには、添加物が含まれてもよい。添加物は、例えば、ニッケル、ゲルマニウム、コバルトまたはシリコンである。接合部材７ａは、添加物が含まれることで、濡れ性、光沢、結合強度が向上し、信頼性の向上を図ることができる。
半導体チップ４は、シリコン、炭化シリコン、または、窒化ガリウムを主成分として構成されている。半導体チップ４は、スイッチング素子またはダイオード素子を含む。スイッチング素子は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴである。半導体チップ４がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。半導体チップ４がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。ダイオード素子は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオード等のＦＷＤ（Free Wheeling Diode）である。このような半導体チップ４は、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。
または、半導体チップ４は、ＲＣ（Reverse Conducting）－ＩＧＢＴであってもよい。ＲＣ－ＩＧＢＴは、スイッチング素子であるＩＧＢＴ及びダイオード素子であるＦＷＤが１チップ内に構成されたものである。このような半導体チップ４は、例えば、裏面に主電極としてコレクタ電極（正極電極）及びアノード電極を、おもて面に、制御電極としてゲート電極、主電極としてエミッタ電極（負極電極）及びカソード電極をそれぞれ備えている。
半導体チップ４は、その裏面側が回路パターン３ｂ上に接合部材７ｂにより接合されている。接合部材７ｂは、接合部材７ａと同様に鉛フリーはんだであり、接合部材７ａと同様の組成により構成してもよい。または、接合部材７ｂは、ナノ微小金属粒子を含む接合材（微小金属粒子焼結体）を用いてもよい。微小金属粒子は、例えば、銀粒子の焼結体である。微小金属粒子焼結体には、ナノ粒子焼結体とマイクロ粒子焼結体がある。ナノ粒子焼結体は、平均粒子径が約１ｎｍ以上、２００ｎｍ以下の金属粒子群が焼結され、粒子間が結合して連なった状態にある多孔質金属体をいう。マイクロ粒子焼結体は、平均粒子径が約１ｎｍ以上、１０μｍ以下の金属粒子群が焼結され、粒子間が結合して連なった状態にある多孔質金属体をいう。また、ナノ粒子とマイクロ粒子が混合された混合粒子焼結体等がある。なお、焼結前の接合材（微小金属焼結体接合材）は、金属粒子表面を有機物で覆って凝集を防止し、溶媒中への分散性を向上させペースト化した接合材や、金属粒子として、酸化銀と還元作用を有する還元溶剤をペースト状にした接合材等がある。接合部材７ｂの厚さ（加熱接合前）は０．０５ｍｍ以上、０．３０ｍｍ以下とすることができる。特に、０．１０ｍｍ以上、０．２０ｍｍ以下が好ましい。この範囲であれば、接合強度を満足し、飛散も多くなく、熱抵抗も抑えられる。また、半導体チップ４の厚さは、例えば、１８０μｍ以上、２２０μｍ以下であって、平均は、２００μｍ程度である。
リードフレーム５は、例えば、半導体チップ４（特におもて面の主電極）並びに回路パターン３ｂと外部端子等とを電気的に接続する配線部材である。なお、本実施の形態では、リードフレーム５は半導体チップ４に接合される場合を示している。リードフレーム５は、接合部５ａと配線部５ｂとを含んでいる。接合部５ａ及び配線部５ｂはそれぞれ平板状を成し、例えば、側面視で、Ｌ字状を成して接続されている。
リードフレーム５は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。リードフレーム５の厚さは、好ましくは、０．２０ｍｍ以上、４．００ｍｍ以下であり、より好ましくは、０．５０ｍｍ以上、１．５０ｍｍ以下である。また、耐食性を向上させるために、例えば、めっき処理によりリードフレーム５の表面にめっき材が形成されてもよい。この際のめっき材は、例えば、ニッケル、ニッケル合金であってよい。なお、本実施の形態のリードフレーム５の形状は一例である。また、リードフレーム５もまた、その裏面側が所定の半導体チップ４上に接合部材７ｃにより接合されている。接合部材７ｃは、接合部材７ａと同様に鉛フリーはんだであり、接合部材７ａと同様の組成により構成してもよい。
次に、このような半導体装置１の製造方法について、図２を用いて説明する。図２は、第１の実施の形態の半導体装置の製造方法のフローチャートである。まず、半導体装置１に必要となる部品を用意する用意工程を行う（ステップＳ１０）。必要となる部品の一例として、半導体チップ４、絶縁回路基板３、リードフレーム５、放熱板６が挙げられる。さらに、例えば、ケース、封止部材等を用意してもよい。
次いで、用意された絶縁回路基板３に半導体チップ４を接合させ、さらに、半導体チップ４にリードフレーム５を接合させて半導体ユニット２を製造する半導体ユニット製造工程を行う（ステップＳ１１）。ここでは、半導体ユニット製造工程では、絶縁回路基板３と半導体チップ４とリードフレーム５とを接合部材７ｂ，７ｃによりそれぞれ接合する。この半導体ユニット製造工程の詳細については後述する。次いで、このように製造した半導体ユニット２と放熱板６とを接合する接合工程を行う（ステップＳ１２）。なお、接合工程の詳細については後述する。
次いで、このように接合された放熱板６及び半導体ユニット２をケースに収納する収納工程を行う（ステップＳ１３）。次いで、ケースに収納された半導体ユニット２の半導体チップ４と絶縁回路基板３に対してボンディングワイヤにより電気的に接続して配線する配線工程を行う（ステップＳ１４）。なお、配線工程を先に行った後に、収納工程を行ってもよい。最後に、ケースに収納された放熱板６上の半導体ユニット２を封止部材で封止する封止工程を行う（ステップＳ１５）。以上により、図１に示される半導体装置１（ボンディングワイヤ、封止部材、ケースを除く）が得られる。
次に、図２のフローチャートのステップＳ１１の半導体ユニット製造工程について図３を用いて説明する。図３は、第１の実施の形態の半導体装置の製造方法に含まれる半導体ユニット製造工程のフローチャートである。
まず、絶縁回路基板３を基板固定治具１１にセットするセット工程を行う（ステップＳ１１ａ）。ステップＳ１１ａについて、図４及び図５を用いて説明する。図４は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる絶縁回路基板のセット工程を示す断面図であり、図５は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる絶縁回路基板のセット工程を示す平面図である。なお、図４は、図５の一点鎖線Ｙ－Ｙにおける断面図である。
基板固定治具１１は、絶縁回路基板３を所定の位置に配置して固定するための治具である。基板固定治具１１は、枠部１１ａと底部１１ｃとを含んでいる。底部１１ｃは、平板状を成しており、平面視で、絶縁回路基板３の面積よりも広く構成されている。枠部１１ａは、底部１１ｃのおもて面に一体的に形成されている。枠部１１ａは、平面視で絶縁回路基板３の形状（矩形状）に対応した凹状に形成された固定領域１１ｂを取り囲む。固定領域１１ｂの高さは、絶縁回路基板３の高さと略等しいことが好ましい。
絶縁回路基板３が、図４及び図５に示されるように、基板固定治具１１の固定領域１１ｂにセットされる。これにより、絶縁回路基板３のＸ方向及びＹ方向（水平方向）への位置ずれが抑制される。また、この際、基板固定治具１１の枠部１１ａの上面と絶縁回路基板３の上面（回路パターン３ｂの上面）とは同一平面を成している。これにより、枠部１１ａ及び絶縁回路基板３上に後述するチップ位置決め治具１２が適切に配置される。
次いで、絶縁回路基板３に半導体チップ４をセットするセット工程を行う（ステップＳ１１ｂ）。ステップＳ１１ｂについて、図６及び図７を用いて説明する。図６は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる半導体チップのセット工程を示す断面図であり、図７は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる半導体チップのセット工程を示す平面図である。なお、図６は、図７の一点鎖線Ｙ－Ｙにおける断面図である。
ステップＳ１１ａの基板固定治具１１及び絶縁回路基板３上に、チップ位置決め治具１２をセットする。チップ位置決め治具１２は、チップ開口部１２ｃを含むチップ枠部１２ａと固定部１２ｂとを含んでいる。チップ枠部１２ａは、平板状を成している。チップ枠部１２ａは、チップ位置決め治具１２が基板固定治具１１に対して配置された際に、絶縁回路基板３の半導体チップ４の搭載位置に対向してチップ開口部１２ｃが形成されている。
固定部１２ｂは、チップ枠部１２ａの裏面に形成されている。固定部１２ｂは、チップ位置決め治具１２が基板固定治具１１に対して配置された際に、基板固定治具１１の枠部１１ａと回路パターン３ｂとの隙間に嵌るように断面が凸状に形成されている。固定部１２ｂは、絶縁回路基板３の回路パターン３ｂの外側と枠部１１ａとの間に嵌合するように、チップ枠部１２ａの裏面に環状に連続して形成されている。
このようなチップ位置決め治具１２を基板固定治具１１及び絶縁回路基板３上に搭載し、図６及び図７に示されるように、チップ開口部１２ｃを通じて、接合部材７ｂを介して半導体チップ４を絶縁回路基板３（回路パターン３ｂ）上にセットする。このチップ位置決め治具１２のチップ開口部１２ｃのため、半導体チップ４は、絶縁回路基板３に半導体チップ４が搭載する搭載方向（＋Ｚ方向）に対して、水平方向（Ｘ方向及びＹ方向）の移動（ずれ）が拘束される。この際、チップ開口部１２ｃの端部と半導体チップ４の端部のクリアランスは、０．３０ｍｍ以上、１．００ｍｍ以下が好ましい。
また、チップ位置決め治具１２（チップ枠部１２ａ）の裏面は回路パターン３ｂの半導体チップ４が配置されている搭載領域以外の領域（保護領域）を覆うように配置される。チップ位置決め治具１２が、回路パターン３ｂの保護領域を覆うことにより、回路パターン３ｂと半導体チップ４とを接合する接合部材７ｂの飛散を抑制することができる。
次いで、半導体チップ４にリードフレーム５をセットするセット工程を行う（ステップＳ１１ｃ）。ステップＳ１１ｃについて、図８及び図９を用いて説明する。図８は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれるリードフレームのセット工程を示す断面図であり、図９は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれるリードフレームのセット工程を示す平面図である。なお、図８は、図９の一点鎖線Ｙ－Ｙにおける断面図である。
チップ位置決め治具１２上にガイド治具でもあるリードフレーム位置決め治具１３を配置する。リードフレーム位置決め治具１３は、ウェイトであってもよい。リードフレーム位置決め治具１３は、ガイド孔として機能するリードフレーム開口部１３ｃを含むリードフレーム枠部１３ａを含んでいる。リードフレーム枠部１３ａは、平板状を成している。リードフレーム枠部１３ａは、リードフレーム開口部１３ｃが形成されている。リードフレーム開口部１３ｃは、リードフレーム位置決め治具１３がチップ位置決め治具１２に対して配置された際に、半導体チップ４の主電極のリードフレーム５の搭載位置に対向している。リードフレーム開口部１３ｃは、平面視で、例えば、矩形状を成している。このようなリードフレーム開口部１３ｃはリードフレーム内壁部１３ｃ１により四方が囲まれている。したがって、リードフレーム位置決め治具１３は、平面視で、リードフレーム５以外を塞いでいる。また、リードフレーム位置決め治具１３は、平面視で、チップ位置決め治具１２上に配置可能なサイズであってよい。このようなリードフレーム位置決め治具１３のリードフレーム開口部１３ｃを通じて、接合部材７ｃを介してリードフレーム５の接合部５ａを配置する。
次いで、リードフレーム位置決め治具１３のリードフレーム開口部１３ｃに押圧治具１５をセットするセット工程を行う（ステップＳ１１ｄ）。ステップＳ１１ｄについて、図１０を用いて説明する。図１０は、第１の実施の形態の半導体装置の製造方法の半導体ユニット製造工程に含まれる押圧治具のセット工程を示す断面図である。なお、図１０は、図８に対応する断面図である。
リードフレーム位置決め治具１３のリードフレーム開口部１３ｃに、押圧治具１５を挿入してセットする。押圧治具１５は、押圧本体部１５ａと係止部１５ｂとを含んでいる。押圧本体部１５ａは、柱状を成している。押圧本体部１５ａは平面視でリードフレーム開口部１３ｃの形状に対向していればよく、リードフレーム開口部１３ｃの形状に応じて、角柱状であっても円形状であってもよい。このような押圧本体部１５ａの先端には、押圧治具１５がセットされるとリードフレーム５の接合部５ａのおもて面に当接する押圧部である押圧面１５ａ１を備えている。押圧部である押圧面１５ａ１は、図１０の通り、接合部５ａのおもて面に平行な平面状を成している。押圧本体部１５ａの先端は押圧面１５ａ１を備えていればよく、尖塔状の先端部が押圧本体部１５ａの延伸方向に対して垂直に切断された形状（断面尖塔状）でもよい。または、押圧部は、平面を含んでいなくても、半円球状でもよい。また、押圧本体部１５ａは、押圧面１５ａ１よりも上方に係止部１５ｂが形成されている。係止部１５ｂは、押圧本体部１５ａの押圧面１５ａ１の反対側の端部の外周部に沿って環状に連続して形成されている。押圧治具１５がリードフレーム開口部１３ｃにセットされると、係止部１５ｂはリードフレーム開口部１３ｃに係止される。係止部１５ｂは、押圧治具１５の過剰な落ち込みを防止すればよく、押圧本体部１５ａの押圧面１５ａ１の反対側の端部の外周部に沿って環状に連続して形成されていなくてもよい。環状に不連続に形成されていてもよい。
このような押圧治具１５がリードフレーム開口部１３ｃにセットされると、押圧面１５ａ１がリードフレーム５の接合部５ａのおもて面に当接する。押圧治具１５は自重により押圧面１５ａ１で接合部５ａを絶縁回路基板３側に押圧する。但し、押圧治具１５は係止部１５ｂにより接合部５ａに対する過剰な押圧が抑制される。このため、半導体チップ４のおもて面の主電極に対する損傷が防止される。
このように、基板固定治具１１、チップ位置決め治具１２、リードフレーム位置決め治具１３及び押圧治具１５により製造治具セット１０が構成される。製造治具セット１０の基板固定治具１１、チップ位置決め治具１２、リードフレーム位置決め治具１３は、耐熱性に優れた材質により構成されてよい。このような材質は、例えば、カーボンである。
次いで、接合工程を行う（ステップＳ１１ｅ）。押圧治具１５によりリードフレーム５の接合部５ａを絶縁回路基板３側に押圧した状態で加熱する。これにより、接合部材７ｂ，７ｃが溶融する。また、半導体チップ４は、絶縁回路基板３との熱膨張係数の差により反りが生じる。この際、半導体チップ４は接合部５ａを介して押圧治具１５により押圧されており、半導体チップ４の反りが矯正される。
なお、この際、絶縁回路基板３は、基板固定治具１１によりＸ方向及びＹ方向への位置ずれが抑制され、チップ位置決め治具１２によりＺ方向への位置ずれが抑制される。また、半導体チップ４は、チップ位置決め治具１２によりＸ方向及びＹ方向への位置ずれが抑制される。さらに、半導体チップ４及びリードフレーム５は押圧治具１５によりＺ方向への位置ずれが抑制される。
そして、回路パターン３ｂと半導体チップ４と接合部５ａとは略平行を成す。このため、絶縁回路基板３及び半導体チップ４の間の接合部材７ｂと半導体チップ４及び接合部５ａの間の接合部材７ｃとの厚さが略均一に維持される。溶融した接合部材７ｂ，７ｃが固化すると、絶縁回路基板３、半導体チップ４、リードフレーム５の接合部５ａが接合部材７ｂ，７ｃによりそれぞれ接合される。接合部材７ｂ，７ｃも厚さが均一である。このため、半導体チップ４とリードフレーム５とが適切に接続される。このような半導体チップ４とリードフレーム５との間では安定した電気的接合が実現され、電気的不良の発生が抑制される。なお、この際、押圧治具１５は係止部１５ｂにより半導体チップ４に対する過剰な押圧が抑制される。したがって、半導体チップ４の主電極に生じる損傷が防止される。
以上の図２のフローチャートのステップＳ１１の半導体ユニット製造工程が行われると、押圧治具１５、リードフレーム位置決め治具１３、チップ位置決め治具１２を順に取り外し、基板固定治具１１を取り除く。この結果、半導体ユニット２が得られる。
ここで、参考例として、押圧治具１５を用いない接合工程について、図１１を用いて説明する。図１１は、参考例の半導体装置の製造方法の半導体ユニット製造工程を示す断面図である。なお、図１１は、図１０において、押圧治具１５を除いた場合を示している。
この場合において、上記のステップＳ１１ｅと同様に加熱すると、接合部材７ｂ，７ｃが溶融する。また、既述の通り、半導体チップ４は、絶縁回路基板３との熱膨張係数の差により反りが生じる。この状態で、溶融した接合部材７ｂ，７ｃが固化すると、図１１に示されるように、接合部材７ｂ，７ｃは半導体チップ４の反りに応じて厚さが不均一となる。このようにして接合された半導体チップ４とリードフレーム５との間では安定した電気的接合が実現されず、電気的不良の発生が生じるおそれがある。
第１の実施の形態では、半導体チップ４は接合部５ａを介して押圧治具１５により押圧されており、絶縁回路基板３及び半導体チップ４の間の接合部材７ｂと半導体チップ４及び接合部５ａの間の接合部材７ｃとの厚さが略均一に維持される。この状態で接合部材７ｂ，７ｃが固化されて、半導体チップ４とリードフレーム５とが適切に機械的かつ電気的に接続される。
次に、図２のフローチャートのステップＳ１２の接合工程について図１２を用いて説明する。図１２は、第１の実施の形態の半導体装置の製造方法に含まれる接合工程のフローチャートである。
まず、放熱板６をベース治具２１にセットするセット工程を行う（ステップＳ１２ａ）。ステップＳ１２ａについて、図１３及び図１４を用いて説明する。図１３は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板のセット工程を示す断面図であり、図１４は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板のセット工程を示す平面図である。図１３は、図１４の一点鎖線Ｙ－Ｙにおける断面図である。また、図１４では、固定部材２１ｂの位置を破線で示している。
ベース治具２１は、所定の位置に配置された放熱板６を固定するための治具である。ベース治具２１は、平板状を成しており、平面視で、放熱板６の面積よりも広く構成されている。ベース治具２１はおもて面に窪み部２１ａが形成されていてもよい。窪み部２１ａは、例えば、ベース治具２１の短辺に平行に、ベース治具２１を貫通することなく形成されている。放熱板６の裏面にも窪み部２１ａに対向する位置に窪み部２１ａと同様の形状の固定溝６ａが形成されている。ベース治具２１の窪み部２１ａに固定部材２１ｂを嵌合して、固定部材２１ｂに放熱板６の固定溝６ａを配置する。なお、固定部材２１ｂは窪み部２１ａに対応した形状を成す。これにより、放熱板６はベース治具２１に固定され、Ｘ方向及びＹ方向への位置ずれが防止される。
次いで、放熱板６を固定する固定工程を行う（ステップＳ１２ｂ）。ステップＳ１２ｂについて、図１５及び図１６を用いて説明する。図１５は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板の固定工程を示す断面図であり、図１６は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる放熱板の固定工程を示す平面図である。
ベース治具２１上に、図１５及び図１６に示されるように、放熱板６を囲んで固定治具２２をセットする。固定治具２２は、第１枠部２２ａと第１突出部２２ｂとを含んでいる。第１枠部２２ａは平面視で枠型を成している。第１枠部２２ａは放熱板６の全周を取り囲むように第１内壁部２２ａ１を含んでいる。第１内壁部２２ａ１は、放熱板６の全周に当接する平面を４辺に備える。第１突出部２２ｂは、第１内壁部２２ａ１から垂直に突出して第１内壁部２２ａ１に沿って連続する環状を成している。第１突出部２２ｂは第１枠部２２ａの下面から放熱板６の厚さに対応する位置に形成されている。このような固定治具２２をベース治具２１の放熱板６に取り付けると、図１５及び図１６に示されるように、放熱板６の側面に固定治具２２の第１枠部２２ａが嵌っており、放熱板６の外周部のおもて面が第１突出部２２ｂにより当接されている。これにより、放熱板６がベース治具２１上でＺ方向への位置ずれが防止される。また、この際、第１突出部２２ｂの内部の第１突出内壁部２２ｂ１により第１開口領域２２ｃが囲まれている。
次いで、半導体ユニット２の位置決め工程を行う（ステップＳ１２ｃ）。ステップＳ１２ｃについて、図１７～図２０を用いて説明する。図１７及び図１９は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す断面図であり、図１８及び図２０は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる半導体ユニットの位置決め工程を示す平面図である。図１７及び図１９は、図１８及び図２０の一点鎖線Ｙ－Ｙにおける断面図である。
固定治具２２の第１開口領域２２ｃ内の放熱板６上に、図１７及び図１８に示されるように、ユニット位置決め治具２３を配置する。ユニット位置決め治具２３は、第２枠部２３ａと第２突出部２３ｂとを含んでいる。第２枠部２３ａは平面視で枠型を成している。第２枠部２３ａは第２内壁部２３ａ１を含んでいる。第２内壁部２３ａ１は第２開口領域２３ｃの四方を取り囲んでいる。第２枠部２３ａの高さは、放熱板６のおもて面から固定治具２２の第１枠部２２ａのおもて面までの長さに対向している。
第２突出部２３ｂは、固定治具２２が放熱板６上に配置された際に、第２枠部２３ａと第１枠部２２ａとの間隙を塞ぐように、第２枠部２３ａに設けられている。第２突出部２３ｂは、固定治具２２が放熱板６上に配置された際に、第２枠部２３ａ及び第１枠部２２ａのおもて面と同一平面を成すように第２枠部２３ａに設けられている。第２突出部２３ｂの厚さは、最大、第１突出部２２ｂのおもて面から第１枠部２２ａのおもて面までの高さである。
そして、このように配置されたユニット位置決め治具２３を通じて、図１９及び図２０に示されるように、放熱板６上に接合部材７ａを介して半導体ユニット２を配置する。この際、接合部材７ａ上の絶縁回路基板３のおもて面と第２枠部２３ａと第１枠部２２ａとが同一平面を成している。
次いで、スペーサ治具２４をユニット位置決め治具２３及び絶縁回路基板３にセットするセット工程を行う（ステップＳ１２ｄ）。ステップＳ１２ｄについて、図２１及び図２２を用いて説明する。図２１は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれるスペーサ治具のセット工程を示す平面図であり、図２２は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれるスペーサ治具のセット工程を示す断面図である。図２１は、図２２の一点鎖線Ｙ－Ｙにおける断面図である。
スペーサ治具２４は、スペーサ開口部２４ｄを含む第３枠部２４ａと位置決め固定部２４ｂとガイド部２４ｃとを含んでいる。第３枠部２４ａは、平板状を成している。第３枠部２４ａは、スペーサ治具２４がユニット位置決め治具２３に対して配置された際に、絶縁回路基板３の回路パターン３ｂを取り囲む第３内壁部２４ａ１を含んでいる。すなわち、第３内壁部２４ａ１は、スペーサ開口部２４ｄの四方を取り囲んでいる。スペーサ開口部２４ｄは、半導体ユニット２の回路パターン３ｂよりも上方の構成部品を含む。
位置決め固定部２４ｂは、第３枠部２４ａの裏面に形成されている。位置決め固定部２４ｂは第３枠部２４ａの第３内壁部２４ａ１と同一平面を成して形成されている。位置決め固定部２４ｂは、スペーサ治具２４がユニット位置決め治具２３に対して配置された際に、ユニット位置決め治具２３の第２枠部２３ａと回路パターン３ｂとの隙間に嵌るように断面が凸状に形成されている。位置決め固定部２４ｂは、絶縁回路基板３の回路パターン３ｂの外側と第２枠部２３ａとの間に嵌合するように、第３枠部２４ａの裏面に環状に連続して形成されている。したがって、位置決め固定部２４ｂの幅（±Ｘ方向並びに±Ｙ方向）は、絶縁回路基板３の絶縁板３ａの回路パターン３ｂからはみ出た幅に対応する。
ガイド部２４ｃは、第３枠部２４ａの第３内壁部２４ａ１の一部にガイド内壁部２４ｃ１が突出して形成されている。ガイド部２４ｃは、スペーサ治具２４をユニット位置決め治具２３及び絶縁回路基板３上に搭載した際に、図２１及び図２２に示されるように、ガイド内壁部２４ｃ１がリードフレーム５の側部まで延伸している。
次いで、ウェイトをセットするセット工程を行う（ステップＳ１２ｅ）。ステップＳ１２ｅについて、図２３及び図２４を用いて説明する。図２３は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図であり、図２４は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す平面図である。なお、図２３は、図２４の一点鎖線Ｙ－Ｙにおける断面図である。
スペーサ治具２４上にウェイト２５を配置する。ウェイト２５は、本体部２５ａとガイド孔２５ｂとを含んでいる。本体部２５ａは立方体状を成している。本体部２５ａは、例えば、ステンレス鋼が用いられる。ウェイト２５は所定の重量があればよい。また、ウェイト２５は、スペーサ治具２４のおもて面から突出するリードフレーム５の高さよりも高ければよい。ガイド孔２５ｂは、ウェイト２５がスペーサ治具２４に配置された際に、本体部２５ａにリードフレーム５（接合部５ａ）に対応して形成されている。ガイド孔２５ｂの平面視の形状は、押圧治具１５の平面視の形状に対応している。ガイド孔２５ｂの平面視の形状は、例えば、矩形状、円形状を成している。三角形状でもよい。ここでは、ガイド孔２５ｂは矩形状を成し、ガイド内壁部２５ｂ１により四方が囲まれている。
このようなウェイト２５をスペーサ治具２４に配置すると、図２３及び図２４に示されるように、ウェイト２５の本体部２５ａはスペーサ治具２４に支持されて、ガイド孔２５ｂにリードフレーム５が位置している。これにより、半導体ユニット２はスペーサ治具２４を介してウェイト２５により放熱板６側に押圧される。
次いで、押圧治具をセットするセット工程を行う（ステップＳ１２ｆ）。ステップＳ１２ｆについて、図２５及び図２６を用いて説明する。図２５は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図であり、図２６は、第１の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す平面図である。なお、図２５は、図２６の一点鎖線Ｙ－Ｙにおける断面図である。
押圧治具１５は、図１０で説明した通り、先端に押圧部として押圧面１５ａ１を備える押圧本体部１５ａと係止部１５ｂとを含んでいる。ウェイト２５のガイド孔２５ｂに、図２５及び図２６に示されるように、押圧治具１５を挿入してセットする。この場合、押圧面１５ａ１がリードフレーム５の接合部５ａのおもて面に当接する。押圧治具１５は自重により押圧面１５ａ１で接合部５ａを絶縁回路基板３側に押圧する。但し、押圧治具１５は係止部１５ｂにより接合部５ａに対する過剰な押圧が抑制される。
このように、ベース治具２１、固定治具２２、ユニット位置決め治具２３、スペーサ治具２４、ウェイト２５及び押圧治具１５を含む接合治具セット２０が構成される。接合治具セット２０のベース治具２１、固定治具２２、ユニット位置決め治具２３、スペーサ治具２４は、耐熱性に優れた材質により構成されてよい。このような材質は、例えば、カーボンである。
次いで、接合工程を行う（ステップＳ１２ｇ）。押圧治具１５によりリードフレーム５の接合部５ａを絶縁回路基板３側に押圧した状態で加熱する。これにより、接合部材７ａが溶融する。また、接合部材７ｂ，７ｃも再溶融する。この際、絶縁回路基板３との熱膨張係数の差により反りが生じる半導体チップ４は押圧治具１５により絶縁回路基板３側に押圧されている。このため、図１０の場合に説明したように、半導体チップ４の反りが矯正される。
この際、回路パターン３ｂと半導体チップ４と接続端子５の接合部５ａとが略平行を成すため、半導体ユニット２と放熱板６との間の接合部材７ａ並びに接合部材７ｂ，７ｃの厚さが略均一に維持される。溶融した接合部材７ａ，７ｂ，７ｃが固化すると、絶縁回路基板３、半導体チップ４、リードフレーム５の接合部５ａが接合部材７ｂ，７ｃによりそれぞれ接合される。この際にも接合部材７ｂ，７ｃも厚さが均一である。このため、再度、絶縁回路基板３、半導体チップ４、リードフレーム５が再度接合された半導体ユニット２が得られる。さらに、放熱板６と半導体ユニット２とが接合される。放熱板６は絶縁回路基板３から押圧されているため、接合部材７ａの厚さは薄く均等に維持される。
以上の図２のフローチャートのステップＳ１２の接合工程が行われ、ウェイト２５、スペーサ治具２４、ユニット位置決め治具２３、固定治具２２を順に取り外し、ベース治具２１を取り除くと、図１に示した半導体装置１が得られる。
上記の半導体装置１の製造方法は、絶縁回路基板３と、絶縁回路基板３の回路パターン３ｂに接合部材７ｂを介して配置された半導体チップ４と、半導体チップ４上に接合部材７ｃを介してさらに接合部５ａが配置され、接合部５ａを含むリードフレーム５とを用意する。次いで、リードフレーム開口部１３ｃが貫通されたリードフレーム位置決め治具１３を、平面視でリードフレーム開口部１３ｃがリードフレーム５の接合部５ａに対応するように絶縁回路基板３に対向して配置する。次いで、柱状を成し、先端に押圧面１５ａ１を備える押圧治具１５をリードフレーム開口部１３ｃに挿通して、押圧面１５ａ１でリードフレーム５の接合部５ａを絶縁回路基板３側に押圧する。
このように半導体チップ４はリードフレーム５の接合部５ａを介して押圧治具１５により押圧される。接合部材７ｂ，７ｃを接合するために加熱した際に、半導体チップ４が絶縁回路基板３との熱膨張係数の差により反りが生じても、押圧治具１５に押圧されており、反りが矯正される。このため、接合部材７ｂ，７ｃの厚さが均一とされて、半導体チップ４とリードフレーム５とが適切に接続される。このような半導体チップ４とリードフレーム５との間では安定した電気的接合が実現され、電気的不良の発生が抑制される。また、同様に、半導体ユニット２と放熱板６とを接合する際にも同様である。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態とは異なる押圧治具を用いる場合について図２７～図２９を用いて説明する。図２７は、第２の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図である。図２８は、第２の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図であり、図２９は、第２の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す平面図である。なお、図２８は、図２９の一点鎖線Ｙ－Ｙにおける断面図である。
第２の実施の形態の半導体ユニット２は、第１の実施の形態と同様の構成を成している。但し、この場合には、リードフレーム５が２つ設けられている。第２の実施の形態もまた図２のフローチャートに沿って製造される。また、ステップＳ１１，Ｓ１２でも同様に押圧治具が用いられる。ここではステップＳ１２で押圧治具を用いる場合について説明する。
ステップＳ１１において、リードフレーム５が２つ接合された半導体ユニット２を製造する。ステップＳ１２は、図１２のフローチャートに沿って、放熱板６をベース治具２１にセットするセット工程（ステップＳ１２ａ）、放熱板６の固定工程（ステップＳ１２ｂ）、半導体ユニット２の位置決め工程（ステップＳ１２ｃ）、スペーサ治具２４のセット工程（ステップＳ１２ｄ）をそれぞれ順に行う。
次いで、ウェイトをセットするセット工程を行う（ステップＳ１２ｅ）。図２７に示されるように、２つのリードフレーム５を含む領域に対向する１つのガイド孔２５ｂが形成されたウェイト２５をスペーサ治具２４上に配置する。なお、ウェイト２５もまた、本体部２５ａとガイド孔２５ｂとを含んでいる。本体部２５ａは立方体状を成している。本体部２５ａは、例えば、ステンレス鋼が用いられる。ウェイト２５は所定の重量があればよい。また、ウェイト２５は、スペーサ治具２４のおもて面から突出するリードフレーム５の高さよりも高ければよい。ガイド孔２５ｂは、ウェイト２５がスペーサ治具２４に配置された際に、本体部２５ａに２つのリードフレーム５（接合部５ａ）を含む領域に対応して形成されている。ガイド孔２５ｂは、ここでは、平面視で、矩形状を成している。このようなウェイト２５はスペーサ治具２４に支持されて、ガイド孔２５ｂにリードフレーム５が位置している。これにより、半導体ユニット２はスペーサ治具２４を介してウェイト２５により放熱板６側に押圧される。
次いで、押圧治具をセットするセット工程を行う（ステップＳ１２ｆ）。ウェイト２５のガイド孔２５ｂに、図２８及び図２９に示されるように、押圧治具１５を挿入してセットする。押圧治具１５は、第１の実施の形態と同様に、先端に押圧面１５ａ１を備える押圧本体部１５ａと係止部１５ｂとを含んでいる。但し、ここで用いられる押圧本体部１５ａ（押圧面１５ａ１）は、ガイド孔２５ｂの形状に対応している。さらに、押圧本体部１５ａの押圧面１５ａ１には、リードフレーム５の接合部５ａに対応して被覆部１５ｃがそれぞれ形成されている。被覆部１５ｃは、押圧面１５ａ１に対して凹状に形成されている。被覆部１５ｃの平面視の形状は接合部５ａに対応しており、深さは接合部５ａの厚さ程度であってよい。
押圧治具１５をガイド孔２５ｂに挿入してセットすると、リードフレーム５の接合部５ａは被覆部１５ｃによりそれぞれ被覆される。この際、接合部５ａは被覆部１５ｃにより全体が覆われていればよい。このため、接合部５ａのおもて面が被覆部１５ｃの底面に接触していても、接触していなくてもよい。押圧面１５ａ１は、半導体チップ４のおもて面に当接する。また、この場合も、押圧治具１５は係止部１５ｂにより接合部５ａ並びに半導体チップ４に対する過剰な押圧が抑制される。
次いで、接合工程を行う（ステップＳ１２ｇ）。押圧治具１５によりリードフレーム５の接合部５ａを絶縁回路基板３側に押圧した状態で加熱する。第１の実施の形態と同様に、半導体チップ４の反りが矯正される。第１の実施の形態と同様の効果が得られる。さらに、この際、接合部５ａが被覆部１５ｃにより覆われているため、接合部５ａの下の接合部材７ｃの半導体チップ４のおもて面に対する飛散が防止される。
なお、第２の実施の形態では、ウェイト２５に対して、複数のリードフレーム５を含む領域に対向してガイド孔２５ｂを例に挙げて説明している。この場合に限らず、ウェイト２５に対して、複数のリードフレーム５ごとに複数のガイド孔２５ｂを設けてもよい（例えば、図３２及び図３３を参照）。この場合、それぞれのガイド孔２５ｂにセットされる押圧治具１５ごとに被覆部１５ｃが形成される。
［第３の実施の形態］
第３の実施の形態では、第１の実施の形態とは別の半導体装置の製造方法について図３０及び図３１を用いて説明する。なお、半導体装置３０は、第１の実施の形態の半導体装置１と同様の構成部品に、同様の符号を付して、それらの説明を省略（または簡略）することがある。図３０は、第３の実施の形態の半導体装置の平面図であり、図３１は、第３の実施の形態の半導体装置に含まれる半導体ユニットの斜視図である。
半導体装置３０は、図３０に示されるように、半導体ユニット２と、半導体ユニット２を収納するケース４０と、を備える。なお、ケース４０内は封止部材（図示を省略）で封止されていてもよい。さらに、半導体ユニット２が配置されてケース４０の裏面に設けられた放熱板６（図３２を参照）を含む。なお、半導体ユニット２の詳細については後述する。
ケース４０は、平面視で略矩形状を成しており、一対の枠部短辺４１ａ，４１ｂと一対の枠部長辺４１ｃ，４１ｄとを含む枠部４１を備えている。ケース４０は、一対の枠部短辺４１ａ，４１ｂ及び一対の枠部長辺４１ｃ，４１ｄに四方が囲まれた収納部４２を備えている。このような収納部４２は、平面視で略矩形状を成している。収納部４２には、半導体ユニット２が収納されている。封止部材で封止する場合には、この収納部４２内が封止される。
なお、この際の封止部材は、熱硬化性樹脂であってよい。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、マレイミド樹脂、ポリエステル樹脂である。好ましくは、エポキシ樹脂である。さらに、封止部は、フィラーが添加されていてもよい。フィラーは、絶縁性で高熱伝導を有するセラミックスである。このようなフィラーは、例えば、酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウムである。フィラー含有量は、封止部材の全体に対して１０体積％以上、７０体積％以下である。
また、ケース４０は、枠部短辺４１ａに入力端子が配置される。入力端子は、具体的には、枠部短辺４１ａに沿ってそれぞれ備えられたＰ端子４３とＮ端子４４とである。ケース４０は、ケース４０のおもて面の入力端子が配置されるのと逆側の枠部短辺４１ｂに出力端子が配置される。出力端子は、具体的には、枠部短辺４１ｂに備えられたＭ端子４５である。
Ｐ端子４３及びＮ端子４４とＭ端子４５とは収納部４２を挟んで設けられている。さらに、ケース４０は、収納部４２のＭ端子４５の両側に制御端子４６ａ，４６ｂがそれぞれ設けられている。なお、このような端子の他端部は、収納部４２に収納されている半導体ユニット２の半導体チップと電気的に接続されている。例えば、制御端子４６ａ，４６ｂの他端部は、ワイヤ５８を介して、半導体チップ４ａ１，４ｂ１のゲート電極である制御電極にそれぞれ電気的に接続されている。また、Ｐ端子４３、Ｎ端子４４、Ｍ端子４５の他端部は、半導体チップ４ａ２，４ｂ２のエミッタ電極（または、ソース電極）やコレクタ電極（または、ドレイン電極）等の主電極にそれぞれ電気的に接続されている。
さらに、放熱板６が取り付けられたケース４０の裏面には冷却ユニット（図示を省略）を取り付けることができる。この場合の冷却ユニットは、例えば、熱伝導性に優れた金属により構成される。金属は、アルミニウム、鉄、銀、銅、または、少なくともこれらの１種を含む合金等である。また、冷却ユニットは、１以上のフィンを備えるヒートシンクまたは水冷ジャケット等である。また、放熱板は、このような冷却ユニットと一体化されてもよい。
また、半導体ユニット２は、図３１に示されるように、絶縁回路基板３と半導体チップ４ａ１，４ａ２，４ｂ１，４ｂ２とリードフレーム５０ａ，５０ｂとを含んでいる。絶縁回路基板３は、第１の実施の形態と同様に、絶縁板３ａと絶縁板３ａ上に形成された複数の回路パターン３ｂと絶縁板３ａの裏面に形成された金属板３ｃとを含んでいる。半導体チップ４ａ１，４ｂ１は、第１の実施の形態で説明したＲＣ－ＩＧＢＴを含んでいる。
リードフレーム５０ａは、半導体チップ４ａ１，４ａ２と回路パターン３ｂとを直接接続している。リードフレーム５０ａは、半導体チップ４ａ１，４ａ２のおもて面の主電極に接合される接合部５０ａ１と回路パターン３ｂに接合される接合部５０ａ２と接合部５０ａ１，５０ａ２の間を接続する配線部５０ａ３とを含んでいる（例えば、図３２を参照）。リードフレーム５０ｂは、半導体チップ４ｂ１，４ｂ２と回路パターン３ｂとを直接接続している。リードフレーム５０ｂは、半導体チップ４ｂ１，４ｂ２のおもて面の主電極に接合される接合部５０ｂ１と回路パターン３ｂに接合される接合部５０ｂ２と接合部５０ｂ１，５０ｂ２の間を接続する配線部５０ｂ３とを含んでいる（例えば、図３２を参照）。
第３の実施の形態の半導体ユニット２及び半導体ユニット２を含む半導体装置３０は、第１の実施の形態の図２のフローチャートに沿って製造される。また、このフローチャートに含まれるステップＳ１１，Ｓ１２が行われ、第１，第２の実施の形態と同様に押圧治具１５が用いられる。ここではステップＳ１２の接合工程で押圧治具１５を用いる場合について、図３２～図３４を用いて説明する。図３２は、第３の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す断面図であり、図３３は、第３の実施の形態の半導体装置の製造方法の接合工程に含まれるウェイトのセット工程を示す平面図である。図３４は、第３の実施の形態の半導体装置の製造方法の接合工程に含まれる押圧治具のセット工程を示す断面図である。なお、図３２は、図３３の一点鎖線Ｙ－Ｙにおける断面図である。
ステップＳ１１において、図３１に示した半導体ユニット２を製造する。ステップＳ１２は、図１２のフローチャートに沿って、放熱板６をベース治具２１にセットするセット工程（ステップＳ１２ａ）、放熱板６を固定する固定工程（ステップＳ１２ｂ）、半導体ユニット２の位置決め工程（ステップＳ１２ｃ）、スペーサ治具２４のセット工程（ステップＳ１２ｄ）を行う。なお、第３の実施の形態では、スペーサ治具２４の高さは、半導体ユニット２のリードフレーム５０ａ，５０ｂの絶縁回路基板３のおもて面からの高さよりも上位に位置する。
次いで、ウェイトをセットするセット工程を行う（ステップＳ１２ｅ）。図３２及び図３３に示されるように、リードフレーム５０ａ，５０ｂの接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２に対向する４つのガイド孔２５ｂが形成されたウェイト２５をスペーサ治具２４上に配置する（図３２では、ウェイト２５の接合部５０ａ１，５０ｂ１に対向するガイド孔２５ｂを示している）。なお、ウェイト２５もまた、本体部２５ａと４つのガイド孔２５ｂとを含んでいる。本体部２５ａは立方体状を成している。本体部２５ａは、例えば、ステンレス鋼が用いられる。ウェイト２５は所定の重量があればよい。ガイド孔２５ｂは、ウェイト２５がスペーサ治具２４に配置された際に、本体部２５ａにリードフレーム５０ａ，５０ｂの接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２に対応して形成されている。ガイド孔２５ｂは、ここでは、平面視で、矩形状を成している。このようなウェイト２５はスペーサ治具２４に支持されて、ガイド孔２５ｂにリードフレーム５０ａ，５０ｂの接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２が位置している。これにより、半導体ユニット２はスペーサ治具２４を介してウェイト２５により放熱板６側に押圧される。
次いで、押圧治具をセットするセット工程を行う（ステップＳ１２ｆ）。ウェイト２５のガイド孔２５ｂに、図３４に示されるように、押圧治具１５をそれぞれ挿入してセットする。押圧治具１５は、第１の実施の形態と同様に、先端に押圧面１５ａ１を備える押圧本体部１５ａと係止部１５ｂとを含んでいる。但し、ここで用いられる押圧本体部１５ａ（押圧面１５ａ１）は、ガイド孔２５ｂの形状に対応している。
押圧治具１５を４つのガイド孔２５ｂに挿入してセットすると、押圧面１５ａ１が接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２にそれぞれ当接する。なお、図３４では、押圧治具１５の押圧面１５ａ１により当接される接合部５０ａ１，５０ｂ１を図示している。また、この場合も、押圧治具１５は係止部１５ｂにより接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２並びに半導体チップ４に対する過剰な押圧が抑制される。
次いで、接合工程を行う（ステップＳ１２ｇ）。押圧治具１５によりリードフレーム５０ａ，５０ｂの接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２を絶縁回路基板３側に押圧した状態で加熱する。第１の実施の形態と同様に、半導体チップ４ａ１，４ａ２，４ｂ１，４ｂ２の反りが矯正され、第１の実施の形態と同様の効果が得られる。
なお、第３の実施の形態の押圧治具１５の押圧面１５ａ１に対して、第２の実施の形態と同様に被覆部１５ｃを形成してもよい。この場合も、リードフレーム５０ａ，５０ｂの接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２が被覆部１５ｃで覆われて、接合部５０ａ１，５０ａ２，５０ｂ１，５０ｂ２を接合する接合部材の半導体チップ４ａ１，４ａ２，４ｂ１，４ｂ２のおもて面への飛散を防止することができる。
１，３０ 半導体装置
２ 半導体ユニット
３ 絶縁回路基板
３ａ 絶縁板
３ｂ 回路パターン（導電板）
３ｃ 金属板
４，４ａ１，４ａ２，４ｂ１，４ｂ２ 半導体チップ
５，５０ａ，５０ｂ リードフレーム
５ａ，５０ａ１，５０ａ２，５０ｂ１，５０ｂ２ 接合部
５ｂ，５０ａ３，５０ｂ３ 配線部
６ 放熱板
６ａ 固定溝
７ａ，７ｂ，７ｃ 接合部材
１０ 製造治具セット
１１ 基板固定治具
１１ａ 枠部
１１ｂ 固定領域
１１ｃ 底部
１２ チップ位置決め治具
１２ａ チップ枠部
１２ｂ 固定部
１２ｃ チップ開口部
１３ リードフレーム位置決め治具
１３ａ リードフレーム枠部
１３ｃ リードフレーム開口部
１３ｃ１ リードフレーム内壁部
１５ 押圧治具
１５ａ 押圧本体部
１５ａ１ 押圧面
１５ｂ 係止部
１５ｃ 被覆部
２０ 接合治具セット
２１ ベース治具
２１ａ 窪み部
２１ｂ 固定部材
２２ 固定治具
２２ａ 第１枠部
２２ａ１ 第１内壁部
２２ｂ 第１突出部
２２ｂ１ 突出内壁部
２２ｃ 第１開口領域
２３ ユニット位置決め治具
２３ａ 第２枠部
２３ａ１ 第２内壁部
２３ｂ 第２突出部
２３ｃ 第２開口領域
２４ スペーサ治具
２４ａ 第３枠部
２４ａ１ 第３内壁部
２４ｂ 位置決め固定部
２４ｃ ガイド部
２４ｃ１ ガイド内壁部
２４ｄ スペーサ開口部
２５ ウェイト
２５ａ 本体部
２５ｂ ガイド孔
２５ｂ１ ガイド内壁部
４０ ケース
４１ 枠部
４１ａ，４１ｂ 枠部短辺
４１ｃ，４１ｄ 枠部長辺
４２ 収納部
４３ Ｐ端子
４４ Ｎ端子
４５ Ｍ端子
４６ａ，４６ｂ 制御端子
５８ ワイヤ

Claims (13)

  1. 導電板と、前記導電板に第１接合材を介して配置された半導体チップと、前記半導体チップ上に第２接合材を介してさらに接合部が配置され、前記接合部を含む接続端子とを用意する用意工程と、
    第１ガイド孔が貫通された第１ガイド治具を、平面視で前記第１ガイド孔が前記接合部に対応するように前記導電板に対向して配置する第１治具配置工程と、
    柱状を成し、下端部に押圧部を備える押圧治具を前記第１ガイド孔に挿通して、前記押圧部で前記接続端子の前記接合部を前記導電板側に押圧する第１押圧工程と、
    を有する半導体装置の製造方法。
  2. 前記第１押圧工程は、加熱しつつ、前記押圧治具の前記押圧部で押圧する、
    請求項１に記載の半導体装置の製造方法。
  3. 前記押圧治具は、前記押圧部よりも上方に係止部をさらに備え、
    前記第１押圧工程では、前記押圧治具は、前記係止部が前記第１ガイド治具に係止されて、前記押圧部で前記接合部を押圧する、
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記導電板は、前記導電板がおもて面に形成された絶縁板と前記絶縁板の裏面に形成された金属板と共に絶縁回路基板に含まれている、
    請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記用意工程にて、放熱板並びに前記絶縁回路基板をさらに用意し、
    前記第１押圧工程後、前記放熱板上に第３接合材を介して、前記半導体チップ及び前記接続端子の前記接合部が順に接合された前記絶縁回路基板を配置し、
    前記第１ガイド治具及び前記押圧治具を用いて、前記押圧治具で前記接続端子の前記接合部を押圧する第２押圧工程をさらに有する、
    請求項４に記載の半導体装置の製造方法。
  6. 前記第２押圧工程は、加熱しつつ、前記押圧治具の前記押圧部で押圧する、
    請求項５に記載の半導体装置の製造方法。
  7. 前記第２押圧工程にて、
    平面視で、前記半導体チップに対応する開口部が開口されたスペーサ治具を、前記開口部に前記半導体チップ及び前記接続端子の前記接合部を含んで配置し、
    前記スペーサ治具上に前記第１ガイド治具を配置する、
    請求項５または６に記載の半導体装置の製造方法。
  8. 前記スペーサ治具の前記開口部の高さは、前記半導体チップと前記半導体チップ上に配置された前記接続端子の前記接合部とを合わせた高さよりも高い、
    請求項７に記載の半導体装置の製造方法。
  9. 前記スペーサ治具の前記開口部の内面に前記接合部に延伸するガイド部が形成されている、
    請求項７または８に記載の半導体装置の製造方法。
  10. 前記第１押圧工程にて、
    前記導電板に前記第１接合材で前記半導体チップを接合し、前記半導体チップに前記第２接合材で前記接続端子の前記接合部を接合して半導体ユニットを形成する、
    請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  11. 前記押圧治具の前記押圧部は平面状を成し、前記押圧部に前記接続端子の前記接合部が収納される凹状の収納部が形成されている、
    請求項１から１０のいずれか１項に記載の半導体装置の製造方法。
  12. 導電板に第１接合材を介して配置された半導体チップ上に第２接合材を介してさらに配置された接続端子の接合部の前記導電板に対向して配置され、平面視で、前記接合部に対向する第１ガイド孔が貫通された第１ガイド治具と、
    柱状を成し、下端部に押圧部を備え、前記第１ガイド孔に挿通して、前記押圧部で前記接続端子の前記接合部を前記導電板側に押圧する押圧治具と、
    を含む治具セット。
  13. 前記押圧治具は、前記第１ガイド孔に挿通されて、前記第１ガイド治具に係止され、前記押圧部よりも上方に係止部をさらに備える、
    請求項１２に記載の治具セット。
JP2021186925A 2021-11-17 2021-11-17 半導体装置の製造方法及び治具セット Pending JP2023074141A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021186925A JP2023074141A (ja) 2021-11-17 2021-11-17 半導体装置の製造方法及び治具セット
US17/954,215 US20230154889A1 (en) 2021-11-17 2022-09-27 Semiconductor device manufacturing method and jig set
CN202211191615.8A CN116137231A (zh) 2021-11-17 2022-09-28 半导体装置的制造方法以及治具组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021186925A JP2023074141A (ja) 2021-11-17 2021-11-17 半導体装置の製造方法及び治具セット

Publications (1)

Publication Number Publication Date
JP2023074141A true JP2023074141A (ja) 2023-05-29

Family

ID=86324087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021186925A Pending JP2023074141A (ja) 2021-11-17 2021-11-17 半導体装置の製造方法及び治具セット

Country Status (3)

Country Link
US (1) US20230154889A1 (ja)
JP (1) JP2023074141A (ja)
CN (1) CN116137231A (ja)

Also Published As

Publication number Publication date
US20230154889A1 (en) 2023-05-18
CN116137231A (zh) 2023-05-19

Similar Documents

Publication Publication Date Title
US7132746B2 (en) Electronic assembly with solder-bonded heat sink
CN109314063B (zh) 电力用半导体装置
JP6072667B2 (ja) 半導体モジュールとその製造方法
JP5023604B2 (ja) 半導体装置
JP2002110893A (ja) 半導体装置
JP6835238B2 (ja) 半導体装置およびその製造方法
WO2017221730A1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
JP2001284525A (ja) 半導体チップおよび半導体装置
JP7215206B2 (ja) 半導体装置の製造方法
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
US20210175148A1 (en) Semiconductor device and semiconductor device manufacturing method
US20050221536A1 (en) Method of manufacturing radiating plate and semiconductor apparatus using the same
JP3841007B2 (ja) 半導体装置
JP2006190728A (ja) 電力用半導体装置
JP4797492B2 (ja) 半導体装置
JP2023074141A (ja) 半導体装置の製造方法及び治具セット
JP7528634B2 (ja) 半導体装置及び半導体装置の製造方法
JP7322467B2 (ja) 半導体装置
JP6924432B2 (ja) 半導体装置の製造方法及び半導体装置
JP4861200B2 (ja) パワーモジュール
US11450623B2 (en) Semiconductor device
JP7529152B2 (ja) 半導体装置及び半導体装置の製造方法
WO2022044541A1 (ja) 半導体装置
JP2023057597A (ja) 半導体モジュール