JP2023057597A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2023057597A
JP2023057597A JP2021167147A JP2021167147A JP2023057597A JP 2023057597 A JP2023057597 A JP 2023057597A JP 2021167147 A JP2021167147 A JP 2021167147A JP 2021167147 A JP2021167147 A JP 2021167147A JP 2023057597 A JP2023057597 A JP 2023057597A
Authority
JP
Japan
Prior art keywords
semiconductor module
back surface
pair
module according
mounting holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021167147A
Other languages
English (en)
Inventor
俊男 傳田
Toshio Denda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021167147A priority Critical patent/JP2023057597A/ja
Priority to CN202211012456.0A priority patent/CN115966528A/zh
Priority to US17/897,829 priority patent/US20230109985A1/en
Publication of JP2023057597A publication Critical patent/JP2023057597A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4081—Compliant clamping elements not primarily serving heat-conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Figure 2023057597000001
【課題】損傷が生じることがなく冷却基板に半導体モジュールを取り付けることができる。
【解決手段】半導体モジュール２は、裏面の一対の取り付け孔１１に対して放熱板３５の反対側の近傍に裏面から突出する裏面支持部１２が形成されている。半導体モジュール２を冷却基板３にネジ４により取り付ける際、裏面支持部１２により、半導体モジュール２が、放熱板３５が支点となって他方の取り付け孔１１側の浮き上がりが防止される。半導体モジュール２は冷却基板３に対して水平に維持されて、ネジ４が一方の取り付け孔１１を挿通して冷却基板３の締結孔３ａに締結される。そして、半導体モジュール２は損傷を受けることなく、他方の取り付け孔１１でネジ４により冷却基板３の締結孔３ａに締結される。
【選択図】図２

Description

本発明は、半導体モジュールに関する。
半導体装置は、半導体チップを含む半導体モジュールと当該半導体モジュールに取り付けられる放熱板とを含む。半導体チップは、パワーデバイスのスイッチング素子並びにダイオード素子を含む。スイッチング素子は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。ダイオード素子は、ＳＢＤ（Schottky Barrier Diode）、ＰｉＮ（Ｐ-intrinsic-Ｎ）ダイオードのＦＷＤ（Free Wheeling Diode）である。制御ＩＣは、当該スイッチング素子の駆動制御を行う。このような半導体モジュールは放熱板にネジを用いて取り付けられる（例えば、特許文献１を参照）。
国際公開第２０１９／２３９９９７号
上記半導体装置では、放熱板に半導体モジュールをネジで取り付ける際に、半導体モジュールが損傷を受ける場合がある。例えば、半導体モジュールの平面視で、長手方向の両側にネジ穴がある場合、放熱板（冷却基板）に一方をネジ止めして、他方をネジ止めする。この際、一方をネジ止めすると、半導体モジュールの他方が浮いてしまうことがある。そのまま、浮いた他方をネジ止めすると、半導体モジュールの中央部に大きな応力が掛かる。このため、例えば、半導体モジュールのケースが割れ、半導体モジュールの内部の基板にクラックが発生するおそれがある。
本発明は、このような点に鑑みてなされたものであり、損傷が生じることがなく冷却基板に取り付けることができる半導体モジュールを提供することを目的とする。
本発明の一観点によれば、半導体チップと、前記半導体チップが封止部材により封止されて直方体状を成し、裏面から放熱板の主面が突出して、平面視で前記放熱板を間に挟んで、おもて面及び前記裏面を貫通する一対の取り付け孔がそれぞれ形成された封止本体部と、を含み、前記裏面の前記一対の取り付け孔に対して前記放熱板の反対側の近傍に前記裏面から突出する裏面支持部、または、前記おもて面の前記一対の取り付け孔のそれぞれが対向する側の近傍に前記おもて面から突出するおもて面支持部が形成されている、半導体モジュールが提供される。
開示の技術によれば、半導体モジュールは、損傷が生じることがなく冷却基板に取り付けられて、信頼性の低下を抑制する。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の側断面図である。 第１の実施の形態の半導体モジュールの平面図である。 第１の実施の形態の半導体モジュールの底面図である。 第１の実施の形態の半導体モジュールの側面図である。 第１の実施の形態の半導体モジュールの平断面図である。 第１の実施の形態の半導体モジュールの側断面図である。 第１の実施の形態の半導体モジュールの冷却基板に対する取り付けを示す図である。 参考例の半導体モジュールの冷却基板に対する取り付けを示す図である。 第１の実施の形態の変形例１－１の半導体装置の要部側断面図である。 第１の実施の形態の変形例１－２の半導体モジュールの底面図である。 第１の実施の形態の変形例１－３の半導体モジュールの底面図である。 第２の実施の形態の半導体モジュールの平面図である。 第２の実施の形態の半導体モジュールの底面図である。 第２の実施の形態の半導体モジュールの側面図である。 第２の実施の形態の半導体モジュールの冷却基板に対する取り付けを示す図（その１）である。 第２の実施の形態の半導体モジュールの冷却基板に対する取り付けを示す図（その２）である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図の半導体装置１において、上側を向いた面を表す。同様に、「上」とは、図の半導体装置１において、上側の方向を表す。「裏面」及び「下面」とは、図の半導体装置１において、下側を向いた面を表す。同様に、「下」とは、図の半導体装置１において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。また、以下の説明において「主成分」とは、８０ｖｏｌ％以上含む場合を表す。
［第１の実施の形態］
半導体装置１について、図１及び図２を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の側断面図である。図２は、図１の一点鎖線Ｘ１－Ｘ１の断面図である。
半導体装置１は、半導体モジュール２と冷却基板３とを含んでいる。半導体モジュール２は冷却基板３にネジ４により締結されている。半導体モジュール２は、平面視で、略矩形状を成している。半導体モジュール２の角部は面取りされていてもよい。面取りは、Ｒ面取りまたはＣ面取りであってよい。半導体モジュール２の裏面から放熱板３５が突出している。この厚さ（－Ｚ方向の距離）は、Ｔｃである。半導体モジュール２は取り付け孔１１がそれぞれ形成されている。一対の取り付け孔１１は、平面視で半導体モジュール２の長手方向（±Ｙ方向）の両端であって、短手方向（±Ｘ方向）の中心部に形成されている。一対の取り付け孔１１は、平面視で、放熱板３５よりも半導体モジュール２の短辺側に形成されている。取り付け孔１１は、半導体モジュール２のおもて面及び裏面を貫通している。
半導体モジュール２の裏面に裏面支持部１２が形成されている。裏面支持部１２は、半導体モジュール２の裏面の取り付け孔１１の長手方向の外側に形成されている。裏面支持部１２は、半導体モジュール２の裏面の短辺に沿って形成されていてもよい。また、裏面支持部１２の高さ（－Ｚ方向の長さ）は、Ｔａである。裏面支持部１２の高さＴａは、放熱板３５の厚さＴｃよりも小さくてもよいが、厚さＴｃと略同じであることが好ましい。厚さＴｃは、０．１ｍｍ以上、０．３ｍｍ以下であり、例えば、０．２ｍｍである。また、裏面支持部１２と放熱板３５の端部との距離Ｌｂは、ネジ４（軸部４ａ）の径よりも１ｍｍ程度大きい。なお、半導体モジュール２の詳細については後述する。
冷却基板３は、実質的に平滑な主面を備える。当該主面に半導体モジュール２が搭載される。また、当該主面には、サーマルグリースを介して半導体モジュール２が搭載されてもよい。冷却基板３は、例えば、当該主面を含んでおり、平板状を成している。冷却基板３は、当該主面を含んでいれば、平板状に限らない。冷却基板３は、裏面に複数のフィンが形成されていてもよい。冷却基板３は、締結孔３ａが形成されている。締結孔３ａは、主面に搭載された半導体モジュール２の取り付け孔１１に対応する位置に形成されている。締結孔３ａは、ネジ４が螺合されて、ネジ４と締結される。締結孔３ａは、冷却基板３に必ずしも貫通させる必要はない。締結孔３ａは、ネジ４が締結されればよい。
このような冷却基板３は、熱伝導性に優れた金属を主成分として構成されている。金属は、例えば、銅、アルミニウムまたは、少なくともこれらの一種を含む合金である。また、冷却基板３の厚さは、０．５ｍｍ以上、２．０ｍｍ以下である。冷却基板３の全体に、めっき処理を行ってもよい。めっき処理により、冷却基板３の耐食性が向上する。この際、用いられるめっき材は、例えば、ニッケル、ニッケル－リン合金、ニッケル－ボロン合金である。
この冷却基板３の裏面に冷却装置を取り付けてもよい。冷却装置ははんだ、ろう材、サーマルインターフェースマテリアルを介して取り付けられる。これにより、冷却基板３の放熱性を向上させることも可能となる。冷却装置は、内部に冷媒を流通させて放熱させる。ろう材は、例えば、アルミニウム合金、チタン合金、マグネシウム合金、ジルコニウム合金、シリコン合金の少なくともいずれかを主成分とする。ろう材を用いる場合には、冷却基板３の裏面の半導体モジュール２の搭載領域にろう付け加工で半導体モジュール２を接合することができる。サーマルインターフェースマテリアルは、例えば、熱伝導性のグリス、エラストマーシート、ＲＴＶ（Room Temperature Vulcanization）ゴム、ゲル、フェイズチェンジ材の様々な材料の総称を含む。グリスは、例えば、金属酸化物のフィラーが混入されたシリコーンである。
ネジ４は、軸部４ａと頭部４ｂとを含む。軸部４ａは円柱状を成している。軸部４ａは、少なくとも、先端部に締結孔３ａに螺合可能な溝が形成されている。軸部４ａの径は、取り付け孔１１及び締結孔３ａの径に対応している。取り付け孔１１及び締結孔３ａの径は、例えば、軸部４ａの径よりも１ｍｍ程度大きい。
頭部４ｂは、軸部４ａの他端部に一体的に接合されている。軸部４ａの他端部とは、円柱状の軸部４ａの先端部の反対側の端部である。頭部４ｂの軸部４ａの他端部に接合される面が実質的に平滑な主面を成していればよい。頭部４ｂは、側面視で、矩形状、半円球状、台形状でもよい。頭部４ｂの径は、軸部４ａの径よりも長く、例えば、軸部４ａの径の２倍以上、４倍以下である。このようなネジ４は、高い強度が期待される材質により構成される。この材質は、例えば、鋼、ステンレス、真鍮、アルミニウム、マグネシウム、プラスチック、チタンである。
ネジ４は、半導体モジュール２の取り付け孔１１を挿通して、冷却基板３の締結孔３ａに締結されている。締結されているネジ４の頭部４ｂは半導体モジュール２のおもて面の取り付け孔１１の周囲を冷却基板３側に押圧している。また、半導体モジュール２の裏面支持部１２及び放熱板３５が冷却基板３のおもて面に押圧されている。
次に、半導体モジュール２の詳細について図３～図７を用いて説明する。図３は、第１の実施の形態の半導体モジュールの平面図であり、図４は、第１の実施の形態の半導体モジュールの底面図である。図５は、第１の実施の形態の半導体モジュールの側面図であり、図６は、第１の実施の形態の半導体モジュールの平断面図であり、図７は、第１の実施の形態の半導体モジュールの側断面図である。なお、図５（Ａ）は、図３の半導体モジュール２を－Ｙ方向に見た側面図、図５（Ｂ）は、図３の半導体モジュールを＋Ｘ方向に見た側面図をそれぞれ示している。図７は、図６の一点鎖線Ｙ１－Ｙ１の断面図である。
まず、半導体モジュール２は、図３に示されるように、封止本体部１０により部品全体が封止されて立体形状に成形されている。半導体モジュール２の封止本体部１０は、立方体状を成している。封止本体部１０の角部にＲ面取りを施してもよい。また、封止本体部１０は、平面視で矩形状を成すおもて面１０ｅ及び裏面１０ｆを備えている。封止本体部１０は、対向する一対の長側面１０ａ，１０ｃ及び対向する一対の短側面１０ｂ，１０ｄによりおもて面１０ｅ及び裏面１０ｆの四方が囲まれている。つまり、封止本体部１０は、一方の長側面１０ａ、一方の短側面１０ｂ、他方の長側面１０ｃ、他方の短側面１０ｄの順に四方が囲まれている。なお、一方の長側面１０ａ、一方の短側面１０ｂ、他方の長側面１０ｃ、他方の短側面１０ｄは、それぞれ、一方の長辺、一方の短辺、他方の長辺、他方の短辺と言うこともある。
半導体モジュール２は、おもて面１０ｅが封止本体部１０で覆われている。すなわち、絶縁板４４の裏面は封止本体部１０の裏面１０ｆから表出されている。絶縁板４４の裏面と封止本体部１０との裏面１０ｆとは同一平面を成している。さらに、図４に示されるように、放熱板３５が絶縁板４４の裏面及び封止本体部１０の裏面１０ｆに設けられている。
半導体モジュール２は、（裏面１０ｆの）平面視で放熱板３５の短側面１０ｂ，１０ｄ側であって、短側面１０ｂ，１０ｄの中心を通る中心線上に一対の取り付け孔１１がそれぞれ形成されている。取り付け孔１１の径は、ネジ４の軸部４ａが挿通可能な径である。半導体モジュール２の裏面１０ｆの取り付け孔１１のさらに外側に裏面支持部１２がそれぞれ形成されている。裏面支持部１２は、少なくとも、一対の取り付け孔１１の対向する短側面１０ｂ，１０ｄに平行な幅に対応する長さを有し、一対の取り付け孔１１にそれぞれ対向して形成されている。裏面支持部１２は、（裏面１０ｆの）平面視で矩形状を成している。裏面支持部１２は、（裏面１０ｆの）平面視で短側面１０ｂ，１０ｄに沿って形成されている。裏面支持部１２の幅（±Ｙ方向の長さ、半導体モジュール２の長辺の延伸方向の長さ）は、一対の取り付け孔１１から対向する短側面１０ｂ，１０ｄまでの長さに対応している。裏面支持部１２の（±Ｘ方向の）長さは、対向する短側面１０ｂ，１０ｄに沿って連続して一方の長側面１０ａから他方の長側面１０ｃにかけて形成されている。すなわち、裏面支持部１２の±Ｘ方向の長さは、長側面１０ａの手前から長側面１０ｃの手前まで及んでいる。
半導体モジュール２は、封止本体部１０の両方の長側面１０ａ，１０ｃから、複数の制御リードフレーム２０及び複数の主電流リードフレーム３０がそれぞれ鉛直に延伸している。この場合、主電流リードフレーム３０が所定の間隔で封止本体部１０の長側面１０ｃに設けられている。
このような半導体モジュール２は、図６及び図７に示されるような部品が封止本体部１０により封止されている。また、封止本体部１０は、上記の裏面支持部１２が一体的に形成されている。半導体モジュール２は、３つの半導体チップ４１ａ及び半導体チップ４１ｂ～４１ｄと制御リードフレーム２０と主電流リードフレーム３０と制御ＩＣ４２ａ，４２ｂと電子部品４３と絶縁板４４とを含む。すなわち、３つの半導体チップ４１ａ及び半導体チップ４１ｂ～４１ｄと制御リードフレーム２０と主電流リードフレーム３０と制御ＩＣ４２ａ，４２ｂと電子部品４３と絶縁板４４とが所定の金型にセットされる。この金型は、裏面支持部１２に対応する箇所を含む。そして、当該金型に封止本体部１０の封止原料が充填される。封止原料の固化後、金型を離脱することで、裏面支持部１２が形成されている半導体モジュール２が得られる。このため、封止本体部１０と裏面支持部１２とは同一材料で構成されてもよい。
制御ＩＣ４２ａと３つの半導体チップ４１ａとは制御ワイヤ４５ａにより電気的かつ機械的に接続されている。また、制御ＩＣ４２ａと電子部品４３または制御リードフレーム２０とは制御ワイヤ４５ａにより電気的かつ機械的に接続されている。
また、３つの半導体チップ４１ａと主電流リードフレーム３０とが主電流ワイヤ４５ｂにより電気的かつ機械的にそれぞれ接続されている。半導体チップ４１ｂ～４１ｄと主電流リードフレーム３０とは主電流ワイヤ４５ｂにより電気的かつ機械的にそれぞれ接続されている。
これらの制御ワイヤ４５ａ及び主電流ワイヤ４５ｂは、導電性に優れた材質により構成されている。当該材質として、例えば、金、銀、銅、アルミニウム、または、少なくともこれらの１種を含む合金により構成されている。また、制御ワイヤ４５ａの径は、例えば、１０μｍ以上、２５０μｍ以下である。主電流ワイヤ４５ｂの径は、例えば、３００μｍ以上、５００μｍ以下である。
半導体チップ４１ａ～４１ｄは、シリコン、炭化シリコンまたは窒化ガリウムを主成分として構成されている。このような半導体チップ４１ａ～４１ｄは、ＩＧＢＴとＦＷＤが１チップ内に構成されたＲＣ（Reverse Conducting）－ＩＧＢＴのスイッチング素子を含んでいる。ＲＣ－ＩＧＢＴチップは、ＩＧＢＴとＦＷＤとが逆並列で接続された回路が構成されている。このような半導体チップ４１ａ～４１ｄは、裏面に主電極として入力電極（コレクタ電極）を備えている。また、半導体チップ４１ａ～４１ｄは、おもて面に制御電極（ゲート電極）及び出力電極（エミッタ電極）を備えている。図６に示される半導体チップ４１ａ～４１ｄは、ゲート電極が長側面１０ｃ側を向いて配置されている。半導体チップ４１ａ～４１ｄの厚さは、例えば、５０μｍ以上、２２０μｍ以下である。なお、このような半導体チップ４１ａ～４１ｄに代わり、スイッチング素子を含む半導体チップ及びダイオード素子を含む半導体チップを１組として、６組配置してもよい。この場合のスイッチング素子の半導体チップ４１ａ～４１ｄは、例えば、パワーＭＯＳＦＥＴ、ＩＧＢＴである。このような半導体チップ４１ａ～４１ｄは、例えば、裏面に主電極としてドレイン電極（正極電極、ＩＧＢＴではコレクタ電極）を、おもて面に、制御電極としてゲート電極（制御電極）及び主電極としてソース電極（負極電極、ＩＧＢＴではエミッタ電極）をそれぞれ備えている。また、ダイオード素子の半導体チップは、ＳＢＤ、ＰｉＮダイオード等のＦＷＤである。このような半導体チップは、裏面に主電極としてカソード電極を、おもて面に主電極としてアノード電極をそれぞれ備えている。また、本実施の形態では、６つの半導体チップ４１ａ～４１ｄが設けられている場合を示しているに過ぎない。６つに限らず、半導体モジュール２の仕様等に応じた組数を設けることができる。
また、半導体チップ４１ａ～４１ｄは、その裏面側が所定の主電流リードフレーム３０上にはんだ（図示を省略）により接合されている。なお、はんだは、所定の合金を主成分とする鉛フリーはんだにより構成される。所定の合金とは、例えば、錫－銀からなる合金、錫－亜鉛からなる合金、錫－アンチモンからなる合金のうち少なくともいずれかの合金である。はんだには、銅、ビスマス、インジウム、ニッケル、ゲルマニウム、コバルトまたはシリコン等の添加物が含まれてもよい。なお、はんだに代わり、焼結材を用いた焼結により接合させてもよい。この場合の焼結材は、例えば、銀、金、銅の粉末である。
半導体チップ４１ａ～４１ｄは、そのおもて面側の主電極が主電流リードフレーム３０と主電流ワイヤ４５ｂにより電気的かつ機械的に接続されている。また、半導体チップ４１ａは、そのおもて面側のゲート電極が制御ＩＣ４２ａと制御ワイヤ４５ａにより電気的かつ機械的に接続されている。半導体チップ４１ｂ～４１ｄは、そのおもて面側のゲート電極が制御ＩＣ４２ｂと制御ワイヤ４５ａにより電気的かつ機械的に接続されている。
複数の主電流リードフレーム３０は、封止本体部１０の長側面１０ｃ側に設けられ、複数の主電流リードフレーム３０の他端部は封止本体部１０の長側面１０ｃから図６中下側に延伸している。半導体チップ４１ａ～４１ｄが配置されている主電流リードフレーム３０は、主ダイパッド部と連係部と主電流端子部とが一体的に接続されている。主ダイパッド部には、半導体チップ４１ａ～４１ｄが配置されている。主電流端子部は、長側面１０ｃから外部に延伸している。連係部は主ダイパッド部及び主電流端子部を接続している。主電流端子部は主ダイパッド部よりも上位（＋Ｚ方向）に位置している。すなわち、主電流端子と主ダイパッド部とは段差を成している。主ダイパッド部は、その裏面に絶縁板４４が貼りつけられている。
複数の制御リードフレーム２０は、封止本体部１０の主電流リードフレーム３０が延出する長側面１０ｃと対向する長側面１０ａに設けられている。複数の制御リードフレーム２０は、封止本体部１０内で段差を備えず、封止本体部１０のおもて面及び裏面に対して平行に延伸していてよい。複数の制御リードフレーム２０は、主電流リードフレーム３０の主電流端子部と同じ高さに位置している。
複数の制御リードフレーム２０のうち、半導体チップ４１ａ～４１ｄ側に設けられた制御リードフレーム２０は、制御ＩＣ４２ａ，４２ｂが配置される制御ダイパッドを含んでいる。当該制御リードフレーム２０は、一方が長側面１０ａから内部に入り込み、半導体チップ４１ａ～４１ｄの側部を延伸して、他方が長側面１０ａから外部に延伸している。複数の制御リードフレーム２０のうち、電子部品４３がそれぞれ配置される制御リードフレーム２０は、電子部品４３がそれぞれ配置される制御ダイパッドを含んでいる。
このような複数の主電流リードフレーム３０及び複数の制御リードフレーム２０は、導電性に優れた材質により構成されている。このような材質として、例えば、銅、アルミニウム、または、少なくともこれらの１種を含む合金等により構成されている。複数の主電流リードフレーム３０及び複数の制御リードフレーム２０の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。また、複数の主電流リードフレーム３０及び複数の制御リードフレーム２０に対して、耐食性に優れた材質によりめっき処理を行うことも可能である。このような材質は、例えば、ニッケル、金、または、少なくともこれらの１種を含む合金等である。
封止本体部１０は、熱硬化性樹脂と当該熱硬化性樹脂に含有されている無機物フィラーとを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂を含む群から選択される少なくとも１種を主成分とする。好ましくは、熱硬化性樹脂は、エポキシ樹脂を主成分とする。また、無機物フィラーには、高絶縁で高熱伝導の無機物が用いられる。無機物は、例えば、酸化アルミニウム、窒化アルミニウム、窒化珪素、窒化硼素を含む群から選択される少なくとも１種を主成分とする。好ましくは、無機物フィラーは、酸化珪素を主成分とする。酸化珪素を用いることで、離型剤としても機能する。また、ハロゲン系、アンチモン系、水酸化金属系等の難燃剤を配合することなく、高い難燃性を保つことができる。無機物フィラーは、封止原料全体の７０ｖｏｌ％以上、９０ｖｏｌ％以下である。
絶縁板４４は、セラミックスまたは絶縁樹脂により構成されている。セラミックスは、酸化アルミニウム、窒化アルミニウム、窒化珪素等である。絶縁樹脂は、例えば、紙フェノール基板、紙エポキシ基板、ガラスコンポジット基板、ガラスエポキシ基板である。
または、絶縁板４４は、樹脂により構成されるシート状でもよい。この場合、絶縁板４４は、熱硬化性樹脂と当該樹脂に含有されている無機物フィラーとを含んでいる。熱硬化性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂を含む群から選択される少なくとも１種を主成分とする。好ましくは、熱硬化性樹脂は、エポキシ樹脂を主成分とする。フィラーには、高絶縁で高熱伝導の酸化アルミニウム、窒化アルミニウム、窒化珪素、窒化硼素を含む群から選択される少なくとも１種を主成分とする無機物が用いられる。この場合の絶縁板４４は封止本体部１０と、同じ熱硬化性樹脂を主成分とすることが好ましい。より好ましくは、封止本体部１０と絶縁板４４の熱硬化性樹脂は、共にエポキシ樹脂を主成分とする。
絶縁板４４は、例えば、平面視で、矩形状を成している。絶縁板４４の厚さは、５０μｍ以上、１．２ｍｍ以下である。絶縁板４４のおもて面には、複数の主電流リードフレーム３０の主ダイパッド部が絶縁板４４の長手方向に沿って一列に配置されている。なお、絶縁板４４は、少なくとも、複数の主ダイパッド部が配置できる大きさを要する。このため、絶縁板４４は、図６に示す場合よりも広くてもよい。主ダイパッド部の周囲を覆うことで、半導体モジュール２の変形が生じた場合でもより確実に絶縁性を確保できる。絶縁板４４は、主ダイパッド部から伝導された半導体チップ４１ａ～４１ｄの発熱を後述する放熱板３５に伝導する。
放熱板３５は、平面視で、矩形状を成している。放熱板３５の面積は、絶縁板４４の面積よりも十分広い。放熱板３５は、半導体モジュール２の裏面に、表出した絶縁板４４を覆うように取り付けられる。放熱板３５は、絶縁板４４からの熱を半導体モジュール２の外部に放出して半導体モジュール２の放熱に寄与する。また、放熱板３５の厚さＴｃは、裏面支持部１２の高さＴａと略等しい。例えば、厚さＴｃ及び高さＴａは、９５μｍ以上、１１０μｍ以下であって、例えば、１００μｍである。
次に、半導体装置１における、冷却基板３に対する半導体モジュール２のネジ４による取り付けについて図８を用いて説明する。図８は、第１の実施の形態の半導体モジュールの冷却基板に対する取り付けを示す図である。なお、図８は、図１に示した半導体装置１の＋Ｘ方向に見た側面視を表している。また、図８（Ａ）及び図８（Ｂ）は、半導体モジュール２の冷却基板３に対する取り付けを時系列に示している。以下の取り付けを行う前には、上記で説明した半導体モジュール２、冷却基板３並びにネジ４は事前に用意される。
まず、冷却基板３のおもて面に半導体モジュール２を配置する。この際、半導体モジュール２の取り付け孔１１は、冷却基板３の締結孔３ａにそれぞれ位置合わせされている。半導体モジュール２の裏面支持部１２と放熱板３５とはそれぞれ実質的に同じ高さ（厚さ）である。半導体モジュール２の裏面支持部１２及び放熱板３５は、図８（Ａ）に示されるように、冷却基板３のおもて面に配置される。この際、半導体モジュール２のおもて面１０ｅは冷却基板３のおもて面に実質的に水平を成している。特に、放熱板３５の±Ｙ方向の両側に裏面支持部１２が設けられているため、半導体モジュール２は冷却基板３に対して安定して配置される。
次いで、ネジ４により半導体モジュール２を冷却基板３に取り付ける。半導体モジュール２の一方の取り付け孔１１（図８（Ｂ）では左側の取り付け孔１１）にネジ４を冷却基板３に向けて挿通する。半導体モジュール２の取り付け孔１１を挿通したネジ４を時計回りに回転しながら冷却基板３に押圧する。ネジ４（の先端部）は冷却基板３の締結孔３ａに締結する。特に、ネジ４の頭部４ｂの裏面が半導体モジュール２のおもて面１０ｅの取り付け孔１１の周囲を冷却基板３（－Ｚ方向）側に押圧する。半導体モジュール２の裏面１０ｆには、取り付け孔１１を挟んで放熱板３５及び裏面支持部１２が設けられている。半導体モジュール２はネジ４の頭部４ｂにより冷却基板３側に押圧されても、裏面支持部１２により、半導体モジュール２の他方の取り付け孔１１側の浮きが防止される。また、半導体モジュール２は、裏面支持部１２及び放熱板３５により、冷却基板３のＸ－Ｙ面方向に対する位置ずれも生じにくい。このため、半導体モジュール２を冷却基板３に対してネジ４により安定して、確実に締結することができる。一方の取り付け孔１１に対する締結が完了すると、他方の取り付け孔１１に対しても同様にしてネジ４により冷却基板３の締結孔３ａに対する締結を行うことができる。以上により、図１及び図２に示した半導体装置１が得られる。
ここで、図１及び図２の半導体装置１の参考例について説明する。参考例では、裏面支持部１２が設けられていない半導体モジュール２の冷却基板３に対するネジ４による取り付けについて、図９を用いて説明する。図９は、参考例の半導体モジュールの冷却基板に対する取り付けを示す図である。なお、図９もまた、図１に示した半導体装置１の＋Ｘ方向から見た側面視を表している。図９（Ａ）～図９（Ｃ）は、半導体モジュール２ａの冷却基板３に対する取り付けを時系列に示している。半導体モジュール２ａは、半導体モジュール２から裏面支持部１２が除かれている。半導体モジュール２ａの他の構成部品は、半導体モジュール２と同様である。
まず、冷却基板３のおもて面に半導体モジュール２ａを配置する。この際、半導体モジュール２の取り付け孔１１は、冷却基板３の締結孔３ａにそれぞれ位置合わせされている。半導体モジュール２ａの裏面１０ｆは放熱板３５により支持されて、半導体モジュール２ａのおもて面１０ｅと冷却基板３のおもて面とは実質的に平行を成している。
次いで、ネジ４により半導体モジュール２ａを冷却基板３に取り付ける。半導体モジュール２の一方の取り付け孔１１（図９では左側の取り付け孔１１）にネジ４を冷却基板３に向けて挿通する（図９（Ａ））。
半導体モジュール２ａの取り付け孔１１を挿通したネジ４を時計回りに回転しながら冷却基板３に押圧する。すなわち、半導体モジュール２ａの一方の取り付け孔１１が冷却基板３に押圧される。この結果、半導体モジュール２ａは冷却基板３に対して放熱板３５の端部（角部）が支点となり、半導体モジュール２ａの他方の取り付け孔１１側が冷却基板３から浮いてしまう（図９（Ｂ））。
片方が浮き上がった状態の半導体モジュール２ａの他方の取り付け孔１１をネジ４により冷却基板３に取り付ける。半導体モジュール２ａは一方の取り付け孔１１が冷却基板３に固定されている。この状態で、他方の取り付け孔１１をネジ４で冷却基板３に取り付けようとすると、図９（Ｃ）に示されるように、半導体モジュール２ａが上に凸に反ってしまう。半導体モジュール２の中間部に応力が掛かり、半導体モジュール２の封止本体部１０にクラックが生じてしまう。応力の大きさ、応力の発生方向によっては、半導体モジュール２ａ内の半導体チップ４１ａ～４１ｄ並びに絶縁板４４が損傷を受け、制御ワイヤ４５ａ並びに主電流ワイヤ４５ｂが剥離してしまう。
上記半導体装置１は、半導体モジュール２とネジ４と冷却基板３とを含んでいる。半導体モジュール２は、半導体チップ４１ａ～４１ｄと、半導体チップ４１ａ～４１ｄが封止部材により封止されて直方体状を成し、裏面１０ｆから放熱板３５の主面が突出して、平面視で放熱板３５を間に挟んで、おもて面１０ｅ及び裏面１０ｆを貫通する一対の取り付け孔１１がそれぞれ形成された封止本体部１０とを含む。冷却基板３は、平板状を成して、半導体モジュール２の放熱板３５が配置され、一対の取り付け孔１１にそれぞれ挿通されたネジ４が螺合されて、半導体モジュール２が取り付けられる。半導体モジュール２は、裏面１０ｆの一対の取り付け孔１１に対して放熱板３５の反対側の近傍に裏面１０ｆから突出する裏面支持部１２が形成されている。半導体モジュール２を冷却基板３にネジ４により取り付ける際、裏面支持部１２により、半導体モジュール２が、放熱板３５が支点となって他方の取り付け孔１１側の浮き上がりが防止される。半導体モジュール２は冷却基板３に対して水平に維持されて、ネジ４が一方の取り付け孔１１を挿通して冷却基板３の締結孔３ａに締結される。そして、半導体モジュール２は損傷を受けることなく、他方の取り付け孔１１でネジ４により冷却基板３の締結孔３ａが締結される。このため、半導体モジュール２並びに半導体モジュール２を含む半導体装置１の信頼性の低下を抑制することができる。なお、裏面支持部１２は半導体モジュール２を冷却基板３に対してネジ４で取り付ける際に半導体モジュール２の大きな浮きが防止できればよい。このため、裏面支持部１２の高さＴａは、放熱板３５の厚さＴｃと同じでなくてもよい。高さＴａは、例えば、厚さＴｃに対して、６０％以上であればよい。
（変形例１－１）
変形例１－１の半導体装置１について、図１０を用いて説明する。図１０は、第１の実施の形態の変形例１－１の半導体装置の要部側断面図である。なお、図１０は、図２の半導体装置１の図中左側の取り付け孔１１を拡大して示している。変形例１－１の半導体装置１は、図１及び図２の半導体モジュール２に対して半導体モジュール２の裏面支持部１２の形状のみが異なっている。変形例１－１の半導体装置１の他の構成は、図１及び図２と同様である。
変形例１－１の半導体モジュール２の裏面支持部１２は、外側（短側面１０ｂ，１０ｄ側。図１０では、短側面１０ｄ側）の角部がＲ面取りされている。このような半導体モジュール２において、ネジ４で冷却基板３に取り付ける際、Ｒ面取りされた裏面支持部１２は、冷却基板３のおもて面に当たりやすくなる。このため、半導体モジュール２を冷却基板３に対してより安定してネジ４により取り付けることができる。また、裏面支持部１２は、短側面１０ｂ，１０ｄ側の角部に限らず、長側面１０ａ，１０ｃ側の角部もＲ面取りされてもよい。
（変形例１－２）
変形例１－２の半導体モジュール２について、図１１を用いて説明する。図１１は、第１の実施の形態の変形例１－２の半導体モジュールの底面図である。変形例１－２の半導体モジュール２は、図１及び図２の半導体モジュール２に対して半導体モジュール２の裏面支持部１２の形状のみが異なっている。変形例１－２の半導体装置１の他の構成は、図１及び図２と同様である。
変形例１－２の半導体モジュール２の裏面１０ｆには複数の裏面支持部１２，１２ｂ，１２ｃが対向する短側面１０ｂ，１０ｄに沿ってそれぞれ形成されている。裏面支持部１２は半導体モジュール２の裏面１０ｆの取り付け孔１１の短側面１０ｂ，１０ｄ側に隣接する領域にそれぞれ形成されている。裏面支持部１２ｂ，１２ｃは、当該領域に対して長側面１０ａ，１０ｃ側にそれぞれ隣接する領域にそれぞれ形成されている。すなわち、裏面支持部１２ｂ，１２ｃは、短側面１０ｂ，１０ｄに沿って裏面支持部１２の隣にそれぞれ形成されている。
このように裏面支持部１２，１２ｂ，１２ｃは、図１及び図２の裏面支持部１２と異なり、不連続でありながら、図１及び図２の場合と同様の効果が得られる。なお、変形例１－２の裏面支持部１２は、少なくとも、取り付け孔１１に短側面１０ｂ，１０ｄ側に隣接する領域に形成されることを要する。すなわち、裏面支持部１２は、取り付け孔１１に対して一列になるように形成されている。この裏面支持部１２の（±Ｘ方向の）長さは、取り付け孔１１の（±Ｘ方向の）長さと等しく、または、長いことが好ましい。また、裏面支持部１２は、少なくとも、取り付け孔１１に短側面１０ｂ，１０ｄ側に隣接する部分に形成されていればよい。このため、裏面支持部１２は、例えば、取り付け孔１１の周りを取り囲む部分を含んでいてもよい。裏面支持部１２ｂ，１２ｃは、１つずつに限らず、それぞれ２つ以上であってもよい。
（変形例１－３）
変形例１－３の半導体モジュール２について、図１２を用いて説明する。図１２は、第１の実施の形態の変形例１－３の半導体モジュールの底面図である。変形例１－３の半導体モジュール２は、図１及び図２の半導体モジュール２に対して半導体モジュール２の裏面１０ｆの長側面１０ａ，１０ｃ側にさらに裏面支持部１２が形成されている。変形例１－３の半導体モジュール２の他の構成は、図１及び図２と同様である。
変形例１－３の半導体モジュール２は裏面１０ｆに短側面１０ｂ，１０ｄ側だけではなく、長側面１０ａ，１０ｃにも裏面支持部１２が形成されている。このため、変形例１－３の半導体モジュール２は、図１及び図２の場合よりもより安定してネジ４による締結が可能となる。
なお、変形例１－３の半導体モジュール２の裏面１０ｆの長側面１０ａ，１０ｃ及び短側面１０ｂ，１０ｄに沿って形成された裏面支持部１２は、変形例１－２と同様に不連続であってもよい。
［第２の実施の形態］
第２の実施の形態の半導体装置に含まれる半導体モジュールについて、図１３～図１５を用いて説明する。図１３は、第２の実施の形態の半導体モジュールの平面図であり、図１４は、第２の実施の形態の半導体モジュールの底面図である。また、図１５は、第２の実施の形態の半導体モジュールの側面図である。図１５は、図５に対応している。すなわち、図１５（Ａ）は、図１３の半導体モジュール２を－Ｙ方向から見た側面図、図１５（Ｂ）は、図１３の半導体モジュールを＋Ｘ方向から見た側面図をそれぞれ示している。第２の実施の形態の半導体装置は、図１及び図２において、第２の実施の形態の半導体モジュール２が適用される。冷却基板３は、第１の実施の形態と同様である。
第２の実施の形態の半導体モジュール２は、第１の実施の形態の半導体モジュール２において、裏面支持部１２が取り除かれて、おもて面支持部１２ａが形成されている。おもて面支持部１２ａは、半導体モジュール２のおもて面１０ｅの一対の取り付け孔１１のそれぞれが対向する側の近傍におもて面１０ｅから突出して形成されている。
すなわち、おもて面支持部１２ａは、平面視で、取り付け孔１１の短側面１０ｂ，１０ｄ側を除いて、取り付け孔１１の周囲を取り囲んで形成されている。おもて面支持部１２ａは、図１５に示されるように、側面視で、傾斜面を含んでいる。この傾斜面は、短側面１０ｂ，１０ｄから離れるに連れて半導体モジュール２のおもて面１０ｅに対する高さが高くなるように傾斜している。おもて面支持部１２ａの最も高い位置は点Ｐである（図１７を参照）。このようにおもて面支持部１２ａは半導体モジュール２のおもて面１０ｅに取り付け孔１１の（短側面１０ｂ，１０ｄの反対側の）外周に沿って傾斜して（バンク状に）形成されている。
また、第２の実施の形態の半導体モジュール２の裏面１０ｆには、裏面支持部１２が形成されていない。半導体モジュール２の裏面１０ｆには、図１４に示されるように、取り付け孔１１が短側面１０ｂ，１０ｄ側にそれぞれ形成されている。半導体モジュール２の裏面１０ｆには、一対の取り付け孔１１の間に放熱板３５が形成されている。
このような第２の実施の形態の半導体モジュール２は、第１の実施の形態と同様に、３つの半導体チップ４１ａ及び半導体チップ４１ｂ～４１ｄと制御リードフレーム２０と主電流リードフレーム３０と制御ＩＣ４２ａ，４２ｂと電子部品４３と絶縁板４４とが所定の金型にセットされる。この金型は、おもて面支持部１２ａに対応する箇所を含む。そして、当該金型に封止本体部１０の封止原料が充填される。封止原料の固化後、金型を離脱することで、おもて面支持部１２ａが形成されている半導体モジュール２が得られる。このため、封止本体部１０とおもて面支持部１２ａとは同一材料で構成されてもよい。
次に、このような半導体モジュール２の冷却基板３に対するネジ４による取り付けについて図１６及び図１７を用いて説明する。図１６及び図１７は、第２の実施の形態の半導体モジュールの冷却基板に対する取り付けを示す図である。図１６（Ａ）～図１６（Ｃ）は、半導体モジュール２の冷却基板３に対する取り付けを時系列に示している。図１７は、ネジ４の周辺の拡大図であり、図１７（Ａ）は、ネジ４の取り付け時、図１７（Ｂ）は、ネジ４の締結時をそれぞれ示している。以下の取り付けを行う前には、上記で説明した半導体モジュール２、冷却基板３並びにネジ４は事前に用意される。
まず、冷却基板３のおもて面に半導体モジュール２を配置する。この際、半導体モジュール２の取り付け孔１１は、冷却基板３の締結孔３ａにそれぞれ位置合わせされている。半導体モジュール２の放熱板３５が冷却基板３のおもて面に配置される。この際、半導体モジュール２のおもて面１０ｅは冷却基板３のおもて面に実質的に水平を成している。
次いで、ネジ４により半導体モジュール２を冷却基板３に取り付ける。半導体モジュール２の一方の取り付け孔１１（図１６（Ａ）では左側の取り付け孔１１）にネジ４を冷却基板３に向けて挿通する。半導体モジュール２の取り付け孔１１を挿通したネジ４を時計回りに回転しながらネジ４の頭部４ｂがおもて面支持部１２ａに当接するまで冷却基板３に押圧する（図１６（Ａ）を参照）。
ここで、ネジ４、おもて面支持部１２ａ及び放熱板３５の詳細について説明する。ネジ４の頭部４ｂの径（軸部４ａから外周までの長さ）はＲである。径Ｒは、３．０ｍｍ以上、３．５ｍｍ以下であって、例えば、３．２５ｍｍ程度である。また、図１７（Ａ）に示されるように、放熱板３５の取り付け孔１１側の端部から冷却基板３に対して鉛直に延伸する直線の位置をＥ１、おもて面支持部１２ａの内側の端部から冷却基板３に対して鉛直に延伸する直線の位置をＥ２、頭部４ｂの外周部から冷却基板３に対して鉛直に延伸する直線の位置をＥ３とする。放熱板３５の端部の位置Ｅ１は、頭部４ｂの位置Ｅ３よりも軸部４ａ側に位置する。
おもて面支持部１２ａの頂点を点Ｐとする。この場合、位置Ｅ１と位置Ｅ３との距離は、Ｗ２（＜径Ｒ）である。位置Ｅ１と位置Ｅ２との距離は、Ｗ１（＜径Ｒ）である。また、後述するように、点Ｐは、位置Ｅ３と位置Ｅ１との間に位置することが好ましい。このような距離Ｗ１は、４．０ｍｍ以上、４．５ｍｍ以下であって、例えば、４．２５ｍｍ程度である。距離Ｗ２は、２．５ｍｍ以上、３．０ｍｍ以下であって、例えば、２．７５ｍｍ程度である。
ネジ４の頭部４ｂがおもて面支持部１２ａに当接している状態から、さらに、ネジ４を回しながら冷却基板３に押圧する。すると、図１６（Ｂ）に示されるように、冷却基板３のおもて面に対して放熱板３５の端部（角部）が支点となり、半導体モジュール２の取り付け孔１１がネジ４の頭部４ｂにより冷却基板３に押圧される。半導体モジュール２の他方の取り付け孔１１側が冷却基板３から浮き上がる。
さらに、ネジ４を回しながら冷却基板３に押圧すると、図１７（Ｂ）に示されるように、頭部４ｂの裏面（頭部裏面）がおもて面支持部１２ａの点Ｐを破線の矢印方向に押圧する。半導体モジュール２はこのような押圧力を受けることで、下に凸に反り、ネジ４の頭部４ｂの裏面がおもて面支持部１２ａの傾斜に当接する。ネジ４により半導体モジュール２の他方の取り付け孔１１に対しても同様に冷却基板３に対して締結することができる。以上により、図１６（Ｃ）に示される半導体装置１が得られる。この際の半導体モジュール２は下に凸に反ってはいるものの、半導体モジュール２に損傷を与えない程度に撓んでいる。第２の実施の形態でも、半導体モジュール２に対して損傷を与えずに、半導体モジュール２を冷却基板３にネジ４により取り付けることができる。
上記半導体装置１は、半導体モジュール２とネジ４と冷却基板３とを含んでいる。半導体モジュール２は、半導体チップ４１ａ～４１ｄと、半導体チップ４１ａ～４１ｄが封止部材により封止されて直方体状を成し、裏面１０ｆから放熱板３５の主面が突出して、平面視で放熱板３５を間に挟んで、おもて面１０ｅ及び裏面１０ｆを貫通する一対の取り付け孔１１がそれぞれ形成された封止本体部１０とを含む。冷却基板３は、平板状を成して、半導体モジュール２の放熱板３５が配置され、一対の取り付け孔１１にそれぞれ挿通されたネジ４が螺合されて、半導体モジュール２が取り付けられる。半導体モジュール２は、おもて面１０ｅの一対の取り付け孔１１のそれぞれが対向する側の近傍におもて面１０ｅから突出するおもて面支持部１２ａが形成されている。半導体モジュール２を冷却基板３にネジ４により取り付ける際、おもて面支持部１２ａにより、半導体モジュール２が、やや下に凸に反って他方の取り付け孔１１側の浮き上がりが防止される。半導体モジュール２は損傷を受けることなく、他方の取り付け孔１１でネジ４により冷却基板３の締結孔３ａに締結される。このため、半導体モジュール２並びに半導体モジュール２を含む半導体装置１の信頼性の低下を抑制することができる。
冷却基板３に対してネジ４によりこのように半導体モジュール２をやや下に凸に反らして取り付けるためには、まず、図１７に示されるように、放熱板３５の角部（端部）（Ｅ１の位置）が支点とならないようにする必要がある。このため、おもて面支持部１２ａの点Ｐが位置Ｅ１よりも外側にあることを要する。すなわち、おもて面支持部１２ａの傾斜面が頭部４ｂの裏面に当接できればよい。おもて面支持部１２ａの傾斜面が、位置Ｅ１から位置Ｅ３の間にあることで、図１７（Ｂ）の破線の矢印方向に押圧することができる。これにより、半導体モジュール２を下に凸に反らせて冷却基板３にネジ４により確実に締結することができる。
また、おもて面支持部１２ａは、傾斜面を含まず単なる突起状を成してもよい。この場合、突起状のおもて面支持部１２ａは、位置Ｅ１から位置Ｅ３の間にあれば、上記と同様の方向に押圧することができる。この場合のおもて面支持部１２ａは、位置Ｅ１から位置Ｅ３の間であって、出来る限り位置Ｅ３の近くに位置することが好ましい。
１ 半導体装置
２ 半導体モジュール
３ 冷却基板
３ａ 締結孔
４ ネジ
４ａ 軸部
４ｂ 頭部
１０ 封止本体部
１０ａ，１０ｃ 長側面
１０ｂ，１０ｄ 短側面
１０ｅ おもて面
１０ｆ 裏面
１１ 取り付け孔
１２，１２ｂ，１２ｃ 裏面支持部
１２ａ おもて面支持部
２０ 制御リードフレーム
３０ 主電流リードフレーム
３５ 放熱板
４１ａ，４１ｂ，４１ｃ，４１ｄ 半導体チップ
４２ａ，４２ｂ 制御ＩＣ
４３ 電子部品
４４ 絶縁板
４５ａ 制御ワイヤ
４５ｂ 主電流ワイヤ

Claims (16)

  1. 半導体チップと、
    前記半導体チップが封止部材により封止されて直方体状を成し、裏面から放熱板の主面が突出して、平面視で前記放熱板を間に挟んで、おもて面及び前記裏面を貫通する一対の取り付け孔がそれぞれ形成された封止本体部と、
    を含み、
    前記裏面の前記一対の取り付け孔に対して前記放熱板の反対側の近傍に前記裏面から突出する裏面支持部、または、前記おもて面の前記一対の取り付け孔のそれぞれが対向する側の近傍に前記おもて面から突出するおもて面支持部が形成されている、
    半導体モジュール。
  2. 前記一対の取り付け孔は、平面視で前記封止本体部の対向する短辺のそれぞれの中心を通る中心線上にそれぞれ形成されている、
    請求項１に記載の半導体モジュール。
  3. 前記裏面支持部は、少なくとも、前記一対の取り付け孔の前記対向する短辺に平行な幅に対応する長さであって、前記一対の取り付け孔にそれぞれ対向して形成されている、
    請求項２に記載の半導体モジュール。
  4. 前記裏面支持部は、前記対向する短辺に沿ってそれぞれ形成されている、
    請求項３に記載の半導体モジュール。
  5. 前記裏面支持部は、前記対向する短辺に沿ってそれぞれ複数形成されている、
    請求項４に記載の半導体モジュール。
  6. 前記裏面支持部は、前記対向する短辺に沿って連続して一方の長辺から他方の長辺にかけて形成されている、
    請求項４に記載の半導体モジュール。
  7. 前記裏面支持部の前記封止本体部の長辺の延伸方向の幅は、前記一対の取り付け孔から前記対向する短辺までの長さに対応している、
    請求項３から６のいずれかに記載の半導体モジュール。
  8. 前記裏面支持部の高さは、前記裏面から前記放熱板の前記主面までの高さと同一である、
    請求項１から７のいずれかに記載の半導体モジュール。
  9. 前記裏面支持部の対向する短辺側の外側の角部はＲ面取りされている、
    請求項１から８のいずれかに記載の半導体モジュール。
  10. 前記おもて面支持部が形成されている場合、
    前記封止本体部は前記放熱板側を下として側面視で下に凸に反っている、
    請求項２に記載の半導体モジュール。
  11. 前記封止本体部は、平板状を成して、前記放熱板に配置され、前記一対の取り付け孔にそれぞれ挿入されたネジが螺合されて冷却基板が取り付けられる、
    請求項１０に記載の半導体モジュール。
  12. 前記ネジは、前記一対の取り付け孔に挿通される、円柱状の軸部と径が前記軸部よりも長く、前記軸部が螺合されると前記一対の取り付け孔を前記冷却基板に向けて押圧する頭部とを備え、
    側面視で前記放熱板の両端部は、前記一対の取り付け孔に挿通されている前記ネジの前記頭部の外周部よりも前記軸部側に位置する、
    請求項１１に記載の半導体モジュール。
  13. 前記おもて面支持部は、側面視で、前記一対の取り付け孔に挿通されている前記頭部の頭部裏面において、前記放熱板の端部の前記冷却基板に対して鉛直に延伸する直線の位置から前記外周部の間を支持する、
    請求項１２に記載の半導体モジュール。
  14. 前記おもて面支持部は、側面視で、前記一対の取り付け孔に挿通されている前記ネジの前記軸部から離れるに連れて傾斜する傾斜面を備える、
    請求項１３に記載の半導体モジュール。
  15. 前記おもて面支持部は、側面視で、前記傾斜面の頂点が、前記一対の取り付け孔に挿通されている前記頭部の前記頭部裏面において、前記放熱板の両端部を前記冷却基板に対して鉛直に延伸する直線の位置から前記外周部の間に位置する、
    請求項１４に記載の半導体モジュール。
  16. 前記裏面支持部及び前記おもて面支持部は、前記封止部材と同じ材質により構成されている、
    請求項１から１５のいずれかに記載の半導体モジュール。
JP2021167147A 2021-10-12 2021-10-12 半導体モジュール Pending JP2023057597A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021167147A JP2023057597A (ja) 2021-10-12 2021-10-12 半導体モジュール
CN202211012456.0A CN115966528A (zh) 2021-10-12 2022-08-23 半导体模块
US17/897,829 US20230109985A1 (en) 2021-10-12 2022-08-29 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021167147A JP2023057597A (ja) 2021-10-12 2021-10-12 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023057597A true JP2023057597A (ja) 2023-04-24

Family

ID=85798604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021167147A Pending JP2023057597A (ja) 2021-10-12 2021-10-12 半導体モジュール

Country Status (3)

Country Link
US (1) US20230109985A1 (ja)
JP (1) JP2023057597A (ja)
CN (1) CN115966528A (ja)

Also Published As

Publication number Publication date
CN115966528A (zh) 2023-04-14
US20230109985A1 (en) 2023-04-13

Similar Documents

Publication Publication Date Title
CN109314063B (zh) 电力用半导体装置
JP6218898B2 (ja) 電力用半導体装置
US11088042B2 (en) Semiconductor device and production method therefor
JP2016066700A (ja) パワー半導体モジュール
JP2016006806A (ja) 半導体装置
JP2007088030A (ja) 半導体装置
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
JP7379886B2 (ja) 半導体装置
JP7215206B2 (ja) 半導体装置の製造方法
JP2014013878A (ja) 電子装置
CN108735722B (zh) 半导体装置及半导体装置的制造方法
US11637052B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2023057597A (ja) 半導体モジュール
JP7476540B2 (ja) 半導体装置
JP4797492B2 (ja) 半導体装置
JP2021150468A (ja) 半導体装置の製造方法、半導体装置及び押圧装置
JP2020205337A (ja) 半導体モジュールおよび半導体装置
US20230269868A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
US11587861B2 (en) Semiconductor device and manufacturing method thereof
WO2023068096A1 (ja) 半導体モジュール及び半導体モジュールの製造方法
US20230067156A1 (en) Semiconductor device
US20220375845A1 (en) Semiconductor device
US20210251075A1 (en) Semiconductor device
JP2023074141A (ja) 半導体装置の製造方法及び治具セット