CN108735722B - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN108735722B
CN108735722B CN201810165700.4A CN201810165700A CN108735722B CN 108735722 B CN108735722 B CN 108735722B CN 201810165700 A CN201810165700 A CN 201810165700A CN 108735722 B CN108735722 B CN 108735722B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
adhesive
semiconductor device
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810165700.4A
Other languages
English (en)
Other versions
CN108735722A (zh
Inventor
大濑智文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN108735722A publication Critical patent/CN108735722A/zh
Application granted granted Critical
Publication of CN108735722B publication Critical patent/CN108735722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Power Conversion In General (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供半导体装置及半导体装置的制造方法，能防止可靠性降低。在半导体装置(10)中，如介由粘接剂(18)将印刷电路基板(13)向壳体(11)的底部(11c)侧按压，则印刷电路基板的背面被形成于底部的突起部(11e2、11e4)支撑。因此，印刷电路基板与底部的间隙保持在突起部的高度程度，利用印刷电路基板按压的粘接剂不会扩展过度。结果，在印刷电路基板的长度方向的两端部，粘接剂的端部位于与印刷电路基板的该两端部相同的位置或比该两端部向外侧稍溢出。在印刷电路基板的短边方向上，从印刷电路基板的短边方向的两端部溢出的粘接剂不会环绕到印刷电路基板的正面、内部连接端子(12d2)上和陶瓷电路基板(15)的正面。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及半导体装置及半导体装置的制造方法。
背景技术
被称为智能功率模块(Intelligent Power Module：IPM)的半导体装置与IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)、功率MOSFET(Metal OxideSemiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)等半导体元件一同，包含内置了半导体元件的驱动-保护功能的驱动IC(Integrated Circuit：集成电路)(例如，参照专利文献1、2)。这样的半导体装置用于马达驱动装置、电源装置等广泛的领域。
以下，使用图11和图12对现有的IPM的半导体装置的一个例子进行说明。
图11是现有的半导体装置的俯视图，图12是用于说明现有的半导体装置中的印刷电路基板的安装的截面图。应予说明，图12(A)的切割位置为图11的单点划线X-X，图12(B)的切割位置为图11的单点划线Y-Y。
半导体装置100具有壳体11、收纳于壳体11内的印刷电路基板13、陶瓷电路基板15和用于将印刷电路基板13接合于壳体11的粘接剂18。
壳体11具有包围印刷电路基板13和陶瓷电路基板15的框部11a、设置于框部11a的内侧的端子板11b、设置有印刷电路基板13的底部11c以及设置有陶瓷电路基板15的开口部11d。
另外，壳体11具有形成于框部11a的外部连接端子12a1～12g1、在框部11a内与外部连接端子12a1～12g1连接并配置在端子板11b上的内部连接端子12a2～12g2。
另外，从壳体11的开口部11d的背面侧接合有金属底板17，在开口部11d内的金属底板17上，介由焊料(省略图示)接合有陶瓷电路基板15。
印刷电路基板13具有由树脂构成的绝缘板和形成于绝缘板的正面的导电图案(省略图示)。另外，在印刷电路基板13的正面接合有用于发挥驱动-保护功能的IC芯片等电子部件(省略图示)。印刷电路基板13在其制造过程中不仅有主面是平坦的情况，还有正面翘曲成凸起的情况(以下，记载为主面向上凸起)和/或背面翘曲成凸起的情况(以下，记载为主面向下凸起)。
陶瓷电路基板15具有绝缘板15a、形成于绝缘板15a的背面的金属板以及形成于绝缘板15a的正面的导电图案15b1～15b6。另外，在陶瓷电路基板15的导电图案15b3、15b4上接合有半导体元件16a、16b。
对于这样的壳体11的底部11c，如图12所示，在印刷电路基板13的背面涂布粘接剂18，将印刷电路基板13介由粘接剂18向壳体11的底部11c按压并接合于壳体11的底部11c。
接下来，使用图13～图15对由此在壳体11的底部11c接合了印刷电路基板13时的粘接剂18的一个例子进行说明。
图13是用于说明现有的半导体装置中的粘接剂的俯视图。
图14是用于说明现有的半导体装置中的主面为平坦的印刷电路基板的安装后的截面图，图15是用于说明现有的半导体装置中的主面向上翘曲成凸起的印刷电路基板的安装后的截面图。
应予说明，图13的虚线表示印刷电路基板13与底部11c之间的粘接剂18的位置。另外，图14(A)和图15(A)的切割位置为图13的单点划线X-X，图14(B)和图15(B)的切割位置为图13的单点划线Y-Y。
首先，从印刷电路基板13按压到底部11c侧的粘接剂18在底部11c上向四周扩展。此时，如图13、图14(A)和图15(A)所示，粘接剂18没有扩展到印刷电路基板13的长度方向的两端部，产生印刷电路基板13与底部11c的未接合部位。特别是，在印刷电路基板13向上翘曲成凸起的情况下(参照图15(A))，由于粘接剂18留在印刷电路基板13的长度方向的中央部，所以产生印刷电路基板13与底部11c的未接合部位。
另一方面，对于印刷电路基板13的短边方向的两端部，从印刷电路基板13按压的粘接剂18在底部11c上沿着短边方向扩展。这样，粘接剂18如图13、图14(B)和图15(B)所示，溢出到印刷电路基板13与端子板11b的间隙以及陶瓷电路基板15与开口部11d的间隙中。
接下来，使用图16和图17对在印刷电路基板13向下翘曲成凸起的情况下的、印刷电路基板13向壳体11的底部11c的安装进行说明。
图16是用于说明现有的半导体装置中的主面向下翘曲成凸起的印刷电路基板的按压弱时的截面图，图17是用于说明现有的半导体装置中的主面向下翘曲成凸起的印刷电路基板的按压强时的截面图。应予说明，图16(A)和图17(A)的切割位置为图13的单点划线X-X，图16(B)和图17(B)的切割位置为图13的单点划线Y-Y。
在向下产生凸起的翘曲的印刷电路基板13的背面涂布粘接剂18，将这样的印刷电路基板13介由粘接剂18按压于壳体11的底部11c。这样，被印刷电路基板13按压的粘接剂18在壳体11的底部11c上扩展。
此时，在印刷电路基板13对壳体11的底部11c的按压不充分(弱)的情况下，如图16(A)所示，粘接剂18没有扩展到印刷电路基板13的长度方向的两端部，产生印刷电路基板13与底部11c的未接合部位。
此时，如图16(B)所示，粘接剂18在印刷电路基板13的短边方向的两端部扩展，能够将印刷电路基板13与壳体11的底部11c接合。
另一方面，在印刷电路基板13对壳体11的底部11c的按压充分(强)的情况下，如图17(A)所示，粘接剂18扩展到印刷电路基板13的长度方向的两端部，能够将印刷电路基板13与壳体11的底部11c接合。
此时，粘接剂18也扩展到印刷电路基板13的短边方向的两端部。因此，如图17(B)所示，粘接剂18溢出到印刷电路基板13与端子板11b的间隙以及陶瓷电路基板15与开口部11d的间隙。
此外，由于印刷电路基板13对壳体11的底部11c的按压强，所以印刷电路基板13的背面的中央部与壳体11的底部11c之间的粘接剂18的厚度降低。
现有技术文献
专利文献
专利文献1：日本特开2009-289831号公报
专利文献2：日本特开2000-77602号公报
发明内容
技术问题
在上述半导体装置100中，在印刷电路基板13的主面为平坦或向上翘曲成凸起的情况下，在印刷电路基板13的长度方向的两端部产生印刷电路基板13与底部11c的未接合部位(图14(A)和图15(A))。因此，印刷电路基板13可能从壳体11的底部11c剥离。另外，在该情况下，在印刷电路基板13的短边方向上，粘接剂18溢出到印刷电路基板13与端子板11b的间隙以及陶瓷电路基板15与开口部11d的间隙。其结果，粘接剂18环绕到印刷电路基板13和陶瓷电路基板15的各自的正面、以及内部连接端子12a2～12g2上(图14(B)和图15(B))。环绕的粘接剂18覆盖印刷电路基板13上的电子部件、陶瓷电路基板15上的半导体元件16a、16b和内部连接端子12a2～12g2，电子部件、半导体元件16a、16b和内部连接端子12a2～12g2分别受到损伤。这样，存在半导体装置100的可靠性降低的问题。
另外，在上述半导体装置100中，在印刷电路基板13的主面向下翘曲成凸起的情况下，如果印刷电路基板13对壳体11的底部11c的按压弱，则在印刷电路基板13的长度方向的两端部产生印刷电路基板13与底部11c的未接合部位(图16(A))。因此，印刷电路基板13可能从壳体11的底部11c剥离。另外，如果印刷电路基板13对壳体11的底部11c的按压强，则在印刷电路基板13的短边方向上，粘接剂18溢出到印刷电路基板13与端子板11b的间隙以及陶瓷电路基板15与开口部11d的间隙。其结果，粘接剂18环绕到印刷电路基板13和陶瓷电路基板15的各自的正面，以及内部连接端子12a2～12g2上(图17(B))。环绕的粘接剂18覆盖印刷电路基板13上的电子部件、陶瓷电路基板15上的半导体元件16a、16b和内部连接端子12a2～12g2，电子部件、半导体元件16a、16b和内部连接端子12a2～12g2分别受到损伤。此外，向下翘曲成凸起的印刷电路基板13的背面中央部与壳体11的底部11c之间的粘接剂18的厚度降低(图17(A)、(B))。因此，印刷电路基板13与底部11c之间的粘接剂18的厚度不充分，印刷电路基板13可能从壳体11的底部11c剥离。这样，存在半导体装置100的可靠性降低的问题。
本发明是鉴于这样的情况而完成的，目的在于提供一种能够防止可靠性降低的半导体装置及半导体装置的制造方法。
技术方案
根据本发明的一个观点，提供一种半导体装置，具备：印刷电路基板，其在俯视时为矩形状；以及壳体，其在介由包括粘接剂的接合部件而设置上述印刷电路基板的设置区域上形成至少1个突起部，所述突起部从背面侧支撑上述印刷电路基板并在上述设置区域与上述背面之间维持间隙。
根据另外，本发明的一个观点，提供一种半导体装置的制造方法，包括：准备向上翘曲成凸起且在俯视时为矩形状的印刷电路基板的工序；准备具备4个突起部的壳体的工序，所述突起部分别形成于设置上述印刷电路基板的设置区域的与上述印刷电路基板的各个角部对置的位置；介由包括粘接剂的接合部件而将上述印刷电路基板配置于上述设置区域的工序；以及同时按压比上述印刷电路基板的正面的上述突起部靠近内侧的4个按压位置，维持到上述接合部件固化为止的工序。
另外，根据本发明的一个观点，提供一种半导体装置的制造方法，包括：准备向下翘曲成凸起且在俯视时为矩形状的印刷电路基板的工序；准备具备至少1个突起部的壳体的工序，所述突起部形成于设置上述印刷电路基板的设置区域的比上述印刷电路基板的各个角部靠近内侧的对置的位置；介由包括粘接剂的接合部件而将上述印刷电路基板配置于上述设置区域的工序；以及分别同时按压上述印刷电路基板的正面的上述角部，维持到上述接合部件固化为止的工序。
发明效果
根据公开的技术，能够防止印刷电路基板的剥离，防止对电子部件等的损伤，防止半导体装置的可靠性的降低。
附图说明
图1是第一实施方式的半导体装置的俯视图。
图2是第一实施方式的半导体装置的截面图。
图3是表示第一实施方式的印刷电路基板的按压夹具的一个例子的图。
图4是用于说明第一实施方式的半导体装置的突起部的图。
图5是用于说明第一实施方式的半导体装置的突起部的配置位置的俯视图。
图6是第二实施方式的半导体装置的俯视图。
图7是第二实施方式的半导体装置的截面图。
图8是用于说明第二实施方式的半导体装置的突起部的配置位置的俯视图。
图9是用于说明第三实施方式的半导体装置的突起部的配置位置的俯视图。
图10是第三实施方式的半导体装置的截面图。
图11是现有的半导体装置的俯视图。
图12是用于说明现有的半导体装置中的印刷电路基板的安装的截面图。
图13是用于说明现有的半导体装置中的粘接剂的俯视图。
图14是用于说明现有的半导体装置中的主面为平坦的印刷电路基板的安装后的截面图。
图15是用于说明现有的半导体装置中的主面向上翘曲成凸起的印刷电路基板的安装后的截面图。
图16是用于说明现有的半导体装置中的主面向下翘曲成凸起的印刷电路基板的按压弱时的截面图。
图17是用于说明现有的半导体装置中的主面向下翘曲成凸起的印刷电路基板的按压强时的截面图。
符号说明
10、10a、10b、10c、10d、10e、10f：半导体装置
11：壳体
11a：框部
11b：端子板
11c：底部
11d：开口部
11e、11e1、11e2、11e3、11e4、11e5、11e6、11e7、11e8、11e9、21e、21e1、21e2、21e3、21e4、21e5、21e6、21e7、31e1、31e2、31e3、31e4、31e5、31e6、31e7、31e8：突起部
12a1、12b1、12c1、12d1、12e1、12f1、12g1：外部连接端子
12a2、12b2、12c2、12d2、12e2、12f2、12g2：内部连接端子
13、23、33：印刷电路基板
13a、23a：设置区域
15：陶瓷电路基板
15a：绝缘板
15b1、15b2、15b3、15b4、15b5、15b6：导电图案
16a、16b：半导体元件
17：金属底板
18：粘接剂
50：按压夹具
51：销固定部
52a、52b、52c、52d：按压用销
52a1、52b1、52c1、52d1：按压部
53a、53b：安装部
具体实施方式
以下，参照附图对实施方式进行说明。
[第一实施方式]
使用图1和图2对第一实施方式的半导体装置进行说明。
图1是第一实施方式的半导体装置的俯视图，图2是第一实施方式的半导体装置的截面图。应予说明，图2(A)的切割位置为图1的单点划线X-X，图2(B)的切割位置为图1的单点划线Y-Y。另外，在图2(B)中，省略陶瓷电路基板15的导电图案15b1～15b6和半导体元件16a、16b的图示。
半导体装置10具有壳体11、收纳于壳体11内的印刷电路基板13、陶瓷电路基板15和用于将印刷电路基板13接合于壳体11的粘接剂18。
壳体11具有包围印刷电路基板13和陶瓷电路基板15的框部11a、设置于框部11a的内侧的端子板11b、设置印刷电路基板13的底部11c以及设置陶瓷电路基板15的开口部11d。
另外，壳体11具有形成于框部11a的外部连接端子12a1～12g1以及在框部11a内与外部连接端子12a1～12g1连接并配置于端子板11b的内部连接端子12a2～12g2。应予说明，在图2(B)中，示出形成于框部11a的外部连接端子12d1和在框部11a内与外部连接端子12d1连接并配置于端子板11b的内部连接端子12d2。
另外，从壳体11的开口部11d的背面侧接合有金属底板17，在开口部11d内的金属底板17上，介由焊料(省略图示)接合有陶瓷电路基板15。
此外，在底部11c的印刷电路基板13的设置区域的预定的形成位置F1～F4(预定位置)，与印刷电路基板13的各角附近相对应地分别形成有突起部11e1～11e4。应予说明，在图1中，用虚线表示突起部11e1～11e4的形成位置F1～F4。另外，以下，对于突起部11e1～11e4，在不进行区分的情况下，表示为突起部11e。
壳体11由热塑性树脂构成。作为这样的树脂，有聚苯硫醚、聚对苯二甲酸丁二醇酯树脂、聚丁二酸丁二醇酯树脂、聚酰胺树脂或丙烯腈丁二烯苯乙烯树脂等。
还可以利用密封部件(省略图示)将壳体11的内部密封。密封部件例如由马来酰亚胺改性环氧树脂、马来酰亚胺改性酚醛树脂、马来酰亚胺树脂等热固性树脂构成。另外，密封部件还可以由凝胶构成。
印刷电路基板13具有由环氧树脂和/或酚醛树脂等树脂构成的绝缘板、以及形成于绝缘板的正面的导电图案(省略图示)。另外，在印刷电路基板13的正面配置有各种IC芯片等电子部件(省略图示)。并且，通过导电图案进行电连接。由这样的印刷电路基板13构成驱动电路。另外，第一实施方式的印刷电路基板13如后所述地向上翘曲成凸起(顶点变成印刷电路基板13的正面侧)。印刷电路基板13的布线与内部连接端子12a2～12g2通过键合线(省略图示)分别电连接。应予说明，图1和图2中的印刷电路基板13的P1～P4表示将印刷电路基板13安装于底部11c时的对印刷电路基板13的按压位置。
粘接剂18包括以环氧树脂、酚醛树脂系等为主成分的热固化树脂系粘接剂以及以硅橡胶、氯丁橡胶等为主成分的弹性体系粘接剂等有机系粘接剂。
陶瓷电路基板15具有绝缘板15a、形成于绝缘板15a的背面的金属板(省略图示)以及形成于绝缘板15a的正面的导电图案15b1～15b6。
绝缘板15a由导热性优异的氧化铝、氮化铝、氮化硅等高导热性的陶瓷构成。
金属板由导热性优异的铝、铁、银、铜、或至少包含这些中的一种的合金等金属构成。
导电图案15b1～15b6由导电性优异的铜或铜合金等金属构成。另外，在导电图案15b3、15b4，介由焊料(省略图示)接合有半导体元件16a、16b。
作为具有这样的构成的陶瓷电路基板15，例如可以使用DCB(Direct CopperBonding：直接键合铜)基板、AMB(Active Metal Brazed：活性金属钎焊)基板。陶瓷电路基板15介由导电图案15b1～15b6、绝缘板15a和金属板将在半导体元件16a、16b产生的热传导到金属底板17侧。
半导体元件16a、16b包括例如IGBT、功率MOSFET等开关元件。这样的半导体元件16a、16b例如在背面具备漏电极(或集电电极)作为主电极，在正面具备栅电极和源电极(或发射电极)作为主电极。
另外，半导体元件16a、16b根据需要包含SBD(Schottky Barrier Diode：肖特基势垒二极管)、FWD(Free Wheeling Diode：续流二极管)等二极管。这样的半导体元件16a、16b在背面具备阴极电极作为主电极，在正面具备阳极电极作为主电极。
这样的半导体元件16a、16b的背面侧通过例如不含有铅的银系、金系、铜系或锡系的焊料(省略图示)接合在导电图案15b3、15b4上。另外，半导体元件16a、16b不限于这种情况，也可以利用多种焊料，并适当地接合于导电图案15b1～15b6上。
应予说明，在陶瓷电路基板15上，导电图案15b1～15b6之间，用键合线(省略图示)将预定的导电图案15b1～15b6与半导体元件16a、16b之间分别电连接。由此，构成包含半导体元件16a、16b的预定的电路。
金属底板17由导热性优异的、例如铝、铁、银、铜、或至少由这些中的一种构成的合金、由铝和碳化硅构成的复合材料、由镁和碳化硅构成的复合材料构成。另外，为了提高耐腐蚀性，例如可以通过电镀处理等将镍等材料形成于金属底板17的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。
在这样的金属底板17上，介由例如不含有铅的银系、金系、铜系或锡系的焊料接合陶瓷电路基板15的金属板。
应予说明，通过介由焊料或银膏等使冷却器(省略图示)接合于该金属底板17的背面侧，或者介由导热膏等将冷却器机械性地固定于该金属底板17的背面侧，能够提高散热性。此时的冷却器例如由导热性优异的铝、铁、银、铜、或至少由这些中的一种构成的合金等构成。另外，作为冷却器，可以使用散热片(fan)、或者由多个散热片构成的散热器以及通过水冷进行冷却的冷却装置等。另外，金属底板17可以与这样的冷却器一体地构成。在这种情况下，由导热性优异的铝、铁、银、铜、或至少这些中的一种构成。并且，为了提高耐腐蚀性，例如，可以通过电镀处理等将镍等材料形成于与冷却器一体化形成的散热板的表面。具体而言，除了镍以外，还有镍-磷合金、镍-硼合金等。
使用图3(以及图1和图2)，对在具有这样的构成的半导体装置10中，印刷电路基板13相对于壳体11的底部11c的设置进行说明。
图3是表示第一实施方式的印刷电路基板的按压夹具的一个例子的图。
首先，在向上翘曲成凸起的印刷电路基板13的背面(与壳体11的底部11c对置的一侧)涂布粘接剂18(例如，参照图12)。或者，粘接剂18可以涂布在壳体11的底部11c的印刷电路基板13的设置区域上。粘接剂18的涂布可以使用利用掩模的丝网印刷法、使用了注射器的分配法等在该技术中已知的任意方法。
将这样的印刷电路基板13设置于底部11c的设置区域上。此时，印刷电路基板13的背面的各个角部分别被形成在底部11c上的突起部11e1～11e4支撑。
另外，预先准备设置了图3所示的按压夹具50的加压装置(省略图示)。按压夹具50以按压用销52a～52d与印刷电路基板13的按压位置P1～P4对准位置的方式形成于销固定部51。应予说明，按压用销52a～52d相对于销固定部51的形成位置、个数不限于这种情况，可以与印刷电路基板13的按压位置相对应地，在销固定部51的任意位置另外进一步形成任意的个数。这样的按压夹具50可以通过安装部53a、53b安装于加压装置的加压部。加压装置的加压部如后述那样沿着与设置的壳体11的主面垂直方向进行动作。
在这样的加压装置的预定区域设置壳体11，在壳体11，印刷电路基板13设置于底部11c。然后，加压装置使加压部下降，使按压夹具50的按压用销52a～52d的按压部52a1～52d1分别同时与印刷电路基板13的按压位置P1～P4抵接。此时，向上翘曲成凸起的印刷电路基板13的按压位置P1～P4比突起部11e1～11e4靠近内侧(参照图1)。
在该状态中，利用加压装置对印刷电路基板13进行按压，维持该按压，直到粘接剂18固化为止。印刷电路基板13在其背面被底部11c的突起部11e1～11e4支撑的同时，比突起部11e1～11e4靠近内侧的按压位置P1～P4被按压。因此，印刷电路基板13的翘曲得到缓和。此时的加压装置的按压是按压到印刷电路基板13的翘曲少许残留的程度。然后，通过按压印刷电路基板13，从而使粘接剂18在壳体11的底部11c上被按压扩大。这样被按压的印刷电路基板13由于其背面侧被底部11c的突起部11e1～11e4支撑，所以在印刷电路基板13与底部11c之间保留突起部11e1～11e4的高度程度的间隙。
因此，在印刷电路基板13的长度方向的两端部中，如图2(A)所示，粘接剂18的端部位于印刷电路基板13的该两端部的侧面的从背面到正面之间的位置。
另外，在印刷电路基板13的短边方向的两端部中，如图2(B)所示，粘接剂18的端部位于印刷电路基板13的该两端部的侧面的从背面到正面之间的位置。
如图2(A)、(B)所示，粘接剂18从印刷电路基板13的端部稍微溢出。但是，从印刷电路基板13的两端部溢出的粘接剂18不会环绕到印刷电路基板13的正面、内部连接端子12d2上和陶瓷电路基板15的正面。应予说明，从印刷电路基板13的两端部溢出的粘接剂18也不会环绕到内部连接端子12a2、12c2～12g2上。
另外，在印刷电路基板13与底部11c之间被按压扩展的粘接剂18的中央部最厚，保持在厚度T1，外周部最薄，保持在厚度T2。如果厚度T1过于厚，则容易在粘接剂18的层的内部产生由裂纹缺陷导致的剥离。因此，优选厚度T1为0.30mm以下，此外，更优选为0.20mm以下。另外，如果厚度T2过于薄，则容易产生印刷电路基板13与底部11c的剥离。因此，优选厚度T2为0.04mm以上，此外，更优选为0.06mm以上。
上述半导体装置10具有：印刷电路基板13，其在俯视时为矩形状；以及壳体11，其在介由粘接剂18设置印刷电路基板13的设置区域上的形成位置F1～F4形成有突起部11e1～11e4，所述突起部11e1～11e4从背面侧支撑印刷电路基板13，并在设置区域与印刷电路基板13的背面之间维持预定间隔(T1～T2)的间隙。
由此，如果介由粘接剂18将印刷电路基板13向壳体11的底部11c侧按压，则印刷电路基板13的背面被形成于底部11c的突起部11e1～11e4支撑。因此，印刷电路基板13与底部11c的间隙被保持在突起部11e1～11e4的高度程度，被印刷电路基板13按压的粘接剂18在印刷电路基板13的整个背面扩展。另外，从印刷电路基板13的背面的扩展不会过度。其结果，对于印刷电路基板13的长度方向和短边方向的各方向的两端部，粘接剂18的端部在印刷电路基板13的各个该两端部侧面中，位于从背面到正面之间的位置。因此，从印刷电路基板13的端部溢出的粘接剂18不会环绕到印刷电路基板13的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
因此，由于不存在印刷电路基板13与底部11c的未接合部位，另外，印刷电路基板13与底部11c的间隙的粘接剂18维持在粘接力得到确保的高度，所以防止印刷电路基板13从底部11c的剥离。此外，抑制印刷电路基板13的正面、陶瓷电路基板15的正面和内部连接端子12a2～12g2上的由粘接剂18导致的损伤。由此，抑制半导体装置10的可靠性的降低。
在此，使用图4对突起部11e进行说明。
图4是用于说明第一实施方式的半导体装置的突起部的图。
如前所述，优选从背面支撑印刷电路基板13的突起部11e不妨碍粘接剂18的流动，且为不产生空隙的形状、尺寸。
作为这样的突起部11e，如图4(A)的(a)所示，优选与壳体11的底部11c的主面垂直的截面的形状为方形。如果该高度过高，则配置于底部11c时的印刷电路基板13容易浮动，如果过低，则无法确保接合所需要的粘接剂18的厚度。满足这样的要求的高度优选为0.08mm以上且0.15mm以下，例如为0.1mm。
另外，与壳体11的底部11c的主面平行的截面如图4(A)的(b)、(c)、(d)所示，优选为圆形、椭圆形或方形。例如，在为圆形的情况下，如果其直径过小，则在支撑印刷电路基板13时容易倾斜，如果过大，则由粘接剂18接合的接合区域缩小。满足这样的要求的直径优选为0.5mm以上且1.5mm以下，例如为1mm。为椭圆形和方形的情况下，也优选与圆形相同的大小(宽度)。
另外，作为突起部11e，可以是像图4(B)的(a)那样的，与底部11c的主面垂直的截面的形状为梯形。其高度也与图4(A)的情况同样地，优选为0.08mm以上且0.15mm以下，例如为0.1mm。
另外，与壳体11的底部11c的主面平行的截面如图4(B)的(b)、(c)、(d)所示，为圆形、椭圆形或方形。例如，在为图4(B)的(b)的圆形(截头圆锥状)的情况下，其下底的直径与图4(A)的情况同样地优选为0.5mm以上且1.5mm以下，例如为1mm。其上底的直径也同样地优选为0.2mm以上且1.0mm以下，例如为0.7mm。椭圆形和方形的情况也优选为与圆形相同的大小(上底和下底的宽度)。
接下来，使用图5对形成于壳体11的底部11c的突起部的配置位置例进行说明。
图5是用于说明第一实施方式的半导体装置的突起部的配置位置的俯视图。应予说明，在图5(A)、(B)中，用虚线分别表示印刷电路基板13的设置区域。
对于图5(A)所示的半导体装置10a，在半导体装置10的底部11c的印刷电路基板13的设置区域13a的中心部还形成有突起部11e5。
在这样的壳体11的底部11c的设置区域13a，如图1～图3所说明，利用安装于加压装置的按压夹具50来按压向上翘曲成凸起的印刷电路基板13的按压位置P1～P4。印刷电路基板13在其背面被底部11c的设置区域13a的突起部11e1～11e4支撑的同时，比突起部11e1～11e4靠近内侧的按压位置P1～P4被按压，从而翘曲得到缓和。例如，即使按压变强，印刷电路基板13也在其背面的中心部被设置区域13a的突起部11e5支撑的状态下利用粘接剂18固定于底部11c。
另外，对于图5(B)所示的半导体装置10b，在从半导体装置10的底部11c的设置区域13a的角部分别向长度方向内侧离开预定距离的位置分别还形成有突起部11e6～11e9。即，在突起部11e1、11e3之间还分别形成有突起部11e6、11e7，在突起部11e2、11e4之间还分别形成有突起部11e8、11e9。
此时，在壳体11的底部11c的设置区域13a，如图1～图3所说明，利用安装于加压装置的按压夹具50来按压向上翘曲成凸起的印刷电路基板13的按压位置P1～P4。印刷电路基板13如前所述地翘曲得到缓和。例如，即使按压变强，印刷电路基板13在其背面的两端部分别被突起部11e6、11e7和突起部11e8、11e9支撑的状态下利用粘接剂18固定于底部11c。
在除了形成突起部11e1～11e4以外还进一步形成突起部的情况下，优选进一步形成的突起部的个数为4个以下。如果个数过多，则利用粘接剂18进行接合的接合区域缩小。
另外，即使在为图5的半导体装置10a、10b的情况下，也与半导体装置10同样地，粘接剂18在印刷电路基板13的整个背面扩展。另外，粘接剂18从印刷电路基板13的背面的扩展不会过度。对于印刷电路基板13的长度方向和短边方向的各方向的两端部，粘接剂18的端部在印刷电路基板13的该两端部的侧面中，位于从背面到正面之间的位置。因此，从印刷电路基板13的端部溢出的粘接剂18不会环绕到印刷电路基板13的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
因此，对于半导体装置10a、10b而言，由于不存在印刷电路基板13与底部11c的未接合部位，另外，印刷电路基板13与底部11c的间隙的粘接剂18维持在粘接力得到确保的高度，所以能够防止印刷电路基板13从底部11c的剥离。此外，抑制印刷电路基板13的正面、陶瓷电路基板15的正面和内部连接端子12a2～12g2上的由粘接剂18导致的损伤。由此，抑制半导体装置10a、10b的可靠性的降低。
另外，在为图5的半导体装置10a、10b的情况下，还形成突起部11e5或突起部11e6～11e9。因此，即使按压变强，也能够维持印刷电路基板13与底部11c的间隙。另外，从印刷电路基板13的背面的扩展不会过度。因此，半导体装置10a、10b的可靠性能够进一步提高。
[第二实施方式]
在第二实施方式中，使用图6和图7对在壳体11的底部11c的设置区域配置向下翘曲成凸起(顶点变为印刷电路基板的背面侧)的印刷电路基板的情况进行说明。
图6是第二实施方式的半导体装置的俯视图，图7是第二实施方式的半导体装置的截面图。应予说明，图7(A)的切割位置为图6的单点划线X-X，图7(B)的切割位置为图6的单点划线Y-Y。
半导体装置10c与图1～图3中说明的半导体装置10同样地具有壳体11以及收纳于壳体11内的印刷电路基板23和陶瓷电路基板15。其中，印刷电路基板23具有向下凸起的翘曲。图6中的印刷电路基板23的P5～P8表示将印刷电路基板23安装于底部11c时的对印刷电路基板23的按压位置。
另外，在底部11c的印刷电路基板23的配置区域，从印刷电路基板23的角部分别离开预定距离而形成有突起部21e1～21e4。应予说明，在图6中，用虚线表示突起部21e1～21e4的形成位置F5～F8。另外，以下，对于突起部21e1～21e4，在不区分的情况下，表示为突起部21e。
接下来，(使用图6和图7)对在具有这样构成的半导体装置10c中，印刷电路基板23相对于壳体11的底部11c的设置区域的设置进行说明。
首先，与第一实施方式同样地，在向下翘曲成凸起的印刷电路基板23的背面(与壳体11的底部11c对置的一侧)涂布粘接剂18(例如，参照图12)。或者，粘接剂18可以涂布在壳体11的底部11c的印刷电路基板23的设置区域上。
将这样的印刷电路基板23设置于底部11c的设置区域上。此时，印刷电路基板23上的背面的各个角部附近分别被形成于底部11c上的突起部21e1～21e4支撑。
在设置有按压夹具50(参照图3)的加压装置的预定区域，设置壳体11，在壳体11，印刷电路基板23设置于底部11c的设置区域。应予说明，按压夹具50的按压用销52a～52d与印刷电路基板23的按压位置P5～P8对准位置。这样的加压装置使加压部下降，并使按压夹具50的按压用销52a～52d的按压部52a1～52d1与印刷电路基板23的按压位置P5～P8分别抵接。此时，向下翘曲成凸起的印刷电路基板23的按压位置P5～P8为突起部21e1～21e4的外侧(参照图6)。
在该状态中，通过加压装置对印刷电路基板23进行按压，维持该按压，直到粘接剂18固化为止。印刷电路基板23在其背面被底部11c的突起部21e1～21e4支撑的同时，比突起部21e1～21e4靠近外侧的按压位置P5～P8被按压。因此，印刷电路基板23的翘曲得到缓和。此时的加压装置的按压是按压到印刷电路基板23的翘曲少许残留的程度。然后，通过按压印刷电路基板23，从而粘接剂18在壳体11的底部11c上被按压扩大。由于这样被按压的印刷电路基板23的背面侧被底部11c的突起部21e1～21e4支撑，所以在印刷电路基板23与底部11c之间保持突起部21e1～21e4的高度程度的间隙。
因此，对于印刷电路基板23的长度方向的两端部，如图7(A)所示，粘接剂18的端部位于印刷电路基板23的该两端部的侧面的从背面到正面之间的位置。
另外，对于印刷电路基板23的短边方向的两端部，如图7(B)所示，粘接剂18的端部位于印刷电路基板23的该两端部的侧面的从背面到正面之间的位置。
如图7(A)、(B)所示，粘接剂18从印刷电路基板23的端部稍微溢出。但是，从印刷电路基板23的两端部溢出的粘接剂18不会环绕到印刷电路基板23的正面、内部连接端子12d2上和陶瓷电路基板15的正面。应予说明，从印刷电路基板23的两端部溢出的粘接剂18也不会环绕到内部连接端子12a2、12c2～12g2上。
由此，在印刷电路基板23与底部11c之间被按压扩展的粘接剂18的中央部最薄，保持在厚度T3，外周部最厚，保持在厚度T4。如果厚度T3过于薄，则容易发生印刷电路基板23与底部11c的剥离。因此，优选厚度T3为0.04mm以上，此外，更优选为0.06mm以上。另外，如果厚度T4过厚，则在粘接剂层的内部容易产生因裂纹缺陷而导致的剥离。因此，优选厚度T4为0.30mm以下，此外，更优选为0.20mm以下。
上述半导体装置10c具有：印刷电路基板23，其在俯视时为矩形状；以及壳体11，其在介由粘接剂18设置印刷电路基板23的设置区域上的形成位置F5～F8形成有突起部21e1～21e4，所述突起部21e1～21e4从背面侧支撑印刷电路基板23，并在设置区域与印刷电路基板23的背面之间维持预定间隔(T3～T4)的间隙。
由此，如果将在背面涂布了粘接剂18的印刷电路基板23向壳体11的底部11c侧按压，印刷电路基板23被形成于底部11c的突起部21e1～21e4支撑背面。因此，印刷电路基板23与底部11c的间隙保持在突起部21e1～21e4的高度程度，被印刷电路基板23按压的粘接剂18在印刷电路基板23的整个背面扩展。另外，从印刷电路基板23的背面的扩展不会过度。其结果，对于印刷电路基板23的长度方向和短边方向的各方向的两端部，在粘接剂18的端部在印刷电路基板23的各个该两端部的侧面中位于从背面到正面之间的位置。因此，从印刷电路基板23端部溢出的粘接剂18不会环绕到印刷电路基板23的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
因此，由于不存在印刷电路基板23与底部11c的未接合部位，另外，印刷电路基板23与底部11c的间隙的粘接剂18维持在粘接力得到确保的高度，所以防止印刷电路基板23从底部11c的剥离。此外，抑制印刷电路基板23的正面、陶瓷电路基板15的正面和内部连接端子12a2～12g2上的由粘接剂18导致的损伤。由此，抑制半导体装置10c的可靠性的降低。
接下来，使用图8对形成于壳体11的底部11c的突起部的配置位置例进行说明。
图8是用于说明第二实施方式的半导体装置的突起部的配置位置的俯视图。应予说明，在图8(A)、(B)中，分别用虚线表示印刷电路基板23的设置区域。
在图8所示的半导体装置10d中，在沿着穿过设置区域23a的印刷电路基板23的长边的中心并与该长边正交的方向的线上，至少在一处形成突起部21e。
具体而言，首先，图8(A)所示的半导体装置10d仅在壳体11的底部11c的中心部形成突起部21e5。
如上述所说明，在这样的壳体11的底部11c的设置区域23a，利用安装于加压装置的按压夹具50来按压向下翘曲成凸起的印刷电路基板23的按压位置P5～P8。对于印刷电路基板23而言，在被底部11c的突起部21e5支撑背面的中心部的同时，从突起部21e5按压外侧的按压位置P5～P8，从而翘曲得到缓和。因此，印刷电路基板23在其背面的中央部被突起部21e5支撑的状态下利用粘接剂18固定于底部11c。
另外，图8(B)所示的半导体装置10e在穿过壳体11的底部11c的印刷电路基板23的设置区域23a的长边的中心并与该长边正交的线上的2个位置形成突起部21e6、21e7。
在这样的壳体11的底部11c的设置区域23a，与图8(A)的情况同样地，利用安装于加压装置的按压夹具50来按压向下翘曲成凸起的印刷电路基板23。对于印刷电路基板23而言，在利用底部11c的突起部21e6、21e7支撑背面的中央部的同时，比突起部21e6、21e7靠近外侧的按压位置P5～P8被按压，从而翘曲得到缓和。于是，印刷电路基板23在其背面的中央部被突起部21e6、21e7支撑的状态下利用粘接剂18固定于底部11c。
由此，在图8的半导体装置10d、10e的情况下，也与半导体装置10c同样地，粘接剂18在印刷电路基板23的整个背面扩展。另外，粘接剂18从印刷电路基板23的背面的扩展不会过度。对于在印刷电路基板23的长度方向和短边方向的各方向的两端部，粘接剂18的端部在印刷电路基板23的该两端部的侧面中位于从背面到正面之间的位置。因此，从印刷电路基板23端部溢出的粘接剂18不会环绕到印刷电路基板23的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
因此，由于半导体装置10d、10e不存在印刷电路基板23与底部11c的未接合部位，并且印刷电路基板23与底部11c的间隙的粘接剂18维持在粘接力得到确保的高度，所以能够防止印刷电路基板23的从底部11c的剥离。此外，抑制印刷电路基板23的正面、陶瓷电路基板15的正面和内部连接端子12a2～12g2上的由粘接剂18导致的损伤。由此，抑制半导体装置10d、10e的可靠性的降低。
[第三实施方式]
在第三实施方式中，使用图9对在壳体11的底部11c的设置区域配置向下翘曲成凸起，或者向上翘曲成凸起的印刷电路基板的情况进行说明。
图9是用于说明第三实施方式的半导体装置的突起部的配置位置的俯视图。应予说明，在图9中，用虚线表示突起部31e1～31e8的形成位置F9～F16。
半导体装置10f与图6和图7中说明的半导体装置10c同样地具有壳体11以及收纳于壳体11内的印刷电路基板33和陶瓷电路基板15。图9中的印刷电路基板33的P9～P12表示将印刷电路基板33安装于底部11c时的对印刷电路基板33的按压位置。另外，在底部11c的印刷电路基板33的设置区域的角部分别形成有突起部31e1～31e4。此外，以从突起部31e1～31e4向印刷电路基板33的长度方向内侧离开预定距离的方式分别形成有突起部31e5～31e8。
接下来，使用图10对在具有这样的构成的半导体装置10f中，印刷电路基板33相对于壳体11的底部11c的设置区域的设置进行说明。
图10是第三实施方式的半导体装置的截面图。应予说明，图10(A)的切割位置为印刷电路基板33向上翘曲成凸起的情况下的图9的单点划线X-X，图10(B)的切割位置为印刷电路基板33向下翘曲成凸起的情况下的图9的单点划线X-X。
首先，对设置于壳体11的底部11c的设置区域的印刷电路基板33向上翘曲成凸起的情况进行说明。
与第一实施方式、第二实施方式同样地，在向上翘曲成凸起的印刷电路基板33的背面(与壳体11的底部11c对置的一侧)涂布粘接剂18(例如，参照图12)。或者，粘接剂18可以涂布在壳体11的底部11c的印刷电路基板33的设置区域上。
将这样的印刷电路基板33设置在底部11c的设置区域上。因此，此时，印刷电路基板33的各个角部分别被形成在底部11c上的突起部31e1～31e8中的突起部31e1～31e4支撑。
与第一实施方式、第二实施方式同样地，在设置了按压夹具50(参照图3)的加压装置的预定区域，设置壳体11，在壳体11，印刷电路基板33设置于底部11c。应予说明，按压夹具50的按压用销52a～52d与印刷电路基板33的按压位置P9～P12对准位置。这样的加压装置使加压部下降，使按压夹具50的按压用销52a～52d的按压部52a1～52d1分别与印刷电路基板33的按压位置P9～P12抵接。此时，向上翘曲成凸起的印刷电路基板33的按压位置P9～P12为突起部31e1～31e4的内侧(参照图9)。
在该状态中，通过加压装置对印刷电路基板33进行按压，维持该按压，直到粘接剂18固化为止。印刷电路基板33在利用底部11c的突起部31e1～31e4支撑背面的同时，从突起部31e1～31e4按压内侧的按压位置P9～P12。因此，印刷电路基板33的翘曲得到缓和。此时的加压装置的按压是按压到印刷电路基板33的翘曲少许残留的程度。然后，通过按压印刷电路基板33，从而粘接剂18在壳体11的底部11c上被按压扩展。由于这样被按压的印刷电路基板33的背面侧被底部11c的突起部31e1～31e4支撑，所以在印刷电路基板33与底部11c之间保持突起部31e1～31e4的高度程度的间隙。
因此，对于印刷电路基板33的长度方向的两端部，如图10(A)所示，粘接剂18的端部位于印刷电路基板33的该两端部的侧面中的背面到正面之间的位置。
另外，即使在印刷电路基板33的短边方向的两端部，粘接剂18也与图2(B)同样地，粘接剂18的端部位于印刷电路基板13的该两端部的侧面中的从背面到正面之间的位置。
此时，粘接剂18从印刷电路基板33的端部稍微溢出，同时不会环绕到印刷电路基板33的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
接下来，对设置于壳体11的底部11c的设置区域的印刷电路基板33向下翘曲成凸起的情况进行说明。
与第一实施方式、第二实施方式同样地，在向下翘曲成凸起的印刷电路基板33的背面(与壳体11的底部11c对置的一侧)涂布粘接剂18(例如，参照图12)。或者，粘接剂18可以涂布在壳体11的底部11c的印刷电路基板33的设置区域上。
将这样的印刷电路基板33设置于底部11c的设置区域上。因此，此时，比印刷电路基板33的角部靠近内侧的四个点(参照图9)分别被形成于底部11c上的突起部31e1～31e8中的突起部31e5～31e8支撑。
与第一实施方式、第二实施方式同样地，在设置了按压夹具50(参照图3)的加压装置的预定区域设置壳体11，在壳体11，印刷电路基板33设置于底部11c。应予说明，按压夹具50的按压用销52a～52d与印刷电路基板33的按压位置P9～P12对准位置。这样的加压装置使加压部下降，使按压夹具50的按压用销52a～52d的按压部52a1～52d1分别与印刷电路基板33的按压位置P9～P12抵接。此时，向下翘曲成凸起的印刷电路基板33的按压位置P9～P12为突起部31e5～31e8的外侧(参照图9)。
在该状态中，通过加压装置对印刷电路基板33进行按压，维持该按压，直到粘接剂18固化为止。印刷电路基板33被底部11c的突起部31e5～31e8支撑背面，同时从突起部31e5～31e8按压外侧的按压位置P9～P12。因此，印刷电路基板33的翘曲得到缓和。然后，通过按压印刷电路基板33，从而粘接剂18在壳体11的底部11c上被按压扩展。由于这样被按压的印刷电路基板33的背面侧被底部11c的突起部31e5～31e8支撑，所以在印刷电路基板33与底部11c之间保持突起部31e5～31e8的高度程度的间隙。
因此，对于印刷电路基板33的长度方向的两端部，如图10(B)所示，粘接剂18的端部位于印刷电路基板33的该两端部的侧面的从背面到正面之间的位置。
另外，即使在印刷电路基板33的短边方向的两端部，粘接剂18也与图7(B)同样地，位于侧面中的从背面到正面之间的位置。
此时，粘接剂18从印刷电路基板33的端部稍微溢出，同时不会环绕到印刷电路基板33的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
上述半导体装置10f具有：印刷电路基板33，其在俯视时为矩形状；以及壳体11，其在介由粘接剂18设置印刷电路基板33的设置区域上的形成位置F9～F16形成有突起部31e1～31e8，所述突起部31e1～31e8从背面侧支撑印刷电路基板33，并在设置区域与背面之间维持预定间隔的间隙。
由此，如果在印刷电路基板33向上翘曲成凸起的情况下，将在背面涂布了粘接剂18的印刷电路基板33向壳体11的底部11c侧按压，则印刷电路基板33被形成于底部11c的突起部31e1～31e8中的外侧的突起部31e1～31e4支撑背面。另外，如果在印刷电路基板33向下翘曲成凸起的情况下，将在背面涂布了粘接剂18的印刷电路基板33向壳体11的底部11c侧按压，则印刷电路基板33被形成于底部11c的突起部31e1～31e8中的内侧的突起部31e5～31e8支撑背面。
因此，维持了印刷电路基板33与底部11c的间隙而通过印刷电路基板33按压的粘接剂18在印刷电路基板33的整个背面扩展。另外，粘接剂18从印刷电路基板33的背面的扩展不会过度。其结果，对于印刷电路基板33的长度方向和短边方向的各方向的两端部，粘接剂18的端部位于在印刷电路基板33的各个该两端部侧面中从背面到正面之间的位置。因此，从印刷电路基板33的短边方向的两端部溢出的粘接剂18不会环绕到印刷电路基板33的正面、内部连接端子12a2～12g2上和陶瓷电路基板15的正面。
因此，由于半导体装置10f不存在印刷电路基板33与底部11c的未接合部位，并且印刷电路基板33与底部11c的间隙的粘接剂18维持在粘接力得到确保的高度，所以能够防止印刷电路基板33从底部11c的剥离。此外，抑制印刷电路基板33的正面、陶瓷电路基板15的正面和内部连接端子12a2～12g2上的由粘接剂18导致的损伤。由此，抑制半导体装置10f的可靠性的降低。
应予说明，在第一实施方式中，应用图5(B)对印刷电路基板13向上翘曲成凸起的情况进行了说明。除此以外，图5(B)与图10(B)的情况同样地，也能够应用于印刷电路基板13向下翘曲成凸状的情况。

Claims (13)

1.一种半导体装置，其特征在于，具有：
印刷电路基板，其在俯视时为矩形形状，具有由树脂构成的树脂绝缘板和在所述树脂绝缘板的正面形成的导电图案，所述树脂绝缘板的所述导电图案的相反侧的背面以向上凸起的方式翘曲；以及
壳体，其具备设定有介由包括粘接剂的接合部件设置所述印刷电路基板的设置区域的底部和形成于所述底部的所述设置区域的4个突起部，所述突起部形成于所述底部的所述设置区域的与所述印刷电路基板的各个角部对置的位置且从所述背面侧支撑所述印刷电路基板，以在所述设置区域与所述背面之间维持间隙，
所述粘接剂在所述间隙中在所述印刷电路基板的整个背面扩展。
2.一种半导体装置，其特征在于，具有：
印刷电路基板，其在俯视时为矩形形状，具有由树脂构成的树脂绝缘板和在所述树脂绝缘板的正面形成的导电图案，所述树脂绝缘板的所述导电图案的相反侧的背面以向下凸起的方式翘曲；以及
壳体，其具备设定有介由包括粘接剂的接合部件设置所述印刷电路基板的设置区域的底部和形成于所述底部的所述设置区域的至少1个突起部，所述突起部形成于所述底部的所述设置区域的比所述印刷电路基板的各个角部靠近内侧的对置的位置且从所述背面侧支撑所述印刷电路基板，以在所述设置区域与所述背面之间维持间隙，
所述粘接剂在所述间隙中在所述印刷电路基板的整个背面扩展。
3.根据权利要求1或2所述的半导体装置，其特征在于，所述突起部还与所述设置区域的所述印刷电路基板的中心部对置。
4.根据权利要求1所述的半导体装置，其特征在于，所述突起部还分别朝着所述印刷电路基板的长度方向内侧与所述设置区域的所述印刷电路基板的所述角部分开并与所述角部对置。
5.根据权利要求2所述的半导体装置，其特征在于，在沿着穿过所述设置区域的一对长边的中心并与所述一对长边正交的方向的线上，至少有一处设有所述突起部。
6.根据权利要求1或2所述的半导体装置，其特征在于，所述突起部的相对于所述设置区域垂直的方向的截面为方形或梯形。
7.根据权利要求6所述的半导体装置，其特征在于，所述突起部的相对于所述设置区域水平的方向的截面为圆形、椭圆形或方形。
8.根据权利要求7所述的半导体装置，其特征在于，所述突起部的高度为0.08mm以上且0.15mm以下。
9.根据权利要求8所述的半导体装置，其特征在于，所述突起部的宽度为0.5mm以上且1.5mm以下。
10.一种半导体装置的制造方法，其特征在于，包括：
准备翘曲而向上凸起且俯视时为矩形形状的印刷电路基板的工序，所述印刷电路基板具有由树脂构成的树脂绝缘板和在所述树脂绝缘板的上表面形成的导电图案；
准备具备设定有设置所述印刷电路基板的设置区域的底部和形成于所述底部的4个突起部的壳体的工序，所述突起部分别形成于所述底部的所述设置区域的与所述印刷电路基板的各个角部对置的位置；
介由包括粘接剂的接合部件而将所述印刷电路基板配置于所述设置区域的工序；以及
同时按压所述印刷电路基板的正面的比所述突起部更靠近内侧的4个按压位置而使所述粘接剂在所述印刷电路基板的整个背面扩展，维持到所述接合部件固化为止的工序。
11.一种半导体装置的制造方法，其特征在于，包括：
准备翘曲成向下凸起且俯视时为矩形形状的印刷电路基板的工序，所述印刷电路基板具有由树脂构成的树脂绝缘板和在所述树脂绝缘板的上表面形成的导电图案；
准备具备设定有设置所述印刷电路基板的设置区域的底部和形成于所述底部的至少1个突起部的树脂壳体的工序，所述突起部形成于所述底部的所述设置区域的比所述印刷电路基板的各个角部靠近内侧的对置的位置；
介由包括粘接剂的接合部件而将所述印刷电路基板配置于所述设置区域的工序；以及
同时按压所述印刷电路基板的正面的各个所述角部而使所述粘接剂在所述印刷电路基板的整个背面扩展，维持到所述接合部件固化为止的工序。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述对置的位置分别朝着所述印刷电路基板的长度方向内侧与所述设置区域的所述印刷电路基板的所述角部分开预定的距离并与所述角部对置。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，所述对置的位置在沿着穿过所述设置区域的所述印刷电路基板的长边的中心并与所述长边正交的方向的线上，至少存在一处。
CN201810165700.4A 2017-04-19 2018-02-28 半导体装置及半导体装置的制造方法 Active CN108735722B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-082469 2017-04-19
JP2017082469A JP6981033B2 (ja) 2017-04-19 2017-04-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN108735722A CN108735722A (zh) 2018-11-02
CN108735722B true CN108735722B (zh) 2024-01-16

Family

ID=63854099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810165700.4A Active CN108735722B (zh) 2017-04-19 2018-02-28 半导体装置及半导体装置的制造方法

Country Status (3)

Country Link
US (1) US10658253B2 (zh)
JP (1) JP6981033B2 (zh)
CN (1) CN108735722B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法
JP2022053848A (ja) 2020-09-25 2022-04-06 富士電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
CN101017836A (zh) * 2006-02-09 2007-08-15 富士通株式会社 半导体器件及其制造方法
CN101378051A (zh) * 2007-08-27 2009-03-04 富士通株式会社 半导体器件及其制造方法
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件
CN104037147A (zh) * 2013-03-08 2014-09-10 富士电机株式会社 半导体装置
JP2015008217A (ja) * 2013-06-25 2015-01-15 富士通株式会社 バックアップピンの設置方法およびプリント基板ユニットの製造方法
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装
CN105900231A (zh) * 2014-07-18 2016-08-24 富士电机株式会社 半导体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3758383B2 (ja) * 1998-10-23 2006-03-22 富士電機デバイステクノロジー株式会社 パワー半導体装置およびその組立方法
JP3688249B2 (ja) * 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4464806B2 (ja) * 2004-12-08 2010-05-19 三菱電機株式会社 電力変換装置
KR102284652B1 (ko) * 2014-08-28 2021-08-02 삼성전자 주식회사 반도체 패키지

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077602A (ja) * 1998-08-28 2000-03-14 Fuji Electric Co Ltd 半導体装置
CN101017836A (zh) * 2006-02-09 2007-08-15 富士通株式会社 半导体器件及其制造方法
CN101378051A (zh) * 2007-08-27 2009-03-04 富士通株式会社 半导体器件及其制造方法
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造
CN104040715A (zh) * 2012-02-09 2014-09-10 富士电机株式会社 半导体器件
CN104037147A (zh) * 2013-03-08 2014-09-10 富士电机株式会社 半导体装置
JP2015008217A (ja) * 2013-06-25 2015-01-15 富士通株式会社 バックアップピンの設置方法およびプリント基板ユニットの製造方法
CN104576547A (zh) * 2013-10-25 2015-04-29 Lg伊诺特有限公司 印刷电路板、其制造方法及其半导体封装
CN105900231A (zh) * 2014-07-18 2016-08-24 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
JP6981033B2 (ja) 2021-12-15
US20180308775A1 (en) 2018-10-25
US10658253B2 (en) 2020-05-19
CN108735722A (zh) 2018-11-02
JP2018182174A (ja) 2018-11-15

Similar Documents

Publication Publication Date Title
CN106298700B (zh) 半导体装置
JP6218898B2 (ja) 電力用半導体装置
JP2015005681A (ja) 半導体装置及びその製造方法
CN104103611B (zh) 加压加热接合结构及加压加热接合方法
US11456244B2 (en) Semiconductor device
JP7238330B2 (ja) 半導体装置及び半導体装置の製造方法
CN111341731A (zh) 半导体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
CN108735722B (zh) 半导体装置及半导体装置的制造方法
JP2017123360A (ja) 半導体モジュール
JP2020136648A (ja) 回路基板および電子装置
JP2020087966A (ja) 半導体モジュールおよびそれを用いた半導体装置
CN113498273A (zh) 半导体装置的制造方法、半导体装置以及按压装置
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP7018756B2 (ja) パワーモジュール用基板およびパワーモジュール
CN112823416A (zh) 表面安装式热缓冲器
US11658151B2 (en) Semiconductor device
CN115810615A (zh) 评价夹具以及评价夹具的安装方法
US20230238334A1 (en) Semiconductor device
JP7494521B2 (ja) 半導体装置及び半導体装置の製造方法
JP7559432B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
US20220367372A1 (en) Semiconductor device
JP7451905B2 (ja) 半導体装置及び半導体装置の製造方法
WO2023017708A1 (ja) 半導体装置
JP2023057597A (ja) 半導体モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment