JP2000077602A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000077602A
JP2000077602A JP10243970A JP24397098A JP2000077602A JP 2000077602 A JP2000077602 A JP 2000077602A JP 10243970 A JP10243970 A JP 10243970A JP 24397098 A JP24397098 A JP 24397098A JP 2000077602 A JP2000077602 A JP 2000077602A
Authority
JP
Japan
Prior art keywords
circuit block
resin case
semiconductor device
adhesive
main circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10243970A
Other languages
English (en)
Other versions
JP4219448B2 (ja
Inventor
Takeshi Matsushita
毅 松下
Takeshi Iwaida
武 岩井田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP24397098A priority Critical patent/JP4219448B2/ja
Publication of JP2000077602A publication Critical patent/JP2000077602A/ja
Application granted granted Critical
Publication of JP4219448B2 publication Critical patent/JP4219448B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】樹脂ケースに主回路ブロック，制御回路ブロッ
クを組付ける接着工程で安定した品質が得られるように
パッケージ構造を改良する。 【解決手段】端子一体型の樹脂ケース１に主回路，制御
回路ブロック５，６を組み込み、ボンディングワイヤ９
で内部接続した構成で、主回路ブロックは絶縁基板５ｂ
をケースの底面に開口した基板取付穴１ａに下方から嵌
め込んでその周縁をケース側の段付き座面１ａ-1に接着
剤７で固着し、制御回路ブロックはケースの底面に形成
した凹状の台座面１ｂの上にプリント基板６ｂを重ね合
わせて接着剤８で固着したものにおいて、前記の段付き
座面にスタンドオフ１ａ-2を分散形成して、主回路ブロ
ックを加圧接着する際に接着剤の層厚を一定厚さに確保
するようにし、さらに凹状台座面に対しはその側縁にス
タンドオフ１ｂ-1を突き出し形成してプリント基板との
間に接着剤溜となる隙間を形成し、制御回路ブロックを
接着する際に側方にはみ出した接着剤を吸収するように
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、インテリジェント
パワーモジュールなどを実施対象とした半導体装置、詳
しくはそのパッケージの構造に関する。
【０００２】
【従来の技術】まず、頭記したインテリジェントパワー
モジュールを例に、従来における半導体装置の組立構造
を図５〜図７に示す。図において、１は端子一体型パッ
ケージの樹脂ケース（樹脂成形品）、２は樹脂ケース１
の上蓋、３は樹脂ケース１の一方の側壁部にインサート
成形して上方に引出した主回路端子（入力端子＋，−，
出力端子Ｕ，Ｖ，Ｗ）、４は樹脂ケース１の他方側の側
壁部にインサート成形して上方に引出した制御用信号端
子であり、樹脂ケース１の内部には次記の構成になる主
回路ブロック５，および制御回路ブロック６が組み込ま
れている。
【０００３】ここで、主回路ブロック５は、パワー素子
（ＩＧＢＴ，フリーホイーリングダイオードなど）５ａ
を絶縁基板（アルミ絶縁基板，あるいはダイレクト・ボ
ンディング・カッパー（ＤＢＣ）基板など）５ｂに搭載
した構成になり、樹脂ケース１の底面に開口した基板取
付用の穴１ａ（絶縁基板５ａの外形寸法に相応した角
穴）へ下面側から嵌め込み、絶縁基板５ｂの周縁と樹脂
ケース側との間が第１の接着剤（シリコーン系接着剤）
７で固着されている。一方、制御回路ブロック６はＩＣ
などの回路素子６ａをプリント基板６ｂに実装した構成
になり、前記の主回路ブロック５の側方に並べて樹脂ケ
ース１の底壁に形成した凹状の台座面１（プリント基板
の外形寸法に相応した窪み）の上に載置して第２の接着
剤（エポキシ系接着剤など）８で固着されている。
【０００４】また、前記の主回路ブロック５と主回路端
子３の間，制御回路ブロック６と制御用信号端子４の
間，および主回路ブロック５と制御回路ブロック６の間
はボンディングワイヤ９で接続され、さらに樹脂ケース
１の内部に封止樹脂（シリコーンゲル）１０を充填した
上で上蓋２が被着されている。次に、前記した主回路ブ
ロック５を樹脂ケース１に組付ける工程の手順について
詳しく述べる。すなわち、樹脂ケース１の底面に開口し
た穴１ａの下面側周縁には段付き座面１ａ-1が形成され
ており、この座面全周に液状の接着剤７を塗布した上
で、絶縁基板５ｂを下面側から嵌め込んで加圧力を加え
ながら接着剤７を加熱硬化する。一方、制御回路ブロッ
ク６を樹脂ケース１の台座面１ｂに固着するには、適量
の液状接着剤８を凹状台座面１ｂに塗布した後にプリン
ト基板６ｂを上方から重ね合わせ、加圧力を加えながら
接着剤８を加熱硬化させる。
【０００５】
【発明が解決しようとする課題】ところで、前記した従
来の半導体装置のパッケージ構造では、特に樹脂ケース
に主回路ブロック，制御回路ブロックを接着剤で固着す
る際に次記ような問題点が派生する。 (1) 主回路ブロック５の通電に伴ってパワー素子５ａか
ら発熱する熱を冷却フィンを介して外部へ効率よく放熱
させるには、樹脂ケース１の裏面と絶縁基板５ｂの放熱
面（裏面）との相対的な高さの管理が非常に重要であ
る。すなわち、図６に示した半導体装置の組立状態で、
絶縁基板５ｂの裏面が樹脂ケース１の裏面よりも０．１
mm以上引っ込んでいると、伝熱グリースを塗布しても絶
縁基板５ｂの裏面を冷却フィンに密着させることが困難
で絶縁基板５ｂの放熱性で低下する。また、逆に絶縁基
板５ｂの裏面が樹脂ケース１の裏面よりも０．１mm以上
突き出していると、樹脂ケース１をその左右両端に開口
しているボルト穴１ｃにボルトを通して冷却フィンに締
結する際に、絶縁基板５ｂに過大な応力が発生して基板
にクラック，割れを生じることがある。
【０００６】このために、図６(b) で表すように、半導
体装置の組立時には主回路ブロック５の絶縁基板５ｂの
裏面と樹脂ケース１の裏面との間の段差ΔＳが前記した
公差（０．１mm）以内に収まるような高い組立精度が要
求される。この場合に、接着工程で段付き座面１ａ-1に
塗布する接着剤の供給量が多めで、かつ絶縁基板５ｂを
樹脂ケース１に押しつけ力が弱いと、絶縁基板５ｂの裏
面が樹脂ケース１の裏面より下方に突き出したまま接着
剤７が硬化する。逆に、絶縁基板５ｂを樹脂ケース１に
強く押しつけ過ぎると、接着剤７の層厚さが極端に薄く
なって所定の接着強度が得られなくなるほか、絶縁基板
５ｂが樹脂ケース１の裏面より内側に引っ込んでしま
い、さらに加圧により余剰の液状接着剤７が接合面から
はみ出して絶縁基板５ｂの裏面側に回り込んで伝熱面に
付着する。このために、後始末の処理として裏面側には
み出た接着剤を拭き取る余分な作業工程が必要となる。
【０００７】このように、従来構造では主回路ブロック
５を樹脂ケース１に固着する接着工程での組立精度にば
らつきが生じ易く、このことが製品の品質維持を図る上
でのネックとなっている。 (2) また、制御回路ブロック６を樹脂ケース１の台座面
１ｂに接着剤８で固着する組立工程では、凹状台座面１
ｂに塗布する接着剤８の供給量が多いと、プリント基板
６ｂを台座面１ｂに押しつけた際に、余剰の接着剤８が
プリント基板６ｂの周縁からはみ出し、特に樹脂ケース
１の周壁側（ここには制御信号用端子４の内側先端が突
き出ている）に接着剤がはみ出ると、制御用信号端子
４，およびプリント基板５ｂの回路パターンの表面に付
着し、このためにワイヤ９の接合不良を引き起こして信
頼性が著しく低下するといった問題が生じる。
【０００８】本発明は上記の点に鑑みなされたものであ
り、その目的は前記課題を解決し、樹脂ケースに主回路
ブロック，制御回路ブロックを組付ける接着工程で安定
した品質が得られるように改良した半導体装置を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、この発明によれば、周壁部に主回路端子，および制
御用信号端子をインサート成形した端子一体型の樹脂ケ
ースに主回路ブロック，制御回路ブロックを組み込み、
ボンディングワイヤで内部接続した半導体装置であり、
前記主回路ブロックは絶縁基板を樹脂ケースの底面に開
口した基板取付穴に下方から嵌め込んでその周縁を基板
取付穴の裏面側周縁に形成した段付き座面に接着剤で固
着し、制御回路ブロックは樹脂ケースの底面に形成した
凹状の台座面の上にプリント基板を重ね合わせて接着剤
で固着したものにおいて、 (1) 前記した基板取付穴の段付き座面に、主回路ブロッ
クを加圧接着する際に接着剤の層厚を一定厚さに確保す
るためのスペーサとして機能するスタンドオフを分散形
成し（請求項１）、該スタンドオフをスペーサとして段
付き座面に接着剤を塗布して主回路ブロックの絶縁基板
に加圧力を加えながら接着剤を加熱硬化する際に、基板
の周縁をスタンドオフの先端に当てがって接着剤の層厚
を座面の全周域で均等な厚さに保持し、固着後の状態で
所要の組立精度が得られるようにするものとし、そのス
タンドオフを断面長円形の突起（請求項２），あるいは
断面円形のピン状突起（請求項３）として構成する。
【００１０】(2) 前記した段付き座面の全周域に亘り樹
脂ケースの裏面側に向けて広がるテーパー状の面取りを
形成し、主回路ブロックを接着する際に余剰の接着剤を
前記の面取り部分と絶縁基板の周面との間に残存するス
ペースで吸収するようにする（請求項４）。 (3) 樹脂ケースの底面に形成した凹状台座面に対し、樹
脂ケースの周壁側に面した台座面の側縁にプリント基板
の側縁に向けて突き出す突起状のスタンドオフを形成
し、該スタンドオフをスペーサとして制御回路ブロック
を凹状台座面に接着する際にはみ出した余剰の接着剤を
プリント基板の側縁と凹状台座面の側面との間に残存す
る隙間スペースで吸収するようにする（請求項５）。
【００１１】上記の構成により、樹脂ケースに主回路ブ
ロック，制御回路ブロックを組付ける接着工程で、その
接着面に塗布する接着剤の量が多少多めにばらついた場
合でも、余剰の接着剤が絶縁基板の裏面側、あるいはプ
リント基板，制御用信号端子の上面にはみ出すことがな
く、かつ組立精度の面でも主回路ブロックの絶縁基板の
裏面と樹脂ケースの裏面との間の段差が許容できる公差
内に収まるようになって組立の信頼性が向上し、製品の
品質も安定するようになる。
【００１２】
【発明の実施の形態】以下、この発明の実施の形態を図
１〜図４の実施例に基づいて説明する。なお、実施例の
図中で図６，図７に対応する同一部材には同じ符号を付
してその説明は省略する。まず、図１(a) 〜(c) ，およ
び図２(a) 〜(c) において、半導体装置の組立構造，お
よび樹脂ケースの構造は基本的に図６，図７と同様であ
るが、図示実施例の樹脂ケースは従来構造と比べて次の
点が相違する。すなわち、 (1) 樹脂ケース１の底面に開口して基板取付穴１ａの周
縁に形成した段付き座面１ａ-1に対し、その座面周域に
は絶縁基板５ｂの上面に向けて突き出すように断面長円
形になる突起状のスタンドオフ１ａ-2が複数箇所に振り
分けて分散形成されている。
【００１３】このスタンドオフ１ａ-2は、座面１ａ-1の
幅をｄとしてその約１／２を幅寸法として基板取付穴１
ａの内周縁に沿って形成されている。また、スタンドオ
フ１ａ-2の突き出し高さＨは、図示のように段付き座面
１ａ-1に接着剤７を塗布してここに絶縁基板５ｂをスタ
ンドオフ１ａ-2の先端に突き当てるように押しつけた状
態で、絶縁基板５ｂの裏面と樹脂ケース１の裏面との間
の段差ΔＳが許容範囲（±０．１mm以内）に収まり、か
つ座面１ａ-1の全周域で絶縁基板５ｂとの間に挟まれた
接着剤７の層厚が接着強度面から接着剤の種類によって
指定された厚さを確保できるように設定されている。
【００１４】(2) また、段付き座面１ａの側壁部には全
周域に亘り樹脂ケース１の裏面側に向けて広がるテーパ
ー状の面取り１ａ-3（テーパー角α）が形成されてい
る。この面取り１ａ-3は次記のように接着剤８の余剰分
を吸収する接着剤溜としての役目を果たすものであり、
樹脂ケース１に主回路ブロック５の絶縁基板５ｂを接着
剤７で固着する際に、絶縁基板５ｂの押しつけによって
段付き座面１ａ-1からはみ出て基板の裏面側に回り込も
うとする余剰の接着剤が、絶縁基板５ｂの周面と前記の
面取り１ａ-3との間の断面三角スペースに吸収され、こ
れにより裏面側への接着剤７の回り込みが防げ、はみ出
した接着剤を拭き取る作業が必要なくなる。
【００１５】(3) さらに、制御回路ブロック６を搭載す
る凹状の台座面１ｂに対しては、信号端子４をインサー
トした樹脂ケース１の周壁側に面した台座面の側縁にプ
リント基板６ｂの側縁に向けて突き出す突起状のスタン
ドオフ１ｂ-1が形成されている。このスタンドオフ１ｂ
-1は台座面１ｂの左右両サイドに形成されており、その
底面からの高さｈはプリント基板６ｂの上面よりも上方
へ突き出さないように基板の厚さよりも低く抑えてあ
る。
【００１６】そして、樹脂ケース１に制御回路ブロック
６を組付ける組立工程では、前記のスタンドオフ１ｂ-1
を位置決め部材としてプリント基板６ｂを凹状の台座面
１ｂに嵌め込むようにし、またプリント基板６ｂを接着
剤８を塗布した台座面１ｂに押しつけて加熱硬化するす
る際には、前記のスタンドオフ１ｂ-1をスペーサとして
プリント基板６ｂの側方へはみ出た余剰の接着剤を凹状
台座面１ｂの側面との間に残る隙間スペースで吸収して
プリント基板６ｂの回路パターン，あるいは信号端子の
表面に接着剤が付着するのを防止するようにしている。
【００１７】次に、前記(1) で述べた段付き座面１ａに
形成したスタンドオフ１ａ-2についての応用実施例を図
３，図４に示す。すなわち、図２の実施例では断面長円
形の突起状スタンドオフ１ａ-2が基板取付穴１ａの内周
縁に沿って形成されているのに対して、図３(a),(b) の
実施例では、図２(b),(c) と同形なスタンドオフ１ａ-2
が段付き座面１ａの外周縁に沿って形成されている。ま
た、図４(a),(b) の実施例ではスタンドオフ１ａ-2が断
面円形のピン状突起として形成されている。
【００１８】
【発明の効果】以上述べたように、本発明によれば、次
記の効果を奏する。 (1) 樹脂ケースの底面に開口した主回路ブロック取付用
穴の周縁に形成した段付き座面に対し、該溝部に塗布し
て主回路ブロックの絶縁基板を固着する接着剤の層厚を
一定厚さに確保するためのスペーサとして機能する突起
状のスタンドオフを分散形成したことにより、従来構造
で問題となっていた接着剤の層厚のばらつきを抑えて所
定の厚さに安定よく管理することかでき、かつ組立精度
の面でもパワー素子の発熱の放熱面となる主回路ブロッ
クの絶縁基板の裏面と樹脂ケースの裏面との間の段差を
許容範囲内に収めてヒートシンクである冷却フィンとの
密着性を確保できる。
【００１９】(2) また、段付き座面の全周域に亘り樹脂
ケースの裏面側に向けて広がるテーパー状の面取りを形
成したことにより、主回路ブロックを接着する際に余剰
の接着剤を前記の面取り部分と絶縁基板の周面との間に
残存するスペースで吸収して樹脂ケース，絶縁基板の裏
面側に余剰の接着剤が回り込むのを防止することができ
て、従来行っていたはみ出し樹脂の拭き取り作業が不要
となる。
【００２０】(3) さらに、制御回路ブロックを搭載する
樹脂ケースの凹状台座面に対し、樹脂ケースの周壁側に
面した台座面の側面にプリント基板の側縁に向けて突き
出す突起状のスタンドオフを形成し、該スタンドオフを
介してプリント基板と凹状台座面の側面との間に残存す
る隙間スペースに基板の側縁からはみ出した接着剤の余
剰分を回収するようにしたことにより、余剰の接着剤が
プリント基板の回路パターン，あるいは信号端子の表面
に不当に接着してその後に行うワイヤボンディングを阻
害するなどのおそれもなくなる。
【００２１】その結果、半導体装置の組立工程における
信頼性が向上し、製品の品質安定化が図れる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の構成図であ
り、(a) は半導体装置全体の縦断側面図、(b),(c) はそ
れぞれ(a) 図におけるＡ，Ｂ部の詳細構造を表す拡大断
面図
【図２】図１における樹脂ケースの構造図であり、(a)
は樹脂ケース全体の平面図、(b),(c) はそれぞれ(a) 図
におけるＡ部のスタンドオフの形状，配置を表す拡大裏
面図，および断面図
【図３】図２(b),(c) に対応したスタンドオフの異なる
実施例の構造図であり、(a),(b) はそれぞれスタンドオ
フの形状，配置を表す拡大裏面図，および断面図
【図４】図２(b),(c) に対応したスタンドオフのさらに
異なる実施例の構造図であり、(a),(b) はそれぞれスタ
ンドオフの形状，配置を表す拡大裏面図，および断面図
【図５】この発明の実施対象となるインテリジェントパ
ワーモジュールの外観斜視図
【図６】従来における半導体装置の組立構造を表す構成
図であり、(a) は半導体装置全体の縦断側面図、(b),
(c) はそれぞれ(a) 図におけるＡ，Ｂ部の詳細構造を表
す拡大断面図
【図７】図６における樹脂ケースの構造図であり、(a)
は樹脂ケース全体の平面図、(b),(c) はそれぞれ(a) 図
におけるＡ部の段付き座面の形状を表す部分拡大裏面
図，および断面図
【符号の説明】
１ 樹脂ケース １ａ 基板取付穴 １ａ-1 段付き座面 １ａ-2 スタンドオフ １ａ-3 テーパー状面取り １ｂ 凹状台座面 １ｂ-1 スタンドオフ ２ 上蓋 ３ 主回路端子 ４ 制御用信号端子 ５ 主回路ブロック ５ａ パワー回路素子 ５ｂ 絶縁基板 ６ 制御回路ブロック ６ａ 回路素子 ６ｂ プリント基板 ７，８ 接着剤 ９ ボンディングワイヤ １８ 封止樹脂

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】周壁部に主回路端子，および制御用信号端
    子をインサート成形した端子一体型の樹脂ケースに主回
    路ブロック，制御回路ブロックを組み込み、ボンディン
    グワイヤで内部接続した半導体装置であり、前記主回路
    ブロックは絶縁基板を樹脂ケースの底面に開口した基板
    取付穴に下方から嵌め込んでその周縁を基板取付穴の裏
    面側周縁に形成した段付き座面に接着剤で固着し、制御
    回路ブロックは樹脂ケースの底面に形成した凹状の台座
    面の上にプリント基板を重ね合わせて接着剤で固着した
    ものにおいて、前記した基板取付穴の段付き座面に、主
    回路ブロックを加圧接着する際に接着剤の層厚を一定厚
    さに確保するためのスペーサとして機能するスタンドオ
    フを設けたたことを特徴とする半導体装置。
  2. 【請求項２】請求項１記載の半導体装置において、スタ
    ンドオフが断面長円形の突起としてなり、基板取付穴の
    段付き座面に分散して設けたことを特徴とする半導体装
    置。
  3. 【請求項３】請求項１記載の半導体装置において、スタ
    ンドオフが断面円形のピン状突起としてなり、基板取付
    穴の段付き座面に分散して設けたことを特徴とする半導
    体装置。
  4. 【請求項４】請求項１記載の半導体装置において、段付
    き座面の全周域に亘り樹脂ケースの裏面側に向けて広が
    るテーパー状の面取りを形成し、主回路ブロックを接着
    する際に余剰の接着剤を前記の面取り部分と絶縁基板の
    周面との間に残存するスペースで吸収するようにしたこ
    とを特徴とする半導体装置。
  5. 【請求項５】請求項１記載の半導体装置において、制御
    回路ブロックを搭載する樹脂ケースの凹状台座面に対
    し、樹脂ケースの周壁側に面した台座面の側縁にプリン
    ト基板の側縁に向けて突き出す突起状のスタンドオフを
    形成し、該スタンドオフをスペーサとして制御回路ブロ
    ックを凹状台座面に接着する際にはみ出した余剰の接着
    剤をプリント基板の側縁と凹状台座面の側面との間に残
    存する隙間スペースで吸収するようにしたことを特徴と
    する半導体装置。
JP24397098A 1998-08-28 1998-08-28 半導体装置 Expired - Lifetime JP4219448B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24397098A JP4219448B2 (ja) 1998-08-28 1998-08-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24397098A JP4219448B2 (ja) 1998-08-28 1998-08-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2000077602A true JP2000077602A (ja) 2000-03-14
JP4219448B2 JP4219448B2 (ja) 2009-02-04

Family

ID=17111768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24397098A Expired - Lifetime JP4219448B2 (ja) 1998-08-28 1998-08-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4219448B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
JP2008091787A (ja) * 2006-10-04 2008-04-17 Nippon Inter Electronics Corp パワー半導体モジュール
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造
EP2006987A3 (en) * 2007-06-20 2010-03-31 Hitachi, Ltd. Power converter device
JP2011010142A (ja) * 2009-06-26 2011-01-13 Kyocera Corp スライド式電子機器
US8546933B2 (en) 2010-07-01 2013-10-01 Fuji Electric Co., Ltd. Semiconductor apparatus including resin case
CN103996662A (zh) * 2013-02-15 2014-08-20 富士电机株式会社 半导体装置
CN108735722A (zh) * 2017-04-19 2018-11-02 富士电机株式会社 半导体装置及半导体装置的制造方法
US11177236B2 (en) 2018-10-18 2021-11-16 Fuji Electric Co., Ltd. Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
CN113727519A (zh) * 2021-08-09 2021-11-30 维沃移动通信有限公司 电路板组件和电子设备
US11640926B2 (en) 2018-12-07 2023-05-02 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774465B2 (en) 2001-10-05 2004-08-10 Fairchild Korea Semiconductor, Ltd. Semiconductor power package module
JP2008091787A (ja) * 2006-10-04 2008-04-17 Nippon Inter Electronics Corp パワー半導体モジュール
JP4628337B2 (ja) * 2006-10-04 2011-02-09 日本インター株式会社 パワー半導体モジュール
EP2006987A3 (en) * 2007-06-20 2010-03-31 Hitachi, Ltd. Power converter device
US7961487B2 (en) 2007-06-20 2011-06-14 Hitachi, Ltd. Power converter device
JP2009289831A (ja) * 2008-05-27 2009-12-10 Mitsubishi Electric Corp 電力変換装置の収納構造
JP2011010142A (ja) * 2009-06-26 2011-01-13 Kyocera Corp スライド式電子機器
US8546933B2 (en) 2010-07-01 2013-10-01 Fuji Electric Co., Ltd. Semiconductor apparatus including resin case
CN103996662A (zh) * 2013-02-15 2014-08-20 富士电机株式会社 半导体装置
JP2014157925A (ja) * 2013-02-15 2014-08-28 Fuji Electric Co Ltd 半導体装置
CN108735722A (zh) * 2017-04-19 2018-11-02 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2018182174A (ja) * 2017-04-19 2018-11-15 富士電機株式会社 半導体装置及び半導体装置の製造方法
US10658253B2 (en) 2017-04-19 2020-05-19 Fuji Electric Co., Ltd. Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same
CN108735722B (zh) * 2017-04-19 2024-01-16 富士电机株式会社 半导体装置及半导体装置的制造方法
US11177236B2 (en) 2018-10-18 2021-11-16 Fuji Electric Co., Ltd. Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
US11640926B2 (en) 2018-12-07 2023-05-02 Fuji Electric Co., Ltd. Semiconductor device manufacturing method and semiconductor device
CN113727519A (zh) * 2021-08-09 2021-11-30 维沃移动通信有限公司 电路板组件和电子设备

Also Published As

Publication number Publication date
JP4219448B2 (ja) 2009-02-04

Similar Documents

Publication Publication Date Title
KR100418148B1 (ko) 2개이상의케이싱부분으로형성되는제어장치
US5686758A (en) Semiconductor device having integral structure of case and external connection terminals
JPH11176887A (ja) 半導体装置およびその製造方法
JP2001127238A (ja) 半導体モジュール及び半導体モジュール用絶縁基板
JP5153684B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000077602A (ja) 半導体装置
JP3758383B2 (ja) パワー半導体装置およびその組立方法
JP2725448B2 (ja) 半導体装置
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JPH10125834A (ja) 半導体素子の放熱構造
JP5898906B2 (ja) 半導体素子の電気接続構造
JP2002329804A (ja) 半導体装置
JP2002329828A (ja) 半導体装置
JPH0629433A (ja) 発熱部品の筐体実装具
JPH11307658A (ja) 半導体装置のパッケージ
JP2004335493A (ja) 半導体装置の実装構造
JP3425924B2 (ja) 半導体装置
WO2000009341A1 (fr) Tete thermique, unite de tete thermique et procede de fabrication correspondant
WO2019220927A1 (ja) 回路装置
KR100479913B1 (ko) 피지에이패키지
JP3113560B2 (ja) リードフレームおよびこれを用いた半導体装置
JP3733181B2 (ja) 半導体搭載用基板及びその製造方法
JP3134860B2 (ja) 混成集積回路装置
JPH11260963A (ja) 半導体装置及びその製造方法
JPH08116000A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060913

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20061006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131121

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term