JPH11260963A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11260963A JPH11260963A JP6091898A JP6091898A JPH11260963A JP H11260963 A JPH11260963 A JP H11260963A JP 6091898 A JP6091898 A JP 6091898A JP 6091898 A JP6091898 A JP 6091898A JP H11260963 A JPH11260963 A JP H11260963A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- semiconductor device
- wiring pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
(57)【要約】
【課題】 半導体装置の薄型化、軽量化を図り、信頼性
の高い製品として提供する。 【解決手段】 放熱板１２の一方の面に半導体素子１０
の裏面側が接合され、前記半導体素子と電気的に接続さ
れる配線パターンが設けられた基板１６が、前記放熱板
の一方の面側に、前記半導体素子の表面側の電極２２と
前記配線パターンの一端側とが電気的に接続されて該半
導体素子が搭載された基板の周囲が接着されるようにし
て支持された半導体装置であって、前記基板１６が、前
記半導体素子１０が搭載された領域と前記放熱板１２に
接着された領域の境界部分で段差状に成形されており、
前記基板１６の放熱板１２に接着された領域の他面側
に、前記配線パターンと電気的に接続された外部接続端
子１８ａが、前記基板１６の半導体素子１０が搭載され
た領域の他面側の面よりも突出して形成されていること
を特徴とする。
の高い製品として提供する。 【解決手段】 放熱板１２の一方の面に半導体素子１０
の裏面側が接合され、前記半導体素子と電気的に接続さ
れる配線パターンが設けられた基板１６が、前記放熱板
の一方の面側に、前記半導体素子の表面側の電極２２と
前記配線パターンの一端側とが電気的に接続されて該半
導体素子が搭載された基板の周囲が接着されるようにし
て支持された半導体装置であって、前記基板１６が、前
記半導体素子１０が搭載された領域と前記放熱板１２に
接着された領域の境界部分で段差状に成形されており、
前記基板１６の放熱板１２に接着された領域の他面側
に、前記配線パターンと電気的に接続された外部接続端
子１８ａが、前記基板１６の半導体素子１０が搭載され
た領域の他面側の面よりも突出して形成されていること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、より詳細には放熱板を有するＢＧＡ
（Ball Grid Array)タイプの半導体装置とその好適な製
造方法に関するものである。
製造方法に関し、より詳細には放熱板を有するＢＧＡ
（Ball Grid Array)タイプの半導体装置とその好適な製
造方法に関するものである。
【０００２】
【従来の技術】半導体素子の多ピン化、高機能化ととも
にパッケージの実装面を外部接続端子の配置領域として
使用するＢＧＡタイプの製品が提供されるようになって
きた。図５はＢＧＡタイプの半導体装置のうちＴＢＧＡ
（Tape BGA) と呼ばれる半導体装置の構成を示す。この
半導体装置は半導体素子１０の裏面に放熱板１２を設け
たもので、半導体素子１０を挟んで放熱板１２と対向す
る側に固定板１４を介して基板１６を接合している。
にパッケージの実装面を外部接続端子の配置領域として
使用するＢＧＡタイプの製品が提供されるようになって
きた。図５はＢＧＡタイプの半導体装置のうちＴＢＧＡ
（Tape BGA) と呼ばれる半導体装置の構成を示す。この
半導体装置は半導体素子１０の裏面に放熱板１２を設け
たもので、半導体素子１０を挟んで放熱板１２と対向す
る側に固定板１４を介して基板１６を接合している。
【０００３】半導体素子１０はフリップチップ接続によ
り配線パターンの一端側に電気的に接続される。２０は
半導体素子１０の電極２２を形成した面を封止するアン
ダーフィル材である。固定板１４は半導体素子１０を囲
む矩形の枠状に形成された部材であり、パッケージが反
ったりしないように保持する作用を有している。基板１
６には基材として樹脂基板や樹脂テープが使用される
が、樹脂テープを基材としたような場合には固定板１４
によって樹脂テープを支持することにより、パッケージ
全体を保形することができる。固定板１４はパッケージ
の放熱性を向上させる作用も有している。
り配線パターンの一端側に電気的に接続される。２０は
半導体素子１０の電極２２を形成した面を封止するアン
ダーフィル材である。固定板１４は半導体素子１０を囲
む矩形の枠状に形成された部材であり、パッケージが反
ったりしないように保持する作用を有している。基板１
６には基材として樹脂基板や樹脂テープが使用される
が、樹脂テープを基材としたような場合には固定板１４
によって樹脂テープを支持することにより、パッケージ
全体を保形することができる。固定板１４はパッケージ
の放熱性を向上させる作用も有している。
【０００４】
【発明が解決しようとする課題】ところで、ＢＧＡ等の
半導体装置には小型化、薄型化、軽量化が求められてい
るが、上述した従来の半導体装置では固定板１４を設け
ていることから、製品の重量が増し、部品点数が増えて
製造コストがかかるという問題があった。そこで、本発
明は、製品の小型化、薄型化を好適に図ることができ、
製造も容易で、製造コストも好適に引き下げることがで
きる放熱板を有するＢＧＡタイプの半導体装置とその好
適な製造方法を提供することを目的としてなされたもの
である。
半導体装置には小型化、薄型化、軽量化が求められてい
るが、上述した従来の半導体装置では固定板１４を設け
ていることから、製品の重量が増し、部品点数が増えて
製造コストがかかるという問題があった。そこで、本発
明は、製品の小型化、薄型化を好適に図ることができ、
製造も容易で、製造コストも好適に引き下げることがで
きる放熱板を有するＢＧＡタイプの半導体装置とその好
適な製造方法を提供することを目的としてなされたもの
である。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、放熱板の一方の
面に半導体素子の裏面側が接合され、前記半導体素子と
電気的に接続される配線パターンが設けられた基板が、
前記放熱板の一方の面側に、前記半導体素子の表面側の
電極と前記配線パターンの一端側とが電気的に接続され
て該半導体素子が搭載された基板の周囲が接着されるよ
うにして支持された半導体装置であって、前記基板が、
前記半導体素子が搭載された領域と前記放熱板に接着さ
れた領域の境界部分で段差状に成形されており、前記基
板の放熱板に接着された領域の他面側に、前記配線パタ
ーンと電気的に接続された外部接続端子が、前記基板の
半導体素子が搭載された領域の他面側の面よりも突出し
て形成されていることを特徴とする。
するため次の構成を備える。すなわち、放熱板の一方の
面に半導体素子の裏面側が接合され、前記半導体素子と
電気的に接続される配線パターンが設けられた基板が、
前記放熱板の一方の面側に、前記半導体素子の表面側の
電極と前記配線パターンの一端側とが電気的に接続され
て該半導体素子が搭載された基板の周囲が接着されるよ
うにして支持された半導体装置であって、前記基板が、
前記半導体素子が搭載された領域と前記放熱板に接着さ
れた領域の境界部分で段差状に成形されており、前記基
板の放熱板に接着された領域の他面側に、前記配線パタ
ーンと電気的に接続された外部接続端子が、前記基板の
半導体素子が搭載された領域の他面側の面よりも突出し
て形成されていることを特徴とする。
【０００６】また、前記半導体素子と前記基板の片面側
とが異方性導電膜を介して接着され、該異方性導電膜に
より前記半導体素子の電極形成面が覆われるとともに、
前記半導体素子と前記配線パターンの一端側とが電気的
に接続されていることにより、半導体素子と配線パター
ンとの電気的接続が確実にかつ容易になされる。また、
前記半導体素子がフリップチップ接続により前記配線パ
ターンの一端側に電気的に接続され、前記半導体素子の
電極形成面がアンダーフィル材により覆われていること
により、半導体素子の封止性が良好になり、半導体装置
の反り等を抑えることができる。また、前記半導体素子
の電極形成面と前記基板の片面側との間に異方性導電膜
またはアンダーフィル材が充填されて前記半導体素子の
側面部分まで覆われるとともに該半導体素子の側面と前
記基板との間にメニスカスが形成されていることによ
り、半導体素子の封止性が向上し、半導体装置の信頼性
が向上する。また、前記基板が、電気的絶縁性のフィル
ム、テープ等の可撓性を有するものは、基板の成形が容
易であり、好適に半導体装置の薄型化を図ることができ
る。また、前記基板の半導体素子が搭載された領域の他
面側に、外部接続端子が形成されていることを特徴とす
る。
とが異方性導電膜を介して接着され、該異方性導電膜に
より前記半導体素子の電極形成面が覆われるとともに、
前記半導体素子と前記配線パターンの一端側とが電気的
に接続されていることにより、半導体素子と配線パター
ンとの電気的接続が確実にかつ容易になされる。また、
前記半導体素子がフリップチップ接続により前記配線パ
ターンの一端側に電気的に接続され、前記半導体素子の
電極形成面がアンダーフィル材により覆われていること
により、半導体素子の封止性が良好になり、半導体装置
の反り等を抑えることができる。また、前記半導体素子
の電極形成面と前記基板の片面側との間に異方性導電膜
またはアンダーフィル材が充填されて前記半導体素子の
側面部分まで覆われるとともに該半導体素子の側面と前
記基板との間にメニスカスが形成されていることによ
り、半導体素子の封止性が向上し、半導体装置の信頼性
が向上する。また、前記基板が、電気的絶縁性のフィル
ム、テープ等の可撓性を有するものは、基板の成形が容
易であり、好適に半導体装置の薄型化を図ることができ
る。また、前記基板の半導体素子が搭載された領域の他
面側に、外部接続端子が形成されていることを特徴とす
る。
【０００７】また、半導体装置の製造方法において、半
導体素子を搭載する部位の基板の形状に合わせて成形凹
部が形成された成形面に、基板の配線パターンが形成さ
れた片面側の半導体素子を搭載する部位に異方性導電膜
を被着した基板の他面側をセットし、該基板の片面側に
前記半導体素子の電極形成面と前記配線パターンの一端
側とを位置合わせしてセットした下型治具と、前記半導
体素子の裏面側と対応する部位と前記基板の片面側の周
囲を接着する部位に接着剤を被着した放熱板を支持した
上型治具とを対向して組み合わせて前記基板と前記放熱
板とを挟圧することにより、前記成形凹部の形状になら
って前記基板を段差状に成形するとともに前記基板と前
記放熱板とを一体に接合し、前記半導体素子を搭載した
部位では、前記異方性導電膜を介して前記半導体素子と
前記基板の他面側に設けられる外部接続端子とを電気的
に接続する前記配線パターンの一端側とを電気的に接続
し、次に、前記基板の他面側に外部接続端子を形成する
ことを特徴とする。
導体素子を搭載する部位の基板の形状に合わせて成形凹
部が形成された成形面に、基板の配線パターンが形成さ
れた片面側の半導体素子を搭載する部位に異方性導電膜
を被着した基板の他面側をセットし、該基板の片面側に
前記半導体素子の電極形成面と前記配線パターンの一端
側とを位置合わせしてセットした下型治具と、前記半導
体素子の裏面側と対応する部位と前記基板の片面側の周
囲を接着する部位に接着剤を被着した放熱板を支持した
上型治具とを対向して組み合わせて前記基板と前記放熱
板とを挟圧することにより、前記成形凹部の形状になら
って前記基板を段差状に成形するとともに前記基板と前
記放熱板とを一体に接合し、前記半導体素子を搭載した
部位では、前記異方性導電膜を介して前記半導体素子と
前記基板の他面側に設けられる外部接続端子とを電気的
に接続する前記配線パターンの一端側とを電気的に接続
し、次に、前記基板の他面側に外部接続端子を形成する
ことを特徴とする。
【０００８】また、半導体素子を搭載する部位の形状に
合わせて成形凹部が形成された成形面に、前記基板の片
面側に形成された配線パターンの一端側に半導体素子が
フリップチップ接続されて前記基板の他面側に設けられ
る外部接続端子と電気的に接続する前記配線パターンの
一端側に電気的に接続されるとともに、前記半導体素子
の電極形成面がアンダーフィル材により覆われた基板が
セットされた下型治具と、前記半導体素子の裏面側に対
応する部位と前記基板の片面側の周囲を接着する部位に
接着剤を被着した放熱板を支持した上型治具とを対向し
て組み合わせて前記基板と前記放熱板とを挟圧すること
により、前記成形凹部の形状にならって前記基板を段差
状に成形するとともに前記基板と前記放熱板とを一体に
接合し、次に、前記基板の他面側に外部接続端子を形成
することを特徴とする。
合わせて成形凹部が形成された成形面に、前記基板の片
面側に形成された配線パターンの一端側に半導体素子が
フリップチップ接続されて前記基板の他面側に設けられ
る外部接続端子と電気的に接続する前記配線パターンの
一端側に電気的に接続されるとともに、前記半導体素子
の電極形成面がアンダーフィル材により覆われた基板が
セットされた下型治具と、前記半導体素子の裏面側に対
応する部位と前記基板の片面側の周囲を接着する部位に
接着剤を被着した放熱板を支持した上型治具とを対向し
て組み合わせて前記基板と前記放熱板とを挟圧すること
により、前記成形凹部の形状にならって前記基板を段差
状に成形するとともに前記基板と前記放熱板とを一体に
接合し、次に、前記基板の他面側に外部接続端子を形成
することを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明に係る半導体装置と
その製造方法の実施形態について、添付図面とともに詳
細に説明する。図１は本発明に係る半導体装置の一実施
形態の構成を示す断面図である。本実施形態の半導体装
置は放熱板１２に基板１６を接合する際に、固定板１４
を介することなくじかに基板１６を放熱板１２に接合し
たことを特徴とする。
その製造方法の実施形態について、添付図面とともに詳
細に説明する。図１は本発明に係る半導体装置の一実施
形態の構成を示す断面図である。本実施形態の半導体装
置は放熱板１２に基板１６を接合する際に、固定板１４
を介することなくじかに基板１６を放熱板１２に接合し
たことを特徴とする。
【００１０】半導体素子１０は放熱板１２の中央部に接
着剤２４により接合される。接着剤２４には熱伝導性の
よいものを使用し、半導体素子１０から有効に熱放散さ
れるようにする。半導体素子１０と基板１６とをフリッ
プチップ法により接続する方法は従来と同様であるが、
本実施形態では半導体素子１０の電極２２を形成した面
と半導体素子１０の側面部分までアンダーフィル材２０
によって封止される。
着剤２４により接合される。接着剤２４には熱伝導性の
よいものを使用し、半導体素子１０から有効に熱放散さ
れるようにする。半導体素子１０と基板１６とをフリッ
プチップ法により接続する方法は従来と同様であるが、
本実施形態では半導体素子１０の電極２２を形成した面
と半導体素子１０の側面部分までアンダーフィル材２０
によって封止される。
【００１１】図２に半導体素子１０を基板１６とを接合
した部位を拡大して示す。放熱板１２上で半導体素子１
０が接合された部位では、半導体素子１０を収容する空
間を確保するため基板１６は凹部状に形成される。凹部
状に形成された周囲で基板１６は接着剤２６により放熱
板１２にじかに接着される。したがって、基板１６が凹
部状に形成された部位と放熱板１２に接着される部位と
の境界部分で基板１６は傾斜壁１６ａとなる。
した部位を拡大して示す。放熱板１２上で半導体素子１
０が接合された部位では、半導体素子１０を収容する空
間を確保するため基板１６は凹部状に形成される。凹部
状に形成された周囲で基板１６は接着剤２６により放熱
板１２にじかに接着される。したがって、基板１６が凹
部状に形成された部位と放熱板１２に接着される部位と
の境界部分で基板１６は傾斜壁１６ａとなる。
【００１２】半導体素子１０を収容する基板１６の凹部
の内寸は半導体素子１０の外形寸法よりも若干大きく設
定され、半導体素子１０の側面と傾斜壁１６ａとの間で
アンダーフィル材２０がメニスカス状に這い上がり、半
導体素子１０の側面を確実に封止する。半導体素子１０
の側面部分までアンダーフィル材２０で封止するように
すると、基板１６の凹部内に残る空き空間２８の容積が
小さくなるから、半導体素子１０が発熱した際に空き空
間２８内に残留したエアが膨張することによって生じる
影響を抑えることができるという利点もある。
の内寸は半導体素子１０の外形寸法よりも若干大きく設
定され、半導体素子１０の側面と傾斜壁１６ａとの間で
アンダーフィル材２０がメニスカス状に這い上がり、半
導体素子１０の側面を確実に封止する。半導体素子１０
の側面部分までアンダーフィル材２０で封止するように
すると、基板１６の凹部内に残る空き空間２８の容積が
小さくなるから、半導体素子１０が発熱した際に空き空
間２８内に残留したエアが膨張することによって生じる
影響を抑えることができるという利点もある。
【００１３】図２に示すように、放熱板１２上で半導体
素子１０を接合した周囲部分には基板１６がじかに接着
されているから、この部分のパッケージの厚さは半導体
素子１０を搭載しているパッケージの中央部分の厚さよ
りも薄くなっている。したがって、半導体素子１０を搭
載した領域よりも外側の領域内に設ける外部接続端子１
６ａについては、パッケージの中央部分の厚さを考慮し
てその突出寸法（バンプの高さ）を設定する必要があ
る。
素子１０を接合した周囲部分には基板１６がじかに接着
されているから、この部分のパッケージの厚さは半導体
素子１０を搭載しているパッケージの中央部分の厚さよ
りも薄くなっている。したがって、半導体素子１０を搭
載した領域よりも外側の領域内に設ける外部接続端子１
６ａについては、パッケージの中央部分の厚さを考慮し
てその突出寸法（バンプの高さ）を設定する必要があ
る。
【００１４】図１、２では半導体装置の厚さ方向を強調
して外部接続端子１８ａを細長く図示しているが、これ
は外部接続端子１８ａが実装基板に接続できるようにそ
の高さ等を設定することを意味するものであって、外部
接続端子１８ａを細長形状に形成しなければならないも
のではない。半導体素子１０の厚さは０．５ｍｍ程度、
基板１６の厚さは０．１ｍｍ程度であるから、外部接続
端子１８ａは通常の球形に形成することによって実装に
必要なバンプの高さを十分に得ることができる。
して外部接続端子１８ａを細長く図示しているが、これ
は外部接続端子１８ａが実装基板に接続できるようにそ
の高さ等を設定することを意味するものであって、外部
接続端子１８ａを細長形状に形成しなければならないも
のではない。半導体素子１０の厚さは０．５ｍｍ程度、
基板１６の厚さは０．１ｍｍ程度であるから、外部接続
端子１８ａは通常の球形に形成することによって実装に
必要なバンプの高さを十分に得ることができる。
【００１５】このように、放熱板１２にじかに基板１６
を接着して外部接続端子１８ａを取り付ける構成とした
場合は、外部接続端子１８ａが実装基板に接続されるよ
うにその突出寸法を設定すればよいから、従来のように
固定板１４を介して外部接続端子１８ａを取り付けた場
合に比較して半導体装置全体としての厚さを薄くするこ
とができる。放熱板１２に半導体素子１０を取り付けた
部位の厚さは半導体素子１０、基板１６等の厚さで規制
されるから、半導体装置全体の厚さを薄くする方法とし
て本実施形態の構成はもっとも有効である。
を接着して外部接続端子１８ａを取り付ける構成とした
場合は、外部接続端子１８ａが実装基板に接続されるよ
うにその突出寸法を設定すればよいから、従来のように
固定板１４を介して外部接続端子１８ａを取り付けた場
合に比較して半導体装置全体としての厚さを薄くするこ
とができる。放熱板１２に半導体素子１０を取り付けた
部位の厚さは半導体素子１０、基板１６等の厚さで規制
されるから、半導体装置全体の厚さを薄くする方法とし
て本実施形態の構成はもっとも有効である。
【００１６】もちろん、外部接続端子は基板１８上で半
導体素子１０を搭載した領域に設けることもできる。図
１、２で１８ｂは半導体素子１０を搭載した領域に設け
た外部接続端子である。この外部接続端子１８ｂは上記
の半導体素子１０を搭載した領域の周囲に設けた外部接
続端子１８ａとその突出寸法（バンプの高さ）を合わ
せ、半導体装置を実装した際に、すべての外部接続端子
１８ａ、１８ｂが実装基板側の電極等に接続されるよう
にする。
導体素子１０を搭載した領域に設けることもできる。図
１、２で１８ｂは半導体素子１０を搭載した領域に設け
た外部接続端子である。この外部接続端子１８ｂは上記
の半導体素子１０を搭載した領域の周囲に設けた外部接
続端子１８ａとその突出寸法（バンプの高さ）を合わ
せ、半導体装置を実装した際に、すべての外部接続端子
１８ａ、１８ｂが実装基板側の電極等に接続されるよう
にする。
【００１７】基板１６には上記の外部接続端子１８ａ、
１８ｂと半導体素子１０とを電気的に接続する配線パタ
ーンが設けられている。配線パターンの一端側には半導
体素子１０の電極２２が電気的に接続され、配線パター
ンの他端側には外部接続端子１８ａ、１８ｂが電気的に
接続される。なお、半導体素子１０を搭載した領域に設
ける外部接続端子１８ｂについては、とくに半導体素子
１０の電極２２と電気的に接続させず、熱放散用のサー
マルバンプとして利用してもよい。
１８ｂと半導体素子１０とを電気的に接続する配線パタ
ーンが設けられている。配線パターンの一端側には半導
体素子１０の電極２２が電気的に接続され、配線パター
ンの他端側には外部接続端子１８ａ、１８ｂが電気的に
接続される。なお、半導体素子１０を搭載した領域に設
ける外部接続端子１８ｂについては、とくに半導体素子
１０の電極２２と電気的に接続させず、熱放散用のサー
マルバンプとして利用してもよい。
【００１８】続いて、本発明に係る半導体装置の製造方
法について説明する。図３、４に半導体装置の製造方法
の実施形態を示す。図３は異方性導電膜３０を使用して
半導体素子１０を基板１６に搭載して製造する例、図４
はアンダーフィル材４０により半導体素子１０を封止し
て製造する例である。
法について説明する。図３、４に半導体装置の製造方法
の実施形態を示す。図３は異方性導電膜３０を使用して
半導体素子１０を基板１６に搭載して製造する例、図４
はアンダーフィル材４０により半導体素子１０を封止し
て製造する例である。
【００１９】まず、図３に示す半導体装置の製造方法に
ついて説明する。この製造方法では、電極２２を形成し
た半導体素子１０と、半導体素子１０を接合する領域に
異方性導電膜３０を被着した基板１６を用意する。基板
１６としては絶縁性テープ等のテープ状のものの他、押
圧治具による加圧によって変形可能な樹脂板等の電気的
絶縁性を有する基板を使用する。これらの基板１６には
外部接続端子１８を接合するためのランドと、外部接続
端子１８と半導体素子１０とを電気的に接続するための
配線パターンが設けられている。図３(a) は半導体素子
１０と、異方性導電膜３０を被着した基板１６を示す。
ついて説明する。この製造方法では、電極２２を形成し
た半導体素子１０と、半導体素子１０を接合する領域に
異方性導電膜３０を被着した基板１６を用意する。基板
１６としては絶縁性テープ等のテープ状のものの他、押
圧治具による加圧によって変形可能な樹脂板等の電気的
絶縁性を有する基板を使用する。これらの基板１６には
外部接続端子１８を接合するためのランドと、外部接続
端子１８と半導体素子１０とを電気的に接続するための
配線パターンが設けられている。図３(a) は半導体素子
１０と、異方性導電膜３０を被着した基板１６を示す。
【００２０】次に、半導体素子１０と放熱板１２と基板
１６とを一体に接合するための下型治具３２の上に基板
１６を位置合わせしてセットする。下型治具３２の成形
面には基板１６と放熱板１２との間に半導体素子１０を
収容して半導体素子１０と放熱板１２とを一体に接合す
るための成形凹部３２ａが設けられている。次に、基板
１６に位置合わせして半導体素子１０をセットする。図
３(b) は基板１６の上に半導体素子１０をセットした状
態である。異方性導電膜３０は半導体素子１０を基板１
６に押接した際に、バンプ状に形成されている電極２２
部分でのみ基板１６に設けた配線パターンと電気的に導
通し、その他の部位では電気的に絶縁される。
１６とを一体に接合するための下型治具３２の上に基板
１６を位置合わせしてセットする。下型治具３２の成形
面には基板１６と放熱板１２との間に半導体素子１０を
収容して半導体素子１０と放熱板１２とを一体に接合す
るための成形凹部３２ａが設けられている。次に、基板
１６に位置合わせして半導体素子１０をセットする。図
３(b) は基板１６の上に半導体素子１０をセットした状
態である。異方性導電膜３０は半導体素子１０を基板１
６に押接した際に、バンプ状に形成されている電極２２
部分でのみ基板１６に設けた配線パターンと電気的に導
通し、その他の部位では電気的に絶縁される。
【００２１】図３(c) は上型治具３４で放熱板１２を支
持し、下型治具３２にセットされている基板１６および
半導体素子１０と放熱板１２とを接合する状態を示す。
放熱板１２の接着面には半導体素子１０を放熱板１２に
接着するための接着剤２４と、基板１６を放熱板１２に
接着するための接着剤２６が設けられている。接着剤２
４、２６はシート状のものを被着して用いてもよいし、
コーティングして設けてもよい。
持し、下型治具３２にセットされている基板１６および
半導体素子１０と放熱板１２とを接合する状態を示す。
放熱板１２の接着面には半導体素子１０を放熱板１２に
接着するための接着剤２４と、基板１６を放熱板１２に
接着するための接着剤２６が設けられている。接着剤２
４、２６はシート状のものを被着して用いてもよいし、
コーティングして設けてもよい。
【００２２】このように基板１６と放熱板１２とを位置
合わせした状態で下型治具３２と上型治具３４とで基板
１６と放熱板１２とを挟圧することにより、半導体素子
１０を内部に封止して収容したかたちで基板１６と放熱
板１２とを一体に接合することができる。下型治具３２
と上型治具３４を用いて放熱板１２と基板１６を挟圧し
て接合することにより、基板１６は下型治具３２の成形
面に形成した成形凹部３２ａの形状にならって成形さ
れ、成形凹部３２ａの外側領域では基板１６が放熱板１
２に接着される。
合わせした状態で下型治具３２と上型治具３４とで基板
１６と放熱板１２とを挟圧することにより、半導体素子
１０を内部に封止して収容したかたちで基板１６と放熱
板１２とを一体に接合することができる。下型治具３２
と上型治具３４を用いて放熱板１２と基板１６を挟圧し
て接合することにより、基板１６は下型治具３２の成形
面に形成した成形凹部３２ａの形状にならって成形さ
れ、成形凹部３２ａの外側領域では基板１６が放熱板１
２に接着される。
【００２３】半導体素子１０を搭載した領域では、この
下型治具３２と上型治具３４を用いた接合操作により、
異方性導電膜３０を介して半導体素子１０と基板１６に
設けた配線パターンとが電気的に導通されて半導体素子
１０の電極形成面が封止される。また、この操作の際に
半導体素子１０の側面部分では異方性導電膜３０がメニ
スカス状に這い上がり、半導体素子１０の側面部分が確
実に封止される。また、半導体素子１０と放熱板１２と
は半導体素子１０の裏面で接着剤２４によって接着され
る。
下型治具３２と上型治具３４を用いた接合操作により、
異方性導電膜３０を介して半導体素子１０と基板１６に
設けた配線パターンとが電気的に導通されて半導体素子
１０の電極形成面が封止される。また、この操作の際に
半導体素子１０の側面部分では異方性導電膜３０がメニ
スカス状に這い上がり、半導体素子１０の側面部分が確
実に封止される。また、半導体素子１０と放熱板１２と
は半導体素子１０の裏面で接着剤２４によって接着され
る。
【００２４】このようにして、放熱板１２と基板１６と
を一体に接合した後、基板１６に設けたランドに外部接
続端子１８ａもしくは必要に応じて外部接続端子１８ｂ
を接合して半導体装置を得る。本実施形態の半導体装置
の製造方法によれば、下型治具３２と上型治具３４を用
いて基板１６を成形しつつ放熱板１２と一体に接合する
から、高度の成形精度を有する半導体装置を容易に得る
ことが可能である。また、固定板１４を使用しないこと
から、部品点数を減らすことができて製造コストを引き
下げることができる。
を一体に接合した後、基板１６に設けたランドに外部接
続端子１８ａもしくは必要に応じて外部接続端子１８ｂ
を接合して半導体装置を得る。本実施形態の半導体装置
の製造方法によれば、下型治具３２と上型治具３４を用
いて基板１６を成形しつつ放熱板１２と一体に接合する
から、高度の成形精度を有する半導体装置を容易に得る
ことが可能である。また、固定板１４を使用しないこと
から、部品点数を減らすことができて製造コストを引き
下げることができる。
【００２５】図４に示す半導体装置の製造方法は、半導
体素子１０を基板１６にフリップチップ接続し、アンダ
ーフィル材４０を用いて半導体素子１０を封止すること
を特徴とする。本製造方法では、図４(a) に示すよう
に、下型治具３２に基板１６をセットした後、基板１６
上に半導体素子１０をフリップチップ接続する。下型治
具３２には上記実施形態と同様に成形凹部３２ａが設け
られている。
体素子１０を基板１６にフリップチップ接続し、アンダ
ーフィル材４０を用いて半導体素子１０を封止すること
を特徴とする。本製造方法では、図４(a) に示すよう
に、下型治具３２に基板１６をセットした後、基板１６
上に半導体素子１０をフリップチップ接続する。下型治
具３２には上記実施形態と同様に成形凹部３２ａが設け
られている。
【００２６】図４(b) は基板１６にフリップチップ接続
した半導体素子１０の電極２２を形成した面にアンダー
フィル材４０を流し込んで封止した状態を示す。なお、
基板１６に半導体素子１０をフリップチップ接続した
後、フリップチップ接続した基板１６を下型治具３２に
セットするようにしてもよい。半導体素子１０を基板１
６にフリップチップ接続することにより、半導体素子１
０と基板１６に設けた配線パターンとが電気的に接続さ
れる。
した半導体素子１０の電極２２を形成した面にアンダー
フィル材４０を流し込んで封止した状態を示す。なお、
基板１６に半導体素子１０をフリップチップ接続した
後、フリップチップ接続した基板１６を下型治具３２に
セットするようにしてもよい。半導体素子１０を基板１
６にフリップチップ接続することにより、半導体素子１
０と基板１６に設けた配線パターンとが電気的に接続さ
れる。
【００２７】図４(c) は上型治具３４で放熱板１２を支
持し、下型治具３２と上型治具３４とで基板１６と放熱
板１２とを挟圧して、半導体素子１０を内部に封止して
一体に接合する方法を示す。基板１６と放熱板１２とを
加熱、加圧して接着剤２４、２６を硬化させることによ
り、強固に接合することができる。下型治具３２と上型
治具３４とにより基板１６と放熱板１２とが挟圧される
ことにより、基板１６が成形凹部３２ａの形状にならっ
て成形され、半導体素子１０の搭載領域の外側部分では
基板１６が一体に接合され、半導体素子１０の電極形成
面と側面部分がアンダーフィル材４０によって確実に封
止して得られる。基板１６はテープ状のものであった
り、押圧治具によって簡単に成形できるものであるから
下型治具３２と上型治具３４によって挟圧することによ
って簡単に成形することができる。
持し、下型治具３２と上型治具３４とで基板１６と放熱
板１２とを挟圧して、半導体素子１０を内部に封止して
一体に接合する方法を示す。基板１６と放熱板１２とを
加熱、加圧して接着剤２４、２６を硬化させることによ
り、強固に接合することができる。下型治具３２と上型
治具３４とにより基板１６と放熱板１２とが挟圧される
ことにより、基板１６が成形凹部３２ａの形状にならっ
て成形され、半導体素子１０の搭載領域の外側部分では
基板１６が一体に接合され、半導体素子１０の電極形成
面と側面部分がアンダーフィル材４０によって確実に封
止して得られる。基板１６はテープ状のものであった
り、押圧治具によって簡単に成形できるものであるから
下型治具３２と上型治具３４によって挟圧することによ
って簡単に成形することができる。
【００２８】基板１６と放熱板１２とを一体に接合した
後、外部接続端子１８ａ、１８ｂを接合することによ
り、半導体装置が得られる。以上のように、半導体素子
１０をフリップチップ接続により基板１６に接合し、ア
ンダーフィル材４０によって封止して半導体装置とする
こともできる。本実施形態の製造方法によって得られる
半導体装置も、薄く、コンパクトな製品として容易に製
造することができ、また、ばらつきのない高精度の製品
として提供することができる。
後、外部接続端子１８ａ、１８ｂを接合することによ
り、半導体装置が得られる。以上のように、半導体素子
１０をフリップチップ接続により基板１６に接合し、ア
ンダーフィル材４０によって封止して半導体装置とする
こともできる。本実施形態の製造方法によって得られる
半導体装置も、薄く、コンパクトな製品として容易に製
造することができ、また、ばらつきのない高精度の製品
として提供することができる。
【００２９】本発明に係る半導体装置は放熱板１２の保
形性によって基板１６を支持するが、ＴＡＢテープ等に
よって形成される基板１６は成形によって内部応力が残
留したりするものではないから、半導体装置の反り等が
問題になることはなく、信頼性の高い半導体装置として
提供することができる。
形性によって基板１６を支持するが、ＴＡＢテープ等に
よって形成される基板１６は成形によって内部応力が残
留したりするものではないから、半導体装置の反り等が
問題になることはなく、信頼性の高い半導体装置として
提供することができる。
【００３０】なお、基板１６と放熱板１２とを接合する
際に、基板１６と放熱板１２に挟まれた内部のエアを逃
がすため、放熱板１２に通気孔５０を設けてもよい。図
２に通気孔５０を設けた例を示す。このように通気孔５
０を設ければ、基板１６と放熱板１２とを接合する際
に、内部の空気を逃がすことができ、空気を余分に残留
させて封止することをなくすことができる。また、放熱
板１２に通気孔５０を設けておけば、半導体装置を実装
した際、半導体素子１０が発熱して半導体装置内部の空
気が膨張したような場合でも、内部空気を外部に逃がす
ことができるという利点もある。
際に、基板１６と放熱板１２に挟まれた内部のエアを逃
がすため、放熱板１２に通気孔５０を設けてもよい。図
２に通気孔５０を設けた例を示す。このように通気孔５
０を設ければ、基板１６と放熱板１２とを接合する際
に、内部の空気を逃がすことができ、空気を余分に残留
させて封止することをなくすことができる。また、放熱
板１２に通気孔５０を設けておけば、半導体装置を実装
した際、半導体素子１０が発熱して半導体装置内部の空
気が膨張したような場合でも、内部空気を外部に逃がす
ことができるという利点もある。
【００３１】
【発明の効果】本発明に係る半導体装置によれば、上述
したように、半導体装置の薄型化および軽量化を効果的
に図ることができ、よりコンパクトな製品として提供す
ることが可能となる。また、本発明に係る半導体装置の
製造方法によれば、放熱板と基板とを一体に接合して半
導体素子を搭載した信頼性の高い半導体装置を容易にか
つ効率的に製造することができる等の著効を奏する。
したように、半導体装置の薄型化および軽量化を効果的
に図ることができ、よりコンパクトな製品として提供す
ることが可能となる。また、本発明に係る半導体装置の
製造方法によれば、放熱板と基板とを一体に接合して半
導体素子を搭載した信頼性の高い半導体装置を容易にか
つ効率的に製造することができる等の著効を奏する。
【図１】半導体装置の一実施形態の構成を示す断面図で
ある。
ある。
【図２】半導体装置の構成を拡大して示す断面図であ
る。
る。
【図３】半導体装置の製造方法を示す説明図である。
【図４】半導体装置の他の製造方法を示す説明図であ
る。
る。
【図５】半導体装置の従来例の構成を示す断面図であ
る。
る。
１０ 半導体素子 １２ 放熱板 １４ 固定板 １６ 基板 １６ａ 傾斜壁 １８、１８ａ、１８ｂ 外部接続端子 ２０ アンダーフィル材 ２４、２６ 接着剤 ３０ 異方性導電膜 ３２ 下型治具 ３２ａ 成形凹部 ３４ 上型治具 ４０ アンダーフィル材 ５０ 通気孔
Claims (8)
- 【請求項１】 放熱板の一方の面に半導体素子の裏面側
が接合され、 前記半導体素子と電気的に接続される配線パターンが設
けられた基板が、前記放熱板の一方の面側に、前記半導
体素子の表面側の電極と前記配線パターンの一端側とが
電気的に接続されて該半導体素子が搭載された基板の周
囲が接着されるようにして支持された半導体装置であっ
て、 前記基板が、前記半導体素子が搭載された領域と前記放
熱板に接着された領域の境界部分で段差状に成形されて
おり、 前記基板の放熱板に接着された領域の他面側に、前記配
線パターンと電気的に接続された外部接続端子が、前記
基板の半導体素子が搭載された領域の他面側の面よりも
突出して形成されていることを特徴とする半導体装置。 - 【請求項２】 前記半導体素子と前記基板の片面側とが
異方性導電膜を介して接着され、該異方性導電膜により
前記半導体素子の電極形成面が覆われるとともに、 前記半導体素子と前記配線パターンの一端側とが電気的
に接続されていることを特徴とする請求項１記載の半導
体装置。 - 【請求項３】 前記半導体素子がフリップチップ接続に
より前記配線パターンの一端側に電気的に接続され、前
記半導体素子の電極形成面がアンダーフィル材により覆
われていることを特徴とする請求項１記載の半導体装
置。 - 【請求項４】 前記半導体素子の電極形成面と前記基板
の片面側との間に異方性導電膜またはアンダーフィル材
が充填されて前記半導体素子の側面部分まで覆われると
ともに該半導体素子の側面と前記基板との間にメニスカ
スが形成されていることを特徴とする請求項２または３
記載の半導体装置。 - 【請求項５】 前記基板が、電気的絶縁性のフィルム、
テープ等の可撓性を有するものであることを特徴とする
請求項１、２、３または４記載の半導体装置。 - 【請求項６】 前記基板の半導体素子が搭載された領域
の他面側に、外部接続端子が形成されていることを特徴
とする請求項１、２、３、４または５記載の半導体装
置。 - 【請求項７】 半導体素子を搭載する部位の基板の形状
に合わせて成形凹部が形成された成形面に、基板の配線
パターンが形成された片面側の半導体素子を搭載する部
位に異方性導電膜を被着した基板の他面側をセットし、
該基板の片面側に前記半導体素子の電極形成面と前記配
線パターンの一端側とを位置合わせしてセットした下型
治具と、 前記半導体素子の裏面側と対応する部位と前記基板の片
面側の周囲を接着する部位に接着剤を被着した放熱板を
支持した上型治具とを対向して組み合わせて前記基板と
前記放熱板とを挟圧することにより、 前記成形凹部の形状にならって前記基板を段差状に成形
するとともに前記基板と前記放熱板とを一体に接合し、
前記半導体素子を搭載した部位では、前記異方性導電膜
を介して前記半導体素子と前記基板の他面側に設けられ
る外部接続端子とを電気的に接続する前記配線パターン
の一端側とを電気的に接続し、 次に、前記基板の他面側に外部接続端子を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項８】 半導体素子を搭載する部位の形状に合わ
せて成形凹部が形成された成形面に、前記基板の片面側
に形成された配線パターンの一端側に半導体素子がフリ
ップチップ接続されて前記基板の他面側に設けられる外
部接続端子と電気的に接続する前記配線パターンの一端
側に電気的に接続されるとともに、前記半導体素子の電
極形成面がアンダーフィル材により覆われた基板がセッ
トされた下型治具と、 前記半導体素子の裏面側に対応する部位と前記基板の片
面側の周囲を接着する部位に接着剤を被着した放熱板を
支持した上型治具とを対向して組み合わせて前記基板と
前記放熱板とを挟圧することにより、 前記成形凹部の形状にならって前記基板を段差状に成形
するとともに前記基板と前記放熱板とを一体に接合し、 次に、前記基板の他面側に外部接続端子を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6091898A JPH11260963A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6091898A JPH11260963A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260963A true JPH11260963A (ja) | 1999-09-24 |
Family
ID=13156254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6091898A Pending JPH11260963A (ja) | 1998-03-12 | 1998-03-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404070B1 (en) | 1999-08-03 | 2002-06-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| DE10308095B3 (de) * | 2003-02-24 | 2004-10-14 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
-
1998
- 1998-03-12 JP JP6091898A patent/JPH11260963A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6404070B1 (en) | 1999-08-03 | 2002-06-11 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| DE10308095B3 (de) * | 2003-02-24 | 2004-10-14 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben |
| US7129570B2 (en) | 2003-02-24 | 2006-10-31 | Infineon Technologies Ag | Electronic component having at least one semiconductor chip on a circuit carrier and method for producing the same |
| US7176059B2 (en) | 2003-02-24 | 2007-02-13 | Infineon Technologies, Ag | Method of fabricating an electronic component having at least one semiconductor chip on a circuit carrier with elastic external contacts |
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610442A (en) | Semiconductor device package fabrication method and apparatus | |
| US5777386A (en) | Semiconductor device and mount structure thereof | |
| US6429513B1 (en) | Active heat sink for cooling a semiconductor chip | |
| US7994633B2 (en) | Substrate for electrical device | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JPH07254668A (ja) | 高熱放出用の半導体パッケージ | |
| US20050199998A1 (en) | Semiconductor package with heat sink and method for fabricating the same and stiffener | |
| JPH0774282A (ja) | 半導体装置 | |
| KR20050077866A (ko) | 열방출형 반도체 패키지 및 그 제조방법 | |
| JPH0831988A (ja) | テープキャリアパッケージの封止構造 | |
| JP2725448B2 (ja) | 半導体装置 | |
| EP1396886A2 (en) | Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPH11260963A (ja) | 半導体装置及びその製造方法 | |
| JPH0917827A (ja) | 半導体装置 | |
| JP3618393B2 (ja) | 高熱伝導性を有するボールグリッドアレイ集積回路パッケージ | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH09129823A (ja) | 半導体装置 | |
| JP2005135969A (ja) | 放熱板付きｂｇａ型半導体装置および製造方法 | |
| JPH08222652A (ja) | 半導体装置及びその製造方法 | |
| JPH05267503A (ja) | 半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JP2563171Y2 (ja) | 樹脂封止型半導体装置 | |
| JPH05275570A (ja) | 半導体装置 | |
| JP2710207B2 (ja) | 半導体装置およびその製造方法 |