JP2563171Y2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2563171Y2
JP2563171Y2 JP4451792U JP4451792U JP2563171Y2 JP 2563171 Y2 JP2563171 Y2 JP 2563171Y2 JP 4451792 U JP4451792 U JP 4451792U JP 4451792 U JP4451792 U JP 4451792U JP 2563171 Y2 JP2563171 Y2 JP 2563171Y2
Authority
JP
Japan
Prior art keywords
resin
heat sink
heat
semiconductor device
semiconductor elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4451792U
Other languages
English (en)
Other versions
JPH067255U (ja
Inventor
光利 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4451792U priority Critical patent/JP2563171Y2/ja
Publication of JPH067255U publication Critical patent/JPH067255U/ja
Application granted granted Critical
Publication of JP2563171Y2 publication Critical patent/JP2563171Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】本考案は半導体装置に関し、更に
詳しくは、半導体素子が搭載された放熱板表面上および
その放熱板の裏面を樹脂封止した、いわゆるフルモール
ド型の樹脂封止型半導体装置に関する。
【０００２】
【従来の技術】図２（ａ）は従来例の要部平面図、図２
（ｂ）はその側面図を示す。
【０００３】図に示す樹脂封止型半導体装置において、
放熱板２１上には、絶縁ペースト２６により固着された
制御用ＩＣ２３と、ハンダ２５により固着されたトラン
ジスタ２４とが搭載されている。さらに、これらの制御
用ＩＣ２３およびトランジスタ２４はリード端子２７と
Ａｕワイヤ２２により電気的に接続されている。また、
放熱板２１上には、外部放熱板（図示せず）を取り付け
るための外部放熱板ネジ穴２９が形成されている。この
ような状態で樹脂２８により樹脂封止がなされている。
【０００４】これらの半導体素子を搭載した放熱板２１
を、外部放熱板（図示せず）に取り付ける際、それぞれ
の放熱板を電気的に絶縁させる必要があり、半導体素子
を覆っている樹脂２８を放熱板２１の裏面に厚さ数百μ
ｍ程度に形成することにより、外部放熱板との絶縁がな
されている。
【０００５】
【考案が解決しようとする課題】ところで、上述したよ
うに従来の樹脂封止型半導体装置では、放熱板の裏面側
の樹脂は放熱性を高めるためにできるだけ薄く形成され
ている。しかし、樹脂の厚みが薄く形成されている部分
は、その内部からの応力に弱い。従って、樹脂をモール
ドし、アフターキュアをする際、樹脂と放熱板との密着
性が弱い場合に、図３に示すように、放熱板２１の裏面
と樹脂２８の間に隙間３０ができ、このため放熱が妨げ
られるという問題が生じていた。
【０００６】本考案は上記の問題点を解決するためにな
されたものであり、放熱板と樹脂との密着性を向上する
ことができ、信頼性の高い絶縁封止型半導体装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本考案の樹脂封止型半導体装置は、複数の半導体
素子が搭載された放熱板と、その放熱板の一方の端部か
ら突出して形成されているリード端子と、その突出した
リード端子近傍に配置されている複数のリード端子とに
より構成されるとともに、上記複数の半導体素子と上記
各々のリード端子とが電気的に接続された状態で樹脂に
より樹脂封止されてなる半導体装置において、上記半導
体素子の間の放熱板に、その放熱板を貫通するスリット
状の穴が形成され、その穴に上記樹脂が充填されている
とともに、上記放熱板の裏面を覆う樹脂の厚みは放熱を
妨げないよう当該放熱板の表面側を覆う樹脂の厚みに比
べ薄く形成されていることによって特徴付けられる。
【０００８】
【作用】樹脂封止の際に、放熱板を貫通して形成されて
いる穴に樹脂が流れ込むと、放熱板の表面側の樹脂と放
熱板の裏面側の樹脂とがその穴内の樹脂と一体化してモ
ールドされる。この穴が半導体素子の近傍に位置するこ
とも作用し、放熱板の裏面側の樹脂は、その穴内の樹脂
を介して放熱板の表面側の樹脂と確実に密着される。従
って、放熱板の裏面側の樹脂は、その放熱板の裏面と密
着した状態で樹脂封止されるので、隙間が生じることに
よって放熱が妨げられるようなことはなく、しかも、放
熱板の裏面を覆う樹脂の厚みは放熱を妨げないよう当該
放熱板の表面側を覆う樹脂の厚みに比べ薄く形成されて
いるので、素子から発生した熱は効率よく外部へ放熱さ
れる。
【０００９】さらに、半導体素子の間に設けられたスリ
ット状の穴の内面によって形成される互いの半導体素子
間を隔てる延面距離を大きくすることができ、半導体素
子間の絶縁性が向上する。さらに、この穴は２つの半導
体素子の近傍に位置するため、熱を発生する半導体素子
の裏側の樹脂を隙間なく確実に密着させることができ
る。
【００１０】
【実施例】図１（ａ）は本考案実施例の平面図、図１
（ｂ）は図１（ａ）におけるＡ−Ａ方向からみた側面図
を示す。
【００１１】以下、図面を参照しつつ本考案実施例を説
明する。図１に示す樹脂封止型半導体装置では、放熱板
１上には、絶縁ペースト６により固着された制御用ＩＣ
３と、ハンダ５により固着されたトランジスタ４とが搭
載されており、この放熱板１の一方の端部からリード端
子７が突出して形成されている。また、このリード端子
７の近傍には、このリード端子７にほぼ平行にリード端
子７ａ・・７ｃが設けられている。制御用ＩＣ３およびト
ランジスタ４は、これらのリード端子７，７ａ・・７ｃと
Ａｕワイヤ２により電気的に接続されている。また、放
熱板１上には、外部放熱板（図示せず）を取り付けるた
めの外部放熱板ネジ穴９が形成されている。さらに、上
述した制御用ＩＣ３およびトランジスタ４の間の放熱板
１に、その放熱板１を貫通する接続穴１０が設けられて
いる。
【００１２】このような状態で樹脂８により樹脂封止が
なされると、樹脂８が半導体素子近傍に形成されている
接続穴１０に流れ込み、放熱板１の表面側の樹脂８と、
放熱板１の裏面側の樹脂８とがその接続穴１０内の樹脂
８と一体化して形成され、放熱板１の裏面側の樹脂８は
その接続穴１０内の樹脂８を介して放熱板１の表面側の
樹脂８と密着した状態で樹脂封止がなされる。従って、
放熱板１の裏面側の樹脂８は、所定の厚みで均一に放熱
板１の裏面と密着した状態で樹脂封止がなされる。
【００１３】なお、本考案実施例では接続穴を１か所設
けたが、複数箇所設けてもよく、さらに密着性を高める
こともできる。
【００１４】
【考案の効果】以上説明したように、本考案の樹脂封止
型半導体装置によれば、半導体素子近傍の放熱板に、そ
の放熱板を貫通するスリット状の穴が形成され、その穴
に樹脂が充填されているとともに、上記放熱板の裏面を
覆う樹脂の厚みは放熱を妨げないよう当該放熱板の表面
側を覆う樹脂の厚みに比べ薄く形成されている構成とし
たので、樹脂封止を行った際に、従来のように放熱板裏
面と樹脂の間に隙間が生じることがなく、放熱板と樹脂
との密着性が向上し、高い放熱効果をもつことができ
る。また、互いの半導体素子間を隔てる延面距離を大き
くすることができ、半導体素子間の絶縁性は向上する。
その結果、信頼性の高い絶縁封止型半導体装置を提供す
ることができる。
【図面の簡単な説明】
【図１】本考案実施例を説明する図
【図２】従来例を説明する図
【図３】従来例の要部拡大図
【符号の説明】
１・・・・放熱板 ２・・・・Ａｕワイヤ ３・・・・制御用ＩＣ ４・・・・トランジスタ ５・・・・ハンダ ６・・・・絶縁ペースト ７，７ａ，７ｂ，７ｃ・・・・リード端子 ８・・・・樹脂 １０・・・・接続穴
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項１】 複数の半導体素子が搭載された放熱板
    と、その放熱板の一方の端部から突出して形成されてい
    るリード端子と、その突出したリード端子近傍に配置さ
    れている複数のリード端子とにより構成されるととも
    に、上記複数の半導体素子と上記各々のリード端子とが
    電気的に接続された状態で樹脂により樹脂封止されてな
    る半導体装置において、上記半導体素子の間の放熱板
    に、その放熱板を貫通するスリット状の穴が形成され、
    その穴に上記樹脂が充填されているとともに、上記放熱
    板の裏面を覆う樹脂の厚みは放熱を妨げないよう当該放
    熱板の表面側を覆う樹脂の厚みに比べ薄く形成されてい
    ることを特徴とする樹脂封止型半導体装置。
JP4451792U 1992-06-26 1992-06-26 樹脂封止型半導体装置 Expired - Fee Related JP2563171Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4451792U JP2563171Y2 (ja) 1992-06-26 1992-06-26 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4451792U JP2563171Y2 (ja) 1992-06-26 1992-06-26 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH067255U JPH067255U (ja) 1994-01-28
JP2563171Y2 true JP2563171Y2 (ja) 1998-02-18

Family

ID=12693743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4451792U Expired - Fee Related JP2563171Y2 (ja) 1992-06-26 1992-06-26 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2563171Y2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534613B2 (ja) * 2004-06-09 2010-09-01 株式会社デンソー 電子装置
CN116438648A (zh) * 2020-10-02 2023-07-14 罗姆股份有限公司 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59119751A (ja) * 1982-12-25 1984-07-11 Rohm Co Ltd 半導体装置
JPH01158756A (ja) * 1987-12-16 1989-06-21 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法
JP2679848B2 (ja) * 1989-07-19 1997-11-19 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JPH067255U (ja) 1994-01-28

Similar Documents

Publication Publication Date Title
USRE41559E1 (en) Semiconductor device package with improved cooling
US7642640B2 (en) Semiconductor device and manufacturing process thereof
JP2671922B2 (ja) 半導体パッケージ
JP3664766B2 (ja) プリント配線板装置
JPH06209054A (ja) 半導体装置
JPH09260550A (ja) 半導体装置
JP2563171Y2 (ja) 樹脂封止型半導体装置
JPH0661372A (ja) ハイブリッドｉｃ
US11171077B2 (en) Semiconductor device with lead frame that accommodates various die sizes
JPH06112674A (ja) 電子部品搭載装置用のヒートシンク
JPH0778921A (ja) 半導体装置
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JP2954112B2 (ja) Ｂｇａ型半導体装置及びその製造方法
JP2551349B2 (ja) 樹脂封止型半導体装置
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JPH02203555A (ja) 半導体装置
JP2604885B2 (ja) 樹脂封止型半導体装置
JPH11260963A (ja) 半導体装置及びその製造方法
JPH06326236A (ja) 樹脂封止型半導体装置
JP2663860B2 (ja) 樹脂封止型半導体装置
JP2993480B2 (ja) 半導体装置
JPH05275570A (ja) 半導体装置
JPH0831986A (ja) 放熱板付半導体装置
JPS60110145A (ja) 樹脂封止型半導体装置
JPH04168753A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees