JP2880878B2 - 縦型表面実装樹脂封止型半導体装置 - Google Patents

縦型表面実装樹脂封止型半導体装置

Info

Publication number
JP2880878B2
JP2880878B2 JP14246393A JP14246393A JP2880878B2 JP 2880878 B2 JP2880878 B2 JP 2880878B2 JP 14246393 A JP14246393 A JP 14246393A JP 14246393 A JP14246393 A JP 14246393A JP 2880878 B2 JP2880878 B2 JP 2880878B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
vertical surface
resin
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14246393A
Other languages
English (en)
Other versions
JPH0714951A (ja
Inventor
伸之 森
智夫 井村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP14246393A priority Critical patent/JP2880878B2/ja
Publication of JPH0714951A publication Critical patent/JPH0714951A/ja
Application granted granted Critical
Publication of JP2880878B2 publication Critical patent/JP2880878B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は縦型表面実装樹脂封止型
半導体装置に関し、特に高密度縦型表面実装樹脂封止型
半導体装置に関する。
【０００２】
【従来の技術】従来の縦型表面実装樹脂封止型半導体装
置は、図２（ａ），（ｂ）に示す様に、リードフレーム
のアイランド３に搭載された１個の半導体チップ５が封
入樹脂１により封止されてパッケージを形成し、このパ
ッケージの１辺の封入樹脂１から外部リード７が外部へ
導出され、その先端が一方向に直角に折り曲げられてい
る。又、外部リード７の列の両端部には、ダミー外部リ
ード９が植立され、その先端は外部リード７と反対方向
に直角に折り曲げられて基板８に実装されるときに位置
決めを行っている。
【０００３】
【発明が解決しようとする課題】この従来の縦型表面実
装樹脂封止型半導体装置は、パッケージに半導体チップ
が１個だけしか実装できないので実装密度が高められな
いという問題点があった。
【０００４】又、外部リードの先端が直角に折り曲げら
れたまま基板に実装されるのですべり易く、実装位置が
ずれてしまうという問題点があった。
【０００５】さらに、封入樹脂外に露出しているのは外
部リードとダミー外部リードだけであり、熱抵抗が高く
放熱上の問題点もあった。
【０００６】本発明の目的は、実装密度を高め、実装時
の位置ずれがなく、放熱性が高く安定して動作できる縦
型表面実装樹脂封止型半導体装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の縦型表面実装樹
脂封止型半導体装置は、一端が基板の溝に挿され固定さ
れる放熱板と、アイランドの一方の面が絶縁性接着剤に
て前記放熱板に固定される２つのリードフレームと、こ
の２つのリードフレームの前記アイランドのそれぞれの
他方の面に搭載される２つの半導チップと、前記放熱板
の一部を外部に露出させて前記２つの半導体チップを封
止する封入樹脂と、前記２つの半導体チップのそれぞれ
に接続し前記放熱板を挟んで前記封入樹脂から導出され
る先端が直角に折り曲げられ前記基板に接続するととも
に位置決めを行う外部リードとを有する。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００９】図１（ａ），（ｂ）は本発明の一実施例を
基板に実装した正面図およびその側面図である。図１
（ａ），（ｂ）に示す様に、まず、リードフレームのア
イランド３の一面に半導体チップ５を搭載する。次に、
同様にリードフレームのアイランド３の一面に半導体チ
ップ５を搭載したもう１つのリードフレームをアイラン
ドの他の面が向い合う様に金属製の放熱板２の両面に絶
縁性接着剤４にて固定し、それぞれの半導体チップ５の
パッドと外部リード７同士を接続ワイヤ６にて接続す
る。次、外部リード７と放熱板２の一部を残してそれぞ
れの半導体チップ５を封入樹脂１にて封止する。
【００１０】この様に構成された縦型表面実装樹脂封止
型半導体装置を基板８に実装する場合には、放熱板２の
下端をあらかじめ基板８に形成された溝に挿入すること
により固定し、又、外部リード７をあらかじめ直角に折
り曲げておくことにより、接続端子とあわせて位置決め
用の端子としても使用できるので図２（ａ），（ｂ）に
示す従来のダミー外部リード９は不要となる。
【００１１】さらに、半導体チップ５で発生した熱は放
熱板２により外部へ放散できるので半導体チップ５の温
度上昇をおさえ、安定した動作の縦型表面実装樹脂封止
型半導体装置が得られる。
【００１２】
【発明の効果】以上説明したように本発明は、１つのパ
ッケージ内に２個の半導体チップを搭載できるので実装
密度を高めることができるという効果がある。
【００１３】又、金属製の放熱板を備えており、この放
熱板の下端を基板の溝に挿入して固定する為、実装位置
ずれを防止でき、半導体チップの温度上昇をおさえ安定
した動作が得られるという効果がある。
【図面の簡単な説明】
【図１】（ａ），（ｂ）は本発明の一実施例を基板に実
装した正面図およびその側面図である。
【図２】（ａ），（ｂ）は従来の縦型表面実装樹脂封止
型半導体装置の一例を基板に実装した正面図およびその
側面図である。
【符号の説明】
１ 封入樹脂 ２ 放熱板 ３ アイランド ４ 絶縁性接着剤 ５ 半導体チップ ６ 接続ワイヤ ７ 外部リード ８ 基板 ９ ダミー外部リード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 25/18 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/40 H01L 23/50 H01L 25/065 H01L 25/07 H01L 25/18

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 一端が基板の溝に挿され固定される放熱
    板と、アイランドの一方の面が絶縁性接着剤にて前記放
    熱板に固定される２つのリードフレームと、この２つの
    リードフレームの前記アイランドのそれぞれの他方の面
    に搭載される２つの半導チップと、前記放熱板の一部を
    外部に露出させて前記２つの半導体チップを封止する封
    入樹脂と、前記２つの半導体チップのそれぞれに接続し
    前記放熱板を挟んで前記封入樹脂から導出される先端が
    直角に折り曲げられ前記基板に接続するとともに位置決
    めを行う外部リードとを有することを特徴とする縦型表
    面実装樹脂封止型半導体装置。
JP14246393A 1993-06-15 1993-06-15 縦型表面実装樹脂封止型半導体装置 Expired - Lifetime JP2880878B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14246393A JP2880878B2 (ja) 1993-06-15 1993-06-15 縦型表面実装樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14246393A JP2880878B2 (ja) 1993-06-15 1993-06-15 縦型表面実装樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH0714951A JPH0714951A (ja) 1995-01-17
JP2880878B2 true JP2880878B2 (ja) 1999-04-12

Family

ID=15315906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14246393A Expired - Lifetime JP2880878B2 (ja) 1993-06-15 1993-06-15 縦型表面実装樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP2880878B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6065978B2 (ja) * 2013-07-04 2017-01-25 三菱電機株式会社 半導体装置の製造方法、半導体装置
US20160355210A1 (en) 2013-12-13 2016-12-08 Nsk Ltd. Electronic Control Unit, Electric Power Steering Device, and Vehicle
JP2015120367A (ja) * 2013-12-20 2015-07-02 日本精工株式会社 電子制御ユニット、電動パワーステアリング装置及び車両

Also Published As

Publication number Publication date
JPH0714951A (ja) 1995-01-17

Similar Documents

Publication Publication Date Title
US5773313A (en) Semiconductor device and method of producing the same
JP2671922B2 (ja) 半導体パッケージ
US6534858B2 (en) Assembly and methods for packaged die on pcb with heat sink encapsulant
KR950030323A (ko) 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈
KR960039449A (ko) 반도체 패키지, 리드프레임 및 제조방법
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JPH02310954A (ja) リードフレーム及びそれを用いた半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH0637217A (ja) 半導体装置
JPH0661408A (ja) 表面実装型半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JPS6329413B2 (ja)
JPH0658939B2 (ja) 半導体装置
JP2646994B2 (ja) ヒートシンク付ピングリッドアレイ
JPH05211247A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JPH06326236A (ja) 樹脂封止型半導体装置
JPH02146751A (ja) 半導体装置
JP2646988B2 (ja) 樹脂封止型半導体装置
JP2003007967A (ja) 半導体装置およびその製造方法並びに実装構造体
KR100203936B1 (ko) 모듈 패키지
JP2663860B2 (ja) 樹脂封止型半導体装置
KR19980039679A (ko) 리드온칩 에어리어 어레이 범프드 반도체 패키지
JPH05206319A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990105