KR0134816Y1 - 다면 패키지 - Google Patents

다면 패키지 Download PDF

Info

Publication number
KR0134816Y1
KR0134816Y1 KR2019950043144U KR19950043144U KR0134816Y1 KR 0134816 Y1 KR0134816 Y1 KR 0134816Y1 KR 2019950043144 U KR2019950043144 U KR 2019950043144U KR 19950043144 U KR19950043144 U KR 19950043144U KR 0134816 Y1 KR0134816 Y1 KR 0134816Y1
Authority
KR
South Korea
Prior art keywords
fixed
chip
package
planar material
chips
Prior art date
Application number
KR2019950043144U
Other languages
English (en)
Other versions
KR970046918U (ko
Inventor
유영헌
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR2019950043144U priority Critical patent/KR0134816Y1/ko
Publication of KR970046918U publication Critical patent/KR970046918U/ko
Application granted granted Critical
Publication of KR0134816Y1 publication Critical patent/KR0134816Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 표면실장용 다면 패키지(Package)에 관한 것으로써, 좀더 구체적으로는 그 구조를 개선하여 표면실장효율을 극대화시킬 수 있도록 한 것이다. 이를 위해, 복수개의 칩(2)이 표면에 고정된 평면소재(1)와, 상기 칩의 패들과 단자가 각각 고정된 탭 테이프(3)와, 상기 평면소재에 고정된 칩이 측면을 향하도록 평면소재에 고정되는 다면체의 몸체(4)와, 상기 탭 테이프의 실장부위만 외부로 노출되게 평면소재를 감싸는 밀봉부재(5)로 구성하여서 된 것이다.

Description

다면 패키지
제1도는 본 고안의 평면소재에 복수개의 칩이 고정된 정면도.
제2도는 제1도의 각 칩에 탭 테이프가 고정된 정면도.
제3도는 탭 테이프가 고정된 평면소재를 몸체에 고정시킨 상태의 사시도.
제4도는 몰딩완료후의 완성된 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 평면소재 2 : 칩
3 : 탭 테이프 4 : 몸체
5 : 밀봉부재
본 고안의 표면실장용 다면 패키지(Package)에 관한 것으로써, 좀더 구체적으로는 그 구조를 개선하여 동일부품을 동시에 여러개 실장시 표면실장효율을 극대화시킬 수 있도록 한 것이다.
종래에 알려진 반도체중 하나의 반도체 부품(패키지)에 내장되는 칩의 개수에 의해 분류하여 보면 DIP(Dual Inline Package), QFP(Quad Flat Package), SOP(Small Outline Package), TAB(Tape Automated Bonding), BGA(Ball Gid Array)등과 같이 1개의 부품에 1개의 칩이 내장되는 패키지와, 여러개의 칩이 하나의 몸체에 내장되는 모듈(Module)이나, H(Hybrid) IC등이 알려져 있다.
1개의 부품에 1개의 칩이 내장된 패키지는 유통되는 패키지가 거의 대부분을 차지할 정도로 널리 알려져 있는 것으로써, 그 구성을 살펴보면, 칩을 지탱해 주는 패들(Paddle)부위, 칩의 단자와 와부리드를 연결하는 와이어, 상기 칩과 와이어를 감싸 보호하는 에폭시 또는 세라믹 등으로 구성되어 있다. 상기한 구성중 와이어대신에 탭 테이프를 사용하는 TAB(Tape Automated Bonding)타입도 알려져 있다.
또한, 칩을 직접 기판에 실장하는 BGA(Ball Gid Array)타입도 알려져 있는데, 이들은 1개의 칩에 1개의 몸체로 구성되어 대개 부품의 X-Y면을 이용하여 기판에 실장하게 된다.
한편, 여러개의 칩이 하나의 몸체에 내장되는 모듈(Module)이나, H(Hybrid) IC 등은 1개의 몸체내에 여러개의 칩이 동시에 내장되어 일정한 기능을 수행하는 것이 대부분인데, 이들 또한, 부품의 X-Y면을 이용하여 기판에 실장된다. 즉, 종래의 패키지들은 웨이퍼에서 절단된 개개의 칩이 부품의 X-Y면에 부착되고, 단자가 있는 칩의 상면은 부품의 상면을 향하도록 내장되므로 기판에 실장시 항상 상면을 향하게 된다.
그러나 SIP 또는 TO-220 타입의 경우 실장시 칩이 측면을 향하는 경우도 있지만, 이 경우에도 패키지에는 1개의 칩만이 실장될 뿐이다.
이와 같이 종래에 알려진 패키지에는 1개의 칩만이 내장되므로 인해 실장효율이 떨어지게 됨은 물론 실장에 따른 재료비도 상승되는 문제점이 있었다. 여러개의 칩이 하나의 몸체에 내장되는 모듈(Module)이나, H(Hybrid) IC인 경우에는 상기한 문제점을 어느 정도 극복하지만, 표면적을 많이 차지하게 되는 문제점을 갖게 된다.
본 고안은 종래의 이와 같은 문제점을 해결하기 위해 안출한 것으로 탭 테이프를 이용하여 다면체상에 필요에 따라 여러개의 칩을 동시에 내장시킬 수 있도록 하므로써, 실장효율을 극대화시킬 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 형태에 따르면, 복수개의 칩이 표면에 고정된 평면소재와, 상기 칩의 패들과 단자가 각각 고정된 탭 테이프와, 상기 평면소재에 고정된 칩이 측면을 향하도록 평면소재에 고정되는 다면체의 몸체와, 상기 탭 테이프의 실장부위만 외부로 노출되게 평면소재를 감싸는 밀봉부재로 구성됨을 특징으로 하는 다면 패키지가 제공된다.
이하, 본 고안을 일 실시예로 도시한 첨부된 도면 제1도 내지 제4도를 참고로 하여 더욱 상세히 설명하면 다음과 같다.
첨부도면 제1도는 본 고안의 평면소재에 복수개의 칩이 고정된 정면도이고 제2도는 제1도의 각 칩에 탭 테이프가 고정된 정면도이며 제3도는 탭 테이프가 고정된 평면소재를 몸체에 고정시킨 상태의 사시도이고 제4도는 몰딩완료 후의 완성된 사시도이다.
본 고안은 평면소재(1)의 표면에 복수개의 칩(2)이 고정되어 있고 상기 칩의 패들(도시는 생략함)에는 탭 테이프(3)의 단자가 각각 고정되어 있으며 다면체의 몸체(4)에는 상기 평면소재(1)에 고정된 칩(2)이 측면을 향하도록 평면소재(1)가 고정되어 있다.
그리고 상기 몸체(4)에 고정되어 상기 몸체의 하방으로 노출되는 탭 테이프(3)의 실장부위만 외부로 노출되게 평면소재(1)가 밀봉부재(5)로 감싸여져 있다. 상기한 바와 같이 몸체(4)를 밀봉부재(5)로 밀봉시 몸체(4)의 상면이 외부로 노출되도록 하고, 몸체는 구리 또는 알루미늄재질로 하도록 되어 있다.
이는 패키지의 동작시 발생되는 열을 외부로 신속하게 방열시키기 위함이다.
이와 같이 구성된 본 고안의 작용, 효과를 설명하면 다음과 같다.
먼저, 평면소재(1)의 일측면에 복수개의 칩(2)을 에폭시(Epoxy)등의 접착제로 고정하는데, 상기 평면소재는 반드시 부도체를 사용하여야 된다.
이는 상기 복수개의 칩(2)을 각각 절연시키기 위함이다.
이러한 상태에서 각 칩(2)의 패들(도시는 생략함)에 탭 테이프(3)의 단자를 리플로우방식(Reflow)에 의해 납땜하여 신호가 인가되도록 한다.
이와 같이 평면소재(1)에 고정된 칩(2)에 탭 테이프(3)를 각각 고정시키고 나면 상기 칩(2)의 개수에 알맞는 다면체의 몸체(4) 측면에 평면소재(1)를 고정한다. 그후, 외부회로만 남기고 전체를 에폭시 또는 세라믹으로 몰딩하게 되는데, 이때 상기 몸체(4)의 상면은 오부로 노출되도록 한다.
이에 따라 패키지의 동작시 발생되는 열을 외부로 노출된 몸체(4)의 상면을 통해 신속하게 방열시키게 된다.
한편, 몰딩공정이 여의치않을 경우에는 코팅 등 다른 밀봉방법을 이용할 수도 있다.
상기한 바와 같이 성형된 패키지는 기판상에 동일부품을 동시에 여러개 실장할 경우 실장되는 면적을 최소화하게 됨은 물론 동작시 열이 많이 발생되는 부품인 경우에는 발생된 열을 신속하게 방열시키게 되므로 패키지의 특성이 저하되는 것을 미연에 방지하게 되는 효과를 얻게 된다.

Claims (3)

  1. 복수개의 칩이 표면에 고정된 평면소재와, 상기 칩의 패들과 단자가 각각 고정된탭 테이프와, 상기 평면소재에 고정된 칩이 측면을 향하도록 평면소재에 고정되는 다면체의 몸체와, 상기 탭 테이프의 실장부위만 외부로 노출되게 평면소재를 감싸는 밀봉부재로 구성됨을 특징으로 하는 다면 패키지.
  2. 제1항에 있어서, 몸체의 상면이 외부로 노출되도록 함을 특징으로 하는 다면 패키지.
  3. 제1항 또는 제2항에 있어서, 몸체를 구리 또는 알루미늄으로 함을 특징으로 하는 다면 패키지.
KR2019950043144U 1995-12-18 1995-12-18 다면 패키지 KR0134816Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950043144U KR0134816Y1 (ko) 1995-12-18 1995-12-18 다면 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950043144U KR0134816Y1 (ko) 1995-12-18 1995-12-18 다면 패키지

Publications (2)

Publication Number Publication Date
KR970046918U KR970046918U (ko) 1997-07-31
KR0134816Y1 true KR0134816Y1 (ko) 1999-01-15

Family

ID=19435338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950043144U KR0134816Y1 (ko) 1995-12-18 1995-12-18 다면 패키지

Country Status (1)

Country Link
KR (1) KR0134816Y1 (ko)

Also Published As

Publication number Publication date
KR970046918U (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6545347B2 (en) Enhanced leadless chip carrier
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6929976B2 (en) Multi-die module and method thereof
US7247944B2 (en) Connector assembly
JPH1084071A (ja) 積層リードフレームを用いたチップスケールパッケージの製造方法
JPH08306723A (ja) 電子回路盤とその製造方法
US6798074B2 (en) Method of attaching a die to a substrate
JPH0677398A (ja) オーバモールド形半導体装置及びその製造方法
KR0134816Y1 (ko) 다면 패키지
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR100419950B1 (ko) 가용성회로기판을이용한볼그리드어레이반도체패키지의제조방법
KR970010677B1 (ko) 리드프레임 구조
KR100567045B1 (ko) 반도체 패키지
KR19980022527A (ko) 클립 리드를 갖는 칩 스케일 패키지
KR940010298A (ko) 반도체 패키지 및 그의 제조방법
JPH08148620A (ja) 半導体パッケージ及びその実装方法
JPH0714951A (ja) 縦型表面実装樹脂封止型半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
US20040217449A1 (en) Electronic component packaging

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee