JPH0677398A - オーバモールド形半導体装置及びその製造方法 - Google Patents
オーバモールド形半導体装置及びその製造方法Info
- Publication number
- JPH0677398A JPH0677398A JP5187240A JP18724093A JPH0677398A JP H0677398 A JPH0677398 A JP H0677398A JP 5187240 A JP5187240 A JP 5187240A JP 18724093 A JP18724093 A JP 18724093A JP H0677398 A JPH0677398 A JP H0677398A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- conductive traces
- semiconductor die
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
装置(10)を低価格で製造できるようにする。 【構成】 第1の半導体ダイ(20)が基板(12)上
の第1の導電性トレース(14)に相互接続され、かつ
パッケージ本体(24)が第1のダイ及び前記トレース
の一部の周りに形成される。第2の半導体ダイ(27)
が基板の第2の面上の第2のトレース(16)に相互接
続される。第2のパッケージ本体(28)が第2のダイ
及び前記トレースの一部(16)の周りに形成される。
半田ボール(32)がパッケージ本体(28)の周囲の
第2のトレース(16)の露出部分に結合され各ダイに
対し外部電源及びグランド接続を確立する。エッジリー
ド(36)が外部的に基板(12)の周囲のトレース
(14)及び(16)に半田付けされ残りの電気的接続
を確立する。
Description
に関し、かつより特定的には複数の電子部品または構成
要素を有するオーバモールドされた半導体装置およびそ
のような装置の製造方法に関する。
ンシューマ製品、自動車、集積回路カード、その他に広
く用いられている。これらの用途の多くにおいて重要な
半導体装置の1つの特徴は、半導体ダイ(semico
nductor die)およびその中に半導体ダイが
収容されるパッケージの双方を含む、半導体装置の小さ
なサイズである。装置の寸法をできるだけ小さく保つこ
とは単一チップの装置にとって重要であるばかりでな
く、マルチチップ装置にとっても重要である。しかしな
がら、半導体装置の全体のサイズが増大する傾向にある
か、あるいはエンドユーザが取り扱うのが困難になるよ
うな非常に微細なリードピッチを有する装置となるよう
な、付加的なI/Oに対する競合する希望が存在する。
て、製造者はまた装置の製造の低いコストを維持するこ
とに駆り立てられる。半導体ダイ以外の半導体装置を製
造する上でのかなりの材料コストになるのがリードフレ
ームである。多くの装置に対し、各半導体ダイのために
カスタム化されたリードフレームが設計されかつ製造さ
れなければならずこれはコストおよび時間がかかる。
それは多チップ装置は基板、例えばプリント回路(P
C)基板上のデバイスのパッキング密度をかなり増大す
るからである。しかしながら、多チップ装置の産業上の
受入れを遅らせている1つの問題は許容できない製造コ
ストである。多くの多チップ装置は高価なセラミック基
板を使用しかつ半導体ダイ上に付加的な薄膜プロセスを
使用し、該プロセスは製造コストを大幅に増大させる。
法の内のいずれか1つによってパッケージングされる。
1つの方法では、半導体ダイ、または複数のダイ、はパ
ッケージに入れられ、該パッケージは次に個別に回路基
板上に装着される。別の方法では、半導体ダイ、または
複数のダイ、は回路基板上に直接実装され、かつ次に保
護用の封じ構造が設けられる。上記第1の方法はダイが
パッケージによって密閉されかつ保護されるという利点
を有する。パッケージに入れられた装置は試験し、取り
扱い、かつ組込むのが容易であり、かつ封じパッケージ
は環境に対し所望の程度の保護を提供する。これに対
し、ダイが直接基板に接続される上記第2の方法はダイ
によって必要とされる面積を最小化し、かつ従って非常
に高い基板実装密度を可能にする。しかしながら、この
方法では、パッケージングされていないダイは取り扱
い、試験、および組込みがそれ程容易ではなく、かつ環
境の望ましくない影響によりさらされ易い。
体ダイス(dice)を基板上に実装することに加え
て、基板スペースは半導体装置を縦方向に実装すること
により節約できる。縦形装置はそれらが非常に狭い横方
向断面を有するため魅力的であり、より大きな回路基板
実装密度を可能にする。典型的な縦方向実装装置はジグ
ザグインラインパッケージ(ZIP)であり、リードは
該パッケージのより下のエッジを通って出る。ZIPの
不都合はそれがスルーホール形のパッケージであり、か
つリードが損傷または曲がることがありこれは基板に対
する接続を信頼性のないものにするということである。
他の形式の縦形装置はシングルインライン・メモリモジ
ュール(SIMM)である。SIMMは実際にはソケッ
トにプラグインするためのエッジコネクタを有する基板
上に装着された複数の個別にパッケージングされた装置
からなる。
都合は個別パッケージによるその大きさである。SIM
Mのさらに他の不都合は各々の半導体ダイを別個にパッ
ケージングする組立てプロセスに関連するコストであ
る。
ジングされた装置の大きさを増大させることなく、多チ
ップモジュールを実現可能な低価格、オーバモールド形
半導体装置およびその製造方法を提供することにある。
の実施例によれば、半導体装置は基板の表面上に導電性
トレースのパターンが設けられる該基板を準備すること
により製造される。少なくとも1つの電子部品または要
素が前記導電性トレースのパターンに相互接続され、か
つパッケージ本体は前記電子部品および前記導電性トレ
ースのパターンの第1の部分の回りにオーバモールドさ
れ、前記導電性トレースのパターンの第2の部分を露出
した状態とする。複数の半田ボールが前記導電性トレー
スの第2の部分の一部に取り付けられ、かつ複数のエッ
ジリードが外部的に基板の周辺に接続され、前記複数の
半田ボールおよび前記複数のエッジリードの双方は装置
に対する外部電気接続を提供する。
付の図面と共に以下の詳細な説明からより明瞭に理解で
きるであろう。図面は必ずしも寸法通り描かれておら
ず、かつ特に示されていない本発明の他の実施例も存在
し得ることを指摘することが重要である。
の1実施例にかかわるプロセス段階を示し、図4はさら
に完成したマルチチップ半導体装置10を示す。図2
は、図1の別のプロセス段階を示すが、図3〜図4に示
された残りのプロセス段階に影響しない。図1に示され
るように、基板12が準備され、該基板12の第1の側
に導電性トレース(coductive trace
s)の第1のパターン14が設けられかつ該基板12の
第2の反対側に導電性トレースの第2のパータン16が
設けられる。基板12は樹脂充填ガラス繊維からなる伝
統的なプリント回路基板とすることができ、例えば基板
の頭部面および底部面の双方に導電性トレースのパター
ン14および16を有するFR4またはG10材料であ
る。PCB基板上に導電性トレースのパターンを形成す
る方法は技術的によく知られている。図1に示されるよ
うに、基板12の第1の(頭部)面上にあるトレース1
4の一部は基板12の第2の(底部)面上のトレース1
6の一部と複数の導電性スルーホール18によって接続
されており、これは各トレースが装置の部品間で共有で
きるようにするためである。共有トレースの典型的な例
は電源のために使用されるトレースおよびグランドのた
めに使用されるトレースを含む。
ワイヤボンド22によって導電性トレースの第1のパタ
ーン14に電気的に接続されている。しかしながら、テ
ープ自動化ボンディング(TAB)、フリップチップ/
ダイレクトチップ取り付け、その他のような他の電気的
接続の方法も使用できる。ダイ20はまた機械的に基板
12に取り付けられている。機械的な取り付けはダイ取
り付けエポキシまたは任意の他の適切な接着媒体を使用
することによって行うことができる。ダイ20が導電性
トレース14に電気的に接続された後、第1のモールド
操作が行われて半導体ダイ20、ワイヤボンド22、お
よび導電性トレースの第1のパターン14の第1の部分
を封じ材料でオーバモールドし第1のパッケーシゲ本体
24を形成する。パッケージ本体24は、トランスファ
モールドのような、伝統的な方法で形成され、その場合
半導体ダイ20が取り付けられた基板12はモールドキ
ャビティ内に挿入されかつ封じ材料が該キャビティ内に
高い温度および高い圧力で送り込まれる。あるいは、パ
ッケージ本体24はインジェクションモールド、ポアモ
ールド(pour molding)、あるいは「グロ
ブトップ(glob−top)」プロセスで形成でき
る。これらのオーバモールド形操作の各々において、封
じ材料は基板12の一方の側に形成される。該封じ材料
は従って半導体ダイ、ワイヤボンド、および導電性トレ
ース14のパターンの少なくとも第1の部分をおおう。
20のためのフリップチップ取り付け方法が示されてい
る。複数の半田バンプ(solder bumps)2
5が使用されてダイ20を直接基板12に取り付ける。
フリップチップ/ダイレクトチップ取り付けが使用され
る場合、半田バンプ25のアンダフィリング(unde
rfilling)26がモールド操作の前に必要であ
る。アンダフィリング26は典型的には低い粘性を有す
るポリマ接着材料である。アンダフィリング26はダイ
20の下の容積を完全に満たす。アンダフィリング26
はまたダイのためのストレス緩和媒体として作用する。
アンダフィリング26はストレス緩和媒体であるから、
アンダフィリングのために使用される材料はシリコンダ
イ20と基板12との間の熱的不整合を最小化するよう
にアンダフィリング26の熱膨脹係数を制御するために
適切な量の添加材料を有するべきである。いったんダイ
20が基板12に対してフリップチップ接合されると、
オーバモールド操作は上に述べたように行うことができ
る。
0は導電性トレース14を介して機能的に試験すること
ができる。ダイ20の試験は現存する試験方法および装
置を使用して行うことができ、例えば伝統的な試験プロ
ーブ、ポーゴーピン(pogo−pins)、またはソ
ケットを使用して行うことができる。
ダイ27、または他の電子部品が、図3に示されるよう
に、基板12の第2の面に実装される。図3は、半導体
ダイ27が半導体ダイ20のすぐ反対側に装着されてい
るように示されているが、そのような配置は本発明を実
施する上で必ずしも必要なものではない。ダイ27は、
導電性トレース16の第2の部分に対する適切な相互接
続が可能な限り、基板12の第2の面上の任意の位置に
配置できる。図3に示されるように、半導体ダイ27は
ワイヤボンド22を使用して導電性トレース13に電気
的に接続されている。
り付けられかつ適切な相互接続が導電性トレース16に
対して行われた後、第2のモールド段階が行われて第2
のパッケージ本体28が形成され、この場合導電性トレ
ース16の一部は半導体ダイ27への電気的アクセスを
可能にするため露出されている。パッケージ本体28は
またパッケージ本体24と同様のオーバモールドされた
樹脂パッケージ本体である。2つのパッケージ本体の間
の1つの差異はパッケージ本体28はパッケージ本体2
4よりも小さいことである。本発明によれば、下側のパ
ッケージ本体28は上側のパッケージ本体24よりも小
さくして電気的接続が基板の底部表面領域上の導電性ト
レースの第2の部分に対して行うことができるようにす
べきである。モールドされると、パッケージ本体28は
導電性トレースの一部16をパッケージ本体28の周囲
に露出する。
32が取り付けられかつ電気的に導電性トレース16の
露出部分の一部に結合される。該半田ボールは装置から
次のレベルの基板、例えばPC基板、に対し熱的経路を
も形成することができる。半田ボール32およびトレー
ス16の接着性および該トレースの半田ぬれ性(sol
der−wettability)を改善するため、中
間導電層(図示せず)を前記導電性トレースの露出部分
に加えることができる。接着性およびぬれ性を促進する
ために使用する共通の材料は金、銅、その他を含む。複
数の半田ボール32は、図4に示されるように、パッケ
ージ本体28を超えて存在するよう十分な大きさのもの
とすべきである。半田ボールがパッケージ本体28を超
えて存在することは該半田ボールがパッケージ本体から
の妨害なしに基板に容易に結合できるようにさせる。
(tapered)側壁30を有することに注目すべき
である。本発明の要求ではないが、本発明にかかわる装
置の底部側に形成されるパッケージのための傾斜した側
壁は半田ボールの取り付けを容易にする。半田ボール位
置に隣接するパッケージ本体上の縦方向の側壁は半田ボ
ールを定位置に配置するために使用される製造機器を妨
げる。傾斜した側壁は種々の製造機器を収容するための
より多くのスペースを提供する。傾斜した側壁はまたパ
ッケージ本体をモールド用ツールから解放する上での助
けとなる。
られかつ電気的に基板12の周囲の回りの上部および下
部導電性トレース14および16の一方または双方に結
合された複数のエッジリード36が示されている。これ
らのリードは、0.65mmまたは0.5mmのよう
な、標準のリードピッチを有するストリップ形式で商業
的に入手可能であり、かつリフロー処理によって導電性
トレース14および16に半田付けされる。複数のリー
ド36が取り付けられた後、それらは所望のリード形状
にトリミングされかつ形成することができる。この図で
は、各リードはかもめの羽根形状(gull−wing
configuration)に形成されているが、
Jリード(J−leaded)のような、他の形状もま
た可能である。
の理由で有利である。各々の特定の半導体ダイに対しコ
ストおよび時間を浪費するリードフレームをカスタム化
する代わりに、基板12とその付随する導電性トレース
のパターン14および16のみが与えられたダイに対し
てカスタム化されればよい。基板の変更はリードフレー
ムの設計変更よりもより早いサイクルタイムを有する単
純なマスクの変更のみを必要とし、数週間に対する数日
の違いになる。さらに、5mm×5mm〜40mm×4
0mmのボディサイズを有しリードの数が32〜520
の範囲の、同じリードピッチが半導体装置に対して使用
できる。モールド段階の後に外部リードを取り付ける他
の利点は、一般にリードフレームにおいて使用されてい
る、ダムバー(dam bar)が必要なくなり、従っ
てダムバーを除去する引き続く処理段階が除去される。
金属リードフレームを有する伝統的な半導体装置におい
ては、ダムバーはモールド操作の間にモールドコンパウ
ンドのフラッシュおよびはみだし(bleeding)
を制御するために使用されるリードの間の物理的障壁で
ある。このダムバーは次の操作で装置から機械的に除去
されリードをショートしないようにしなければならな
い。リード間のダムバーを除去することはリードピッチ
がより微細になるに応じてより困難になる。従って、ダ
ムバーの除去ステップがなければ組立てプロセスはより
容易に制御可能になる。
導体装置10を示しており、この場合該装置は位置的に
半田ボール32およびエッジリード36に対応する複数
の導電性トレース40を有する、PC基板のような、伝
統的な基板38上に配置されている。複数の半田ボール
32は電源およびグランド接続のために使用できる。装
置と電源およびグランド面との間の短い距離のため、該
装置のインダクタンスおよび抵抗は最小限に保たれる。
従って、装置における半田ボールおよびエッジリードの
組合わせはパッケージングされた装置のサイズを増大さ
せることなく増大したI/Oを可能にする。
製造上の種々のポイントで行うことができる。例えば、
ダイは第2のモールドプロセスの後であるが、半田ボー
ルが取り付けられる前に機能的に試験することができ
る。あるいは、試験は半田ボールが取り付けられた後に
行うことができる。しかしながら、装置10に対する最
も高い歩留りのダイを得るために、始めにより低い歩留
りのダイが組立てられ、かつ2番目により高い歩留りの
ダイが組立てられることが推奨される。そうすることに
より、最も不良になり易いダイは第1のモールド段階の
後でかつ付加的な部品が基板の他の側に取り付けられる
前に行われる第1の機能試験操作の間に識別される。初
期の不良の識別は第1のモールドプロセスの後までの不
必要な製造ステップを除去する。図面に関しては、図3
および図4に示された各ステップはもしダイ20が不良
部品であると記録されれば除去され、かつ引き続く製造
コストが避けられる。あるいは、もしダイ27がダイ2
0よりも低い歩留りのものであれば、製造は不良が識別
される前に第2の封じ段階まで継続することが生じ易
い。
示されるように、かつ前に述べたように、パッケージ本
体28は基板12の第2の面の全表面領域をおおってお
らず、従って導電性トレースの一部16を露出してい
る。導電性トレース16はパッケージ本体28の周囲に
複数の半田パッド42を有する。半田ボール32は電気
的かつ物理的に半田パッド42に結合されている。半田
パッド42に加えて、導電性トレース16はまた基板1
2の周辺に複数のエッジコネクタ44を有する。エッジ
リード36は電気的かつ物理的にこれらのエッジコネク
タ44に結合されている。基板12の第1の(上部)側
もまた導電性トレース14のパターンの一部としてエッ
ジコネクタを有する。任意選択的なプロセス段階はエッ
ジリードをそれらがエッジコネクタに半田付けされた後
にポリマによってコーティングすることであり、半田接
合に機械的強度を加えかつそれらを可能な腐食またはリ
ード間のリーケージから保護する。
面は装置12に関して上に説明したものと同じまたは同
様の要素の多くを導入している。従って、同様の参照数
字は引き続くいくつかの図面にわたり同じまたは対応す
る部分を示している。
のプロセス段階を示す。この実施例では、図1において
説明された方法が使用されて半導体ダイ20を基板12
上に組立てる。いったん半導体ダイ20が基板12の第
1の側に装着され、ワイヤボンドされかつオーバモール
ドされると、基板12は第2の電子部品の装着のために
反転される。図6に示されるように、抵抗、ダイオー
ド、デカップリング容量、その他のような、受動電子部
品50が半田接合51によって導電性トレース16に電
気的に結合されている。電子部品50は封じ材料によっ
てオーバモールドされる必要はない。いったん部品50
が基板12の第2の面に取り付けられると、半田ボール
32およびエッジリード36は上に述べたように基板に
取り付けることができ、図7に示されるような半導体装
置52が形成される。
ボード62上に縦方向に実装された半導体装置60の断
面図を示す。装置60は通常のパッドアレイキャリアの
ような第1の段階によって処理されかつ組立てられる。
半導体ダイ64はワイヤボンド70によって導電性トレ
ース68のパターンを有する基板66に実装されかつ電
気的に接続される。しかしながら、テープ自動化ボンデ
ィング(TAB)、フリップチップ/ダイレクトチップ
取り付け、その他のような、他の電気的接続方法も使用
できる。ダイ64が電気的に導電性トレース68に接続
された後、オーバモールド操作が行われて半導体ダイ6
4、ワイヤボンド70、および導電性トレースのパター
ンの第1の部分68が封じ材料によっておおわれパッケ
ージ本体72が形成される。パッケージ本体72は、ト
ランスファモールドのような、伝統的な方法で形成され
る。あるいは、パッケージ本体72はまたインジェクシ
ョンモールド、ポアモールド(pour moldin
g)、あるいは「グロブトップ(glob−top)」
プロセスによって形成できる。これらのオーバモールド
形式の操作の各々において、封じ材料は基板66の一方
の側に形成される。封じ材料は従って半導体ダイ64、
ワイヤボンド70、および導電性トレースのパターンの
少なくとも第1の部分68を取り囲む。しかしながら、
前の実施例と異なり、装置60の1つのエッジに沿った
導電性トレースの一部のみが露出されており、従ってシ
ングル・イン・ラインコンタクト構成を与えている。
4は導電性トレース68を介して機能的に試験できる。
いったんダイが機能することが確認されれば、複数の半
田ボール74が導電性トレース68の一部である半田ラ
ンド76に取り付けられる。半田ランド76はパッケー
ジ本体によっておおわれておらずかつ基板66の下部エ
ッジ78に沿って配置されている。下部エッジ78はP
Cボード62に挿入され、該PCボード62は半導体装
置60を縦方向に装着する目的でスロット80を有す
る。PCボード62は半田ボール74の位置に対応する
導電性トレース82を有し、挿入によって、半田ボール
74がトレース82と整列する。半田ボール74は次に
半導体装置60をPCボード62に強固に固定するため
にリフローされる。
導体装置86は本質的に図8の装置60と同じ要素を有
している。しかしながら、基板88は多層化されてお
り、それによって導電性トレース68′が該基板の両方
の面に導くことができるようになっている。図9の実施
例においては、複数の半田ボール74′が半田ランド7
6′の位置に対応する基板88の両方の面に取り付けら
れている。基板88の下部エッジ78′はPCボード9
0に挿入され、そこでPCボード90は半田ボール7
4′と整列された導電性トレース94を備えたスロット
92を有する。半田ボール74をリフローすることによ
り基板88の両側に対称的な半田接合が形成され縦方向
に実装された装置に対し強固なサポートを提供する。
し、この場合はマルチチップ半導体装置98がPCボー
ド90′上に縦方向に装着されている。この実施例で
は、半導体ダイ100は基板102の各々の側に実装さ
れ、それによって装置あたりのダイスの密度を増大して
いる。この実施例は基板の側部ごとに1つのダイのみを
示しているが、本発明は実際には側部ごとに1個のダイ
のみに限定されるものではなく、側部ごとに複数の半導
体ダイスを収容できる。従って、パッキング密度が装置
の縦方向装着によるのみならず各装置のマルチチップ能
力により増大される。図10においては、半田接合10
4は装置98がすでにPCボード90′にリフローされ
たものとして示されている。
の場合は半導体装置110は2つの構成の内の1つを持
つことができる。装置110はPC基板116に挿入す
るために基板114の両端にアライメント用ピン112
を持つことができ、あるいは装置110は該アライメン
ト用ピンなしに製造することもできる。アライメント用
ピンがない場合は、装置が基板に半田付けされる前に該
装置を定位置に保持するために配置用機器が必要であ
る。アライメント用ピン112を備えた実施例において
は、PC基板116は図8〜図10によるスロットの代
りに基板114の両端に2つの穴118を持つ。これら
の穴118はいずれの導電性トレースにも接続されてい
ない。複数の半田ボール74′が基板114の半田パッ
ド(図示せず)に取り付けられている。いったんピン1
12が穴118に挿入されると、半田ボール74′はP
C基板116上の導電性トレース120と接触を行な
う。基板114の下部エッジ120はピン112が穴1
18に挿入された時進行限界手段として作用する。半田
ボール74′は次にPC基板116にリフローされ、そ
れによって半導体装置110を定位置に保持する。
PC基板(図示せず)に装置を縦方向に装着するために
使用されるエッジ・ハーフビアス(edge half
−vias)126を備えた半導体装置124の斜視図
である。該ハーフビアス126は装置124の基板13
0の下部エッジ128にめっきされかつ配置されてい
る。図12にはハーフビアス126に取り付けられた複
数の半田ボール132も示されている。
PC基板134上に縦方向に配置された装置124が示
されている。図12の、半田ボール132は装置124
と導電性トレース136との間の物理的及び電気的半田
接続138を形成するためにリフローされている。この
実施例では、PC基板134は装置をPC基板上に装着
するためのスロットまたはホールを必要としない。
数多くの利点を示している。特に、PCB基板の手法を
利用する製造プロセスは低価格のマルチチップ半導体装
置を製造するのに使用できることが明らかとなった。さ
らに、本発明に係わるマルチチップ半導体装置のフット
プリント(footprint)は半導体ダイまたは他
の部品を装置内の2つの異なるレベルに持つことにより
非常に小さくすることができる。前記2つのレベルは2
つの封じ操作の結果として生成され、その内の第1のも
のは好ましくはより低い歩留りのダイを封入し、一方第
2のものはより高い歩留りのダイを封入するのに使用さ
れる。多くの伝統的なマルチチップ装置と異なり、機能
的な試験は第2の封入操作の前に行なうことができる。
従って、不良が早期に検出できかつ不必要なプロセスに
伴う製造コストが避けられる。
及び方法に関連する問題を克服するマルチチップ半導体
装置及びその製造のための方法が提供されたことが明ら
かである。本発明はその特定の実施例に関して説明され
かつ図示されたが、本発明はこれらの説明された実施例
に限定されるものではない。当業者は本発明の精神から
離れることなく変更及び修正を成すことが可能なことを
認識するであろう。例えば、基板上に使用される半導体
トレースのパターンは本発明によって限定されるもので
はない。該導電性トレースのパターンは装置において使
用される種々の半導体ダイ及び電子部品の形式及び形状
に依存する。さらに、多層基板をいずれかの実施例にお
いてもめっきされたスルーホールを有する基板と、ある
いは逆に、相互交換することが可能である。さらに、本
発明は使用されたいずれかの特定の数または種類の半導
体ダイに限定されるものではない。また、半導体ダイス
の代りに、あるいは半導体ダイスに加えて他の部品を使
用することができる。一例として、抵抗及び容量を含
む、通常使用される受動部品は本発明に係わる装置にお
いて有利に使用できる。さらに、装置を封入するための
説明されたもの以外の材料及び方法も可能である。ま
た、特に示されたもの以外の半田ボール構成または形状
も本発明を実施するうえで適切なものと予期される。さ
らに、装置をPC基板に取り付けるために半田ボールの
代りに導電性エポキシを使用することも可能である。さ
らに、示された実施例の内のいくつかは基板に半田付け
される代りにソケットに挿入されるようにすることもで
きる。従って、添付の特許請求の範囲で規定される範囲
内にある全てのそのような変形及び修正は本発明に含ま
れるものと考える。
例に係わるプロセス段階を示す断面図である。
る、フリップチップ/ダイレクトチップ取り付け方法を
示す断面図である。
例に係わる残りのプロセス段階を示す断面図である。
例に係わる残りのプロセス段階を示す断面図である。
である。
例に係わるプロセス段階を示す断面図である。
例に係わるプロセス段階を示す断面図である。
側に半田ボールを有する縦方向実装半導体装置を示す断
面図である。
半田ボールを有する縦方向実装多層基板半導体装置を示
す断面図である。
マルチチップ半導体装置を示す断面図である。
なアライメント用ピン構成を備えた縦方向実装半導体装
置を示す正面図である。
で充填されたエッジ・ハーフビアスを備えた半導体装置
を示す斜視図である。
ール接合によってPC基板上に縦方向に実装した状態を
示す正面図である。
Claims (8)
- 【請求項1】 オーバモールド形半導体装置(10)で
あって、 基板(12)であって、該基板の面上に導電性トレース
(14)のパターンを有し、該基板はまた外周を有する
もの、 前記導電性トレースのパターンに電気的に接続されかつ
実装された少なくとも1つの電子部品(20)、 前記電子部品及び前記導電性トレースのパターンの第1
の部分をオーバモールドし、前記導電性トレースのパタ
ーンの第2の部分を露出した状態に残すパッケージ本体
(24)、 前記導電性トレースのパターンの前記第2の部分の一部
上の複数の半田ボール(32)、そして前記基板の外周
に外部的に接続された複数のエッジリード(36)であ
って、前記複数の半田ボール及び前記複数のエッジリー
ドの双方は前記装置への外部電気接続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(10)。 - 【請求項2】 オーバモールド形半導体装置(52)で
あって、 基板(12)であって、該基板の第1の面上に第1のパ
ターンの導電性トレース(14)を有しかつ該基板の第
2の面上に第2のパターンの導電性トレース(16)を
有し、該基板はまた外周を有するもの、 前記基板の前記第1の面上の第1のパターンの導電性ト
レースに電気的に接続されかつ実装された第1の電子部
品(20)、 前記基板の第2の面上の前記第2のパターンの導電性ト
レースに電気的に接続されかつ実装された第2の電子部
品(50)、 前記第1の電子部品及び前記基板の第1の面上の第1の
パターンの導電性トレースの第1の部分をオーバモール
ドし、前記第1のパターンの導電性トレースの第2の部
分を露出した状態に残す第1のパッケージ本体(2
4)、 前記基板の第2の面上の複数の半田ボール(32)、そ
して前記基板の外周に外部的に接続された複数のエッジ
リード(36)であって、前記複数の半田ボール及び前
記複数のエッジリードの双方は前記装置への外部電気接
続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(52)。 - 【請求項3】 オーバモールド形半導体装置(10)で
あって、 基板(12)であって、該基板の第1の面上に第1のパ
ターンの導電性トレース(14)を有しかつ該基板の第
2の面上に第2のパターンの導電性トレース(16)を
有し、該基板はまた外周を有するもの、 前記基板の第1の面上において前記第1のパターンの導
電性トレースに電気的に接続されかつ実装された第1の
半導体ダイ(20)、 前記基板の第2の面上において前記第2のパターンの導
電性トレースに電気的に接続されかつ実装された第2の
半導体ダイ(27)、 前記第1の半導体ダイ及び前記基板の第1の面上の前記
第1のパターンの導電性トレースの第1の部分をオーバ
モールドし、該第1のパターンの導電性トレースの第2
の部分を露出した状態に残す第1のパッケージ本体(2
4)、 前記第2の半導体ダイ及び前記基板の第2の面上の前記
第2のパターンの導電性トレースの第1の部分をオーバ
モールドし、前記第2のパターンの導電性トレースの第
2の部分を露出した状態に残す第2のパッケージ本体
(28)、 前記基板の第2の面上の第2のパターンの導電性トレー
スの前記露出された第2の部分上の複数の半田ボール
(32)、そして前記基板の外周に外部的に接続された
複数のエッジリード(36)であって、前記複数の半田
ボール及び前記複数のエッジリードの双方は前記装置に
対し外部的電気接続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(10)。 - 【請求項4】 オーバモールド形半導体装置(52)で
あって、 基板(12)であって、該基板の第1の面上に第1のパ
ターンの導電性トレース(14)を有しかつ該基板の第
2の面上に第2のパターンの導電性トレース(16)を
有し、該基板はまた外周を有するもの、 前記基板の第1の面上において前記第1のパターンの導
電性トレースに電気的に接続されかつ実装された半導体
ダイ(20)、 前記基板の第2の面上において前記第2のパターンの導
電性トレースに電気的に接続されかつ実装された受動電
子部品(50)、 第1の半導体ダイ及び前記基板の第1の面上の第1のパ
ターンの導電性トレースの第1の部分をオーバモールド
し、前記第1のパターンの導電性トレースの第2の部分
を露出した状態に残す第1のパッケージ本体(24)、 前記基板の第2の面上の複数の半田ボール(32)、そ
して前記基板の外周に外部的に接続された複数のエッジ
リード(36)であって、前記複数の半田ボール及び前
記複数のエッジリードの双方は前記装置に対する外部的
電気接続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(52)。 - 【請求項5】 半導体装置(60)であって、 PCB基板(66)であって、該PCB基板のエッジ
(78)に沿って複数の半田ランド(76)を含む導電
性トレースのパターン(68)を有し、前記複数の半田
ランドはエッジコネクタとして使用されるもの、 前記PCB基板の第1の側に直接実装された第1の半導
体ダイ(64)であって、該第1の半導体ダイは前記導
電性トレースのパターンに電気的に結合されているも
の、 前記第1の半導体ダイ及び前記PCB基板の上の導電性
トレースのパターンの第1の部分を保護し、前記PCB
基板のエッジに沿った複数の半田ランドを露出した状態
に残す第1のパッケージ本体(72)、そして前記PC
B基板上の複数の半田ランドに取り付けられた複数の半
田ボール(74)、 を具備することを特徴とする半導体装置(60)。 - 【請求項6】 半導体装置(124)であって、 PCB基板(130)であって、該PCB基板(13
0)は該PCB基板のエッジ(128)に沿った複数の
めっきされたハーフビアス(126)を含む導電性トレ
ースのパターンを有し、前記複数のハーフビアスはエッ
ジコネクタとして使用されるもの、 前記PCB基板の第1の側に直接実装された半導体ダイ
であって、該半導体ダイは前記導電性トレースのパター
ンに電気的に結合されているもの、 前記半導体ダイ及び前記PCB基板上の導電性トレース
のパターンの第1の部分を保護し、前記PCB基板のエ
ッジに沿った複数のハーフビアスを露出した状態に残す
第1のパッケージ本体(72′)、そして前記PCB基
板上の複数のハーフビアスに取り付けられた複数の半田
ボール(132)、 を具備することを特徴とする半導体装置(124)。 - 【請求項7】 オーバモールド形半導体装置(10)を
製造する方法であって、 基板(12)であって該基板は該基板の第1の面上に第
1のパターンの導電性トレース(14)を有しかつ該基
板の第2の面上に第2のパターンの導電性トレース(1
6)を有し、該基板はまた外周を有するもの、を提供す
る段階、 前記基板の第1の面上においてダイ面を有する第1の半
導体ダイ(20)を実装しかつ導電性トレースの第1の
パターンに電気的に結合する段階、 前記第1の半導体ダイ及び前記基板の第1の面上の第1
のパターンの導電性トレースの第1の部分をオーバモー
ルドして第1のパッケージ本体(24)を形成し、前記
第1のパターンの導電性トレースの第2の部分を露出し
た状態に残す段階、 前記基板上の第1の半導体ダイを試験する段階、 前記基板の第2の面上において第2の半導体ダイ(2
7)を実装しかつ第2のパターンの導電性トレースに電
気的に接続する段階、 前記第2の半導体ダイ及び前記基板の第2の面上の第2
のパターンの導電性トレースの第1の部分をオーバモー
ルドして第2のパッケージ本体(28)を形成し、第2
のパターンの導電性トレースの第2の部分を露出した状
態に残す段階、 前記基板の第2の面上の第2のパターンの導電性トレー
スの前記第2の部分の上に複数の半田ボール(32)を
取り付ける段階、そして前記基板の外周に複数のエッジ
リード(36)を半田付けする段階であって、前記複数
の半田ボール及び前記複数のエッジリードの双方は装置
に対する外部的電気接続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(10)を製造する方法。 - 【請求項8】 オーバモールド形半導体装置(52)を
製造する方法であって、 基板(12)であって該基板は該基板の第1の面上に第
1のパターンの導電性トレース(14)を有しかつ該基
板の第2の面上に第2のパターンの導電性トレース(1
6)を有し、該基板はまた外周を有するもの、を準備す
る段階、 前記基板の第1の面上において半導体ダイ(20)を実
装しかつ第1のパターンの導電性トレースに電気的に結
合する段階、 前記半導体ダイ及び前記基板の第1の面上の第1のパタ
ーンの導電性トレースの第1の部分をオーバモールドし
て第1のパッケージ本体(24)を形成し、前記第1の
パターンの導電性トレースの第2の部分を露出した状態
に残す段階、 前記基板上の第1の半導体ダイを試験する段階、 前記基板の第2の面上において受動電子部品(50)を
実装しかつ第2のパターンの導電性トレースに電気的に
結合する段階、 前記基板の第2の面上の第2のパターンの導電性トレー
スに複数の半田ボール(32)を取り付ける段階、そし
て前記基板の外周に複数のエッジリード(36)を半田
付けする段階であって、前記複数の半田ボール及び前記
複数のエッジリードの双方は前記装置に対し外部的電気
接続を提供するもの、 を具備することを特徴とするオーバモールド形半導体装
置(52)を製造する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US907,970 | 1986-09-16 | ||
US07/907,970 US5239198A (en) | 1989-09-06 | 1992-07-02 | Overmolded semiconductor device having solder ball and edge lead connective structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0677398A true JPH0677398A (ja) | 1994-03-18 |
JP3366062B2 JP3366062B2 (ja) | 2003-01-14 |
Family
ID=25424943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18724093A Expired - Lifetime JP3366062B2 (ja) | 1992-07-02 | 1993-06-30 | オーバモールド形半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3366062B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001118983A (ja) * | 1999-09-01 | 2001-04-27 | S Three Inc | マルチチップモジュールのパッケージングプロセス |
JP2007134697A (ja) * | 2005-10-14 | 2007-05-31 | Honeywell Internatl Inc | 垂直に取り付けることのできるicパッケージを作る方法 |
JP2008218979A (ja) * | 2007-03-02 | 2008-09-18 | Samsung Electro-Mechanics Co Ltd | 電子パッケージ及びその製造方法 |
JP2008547215A (ja) * | 2005-06-24 | 2008-12-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 反り防止サブストレートおよびその製造方法 |
JP2009506534A (ja) * | 2005-08-25 | 2009-02-12 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
JP2011244008A (ja) * | 2011-08-05 | 2011-12-01 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
US8077478B2 (en) | 2005-03-17 | 2011-12-13 | Panasonic Corporation | Module board |
JP2012033969A (ja) * | 2011-10-31 | 2012-02-16 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
KR20140048672A (ko) * | 2012-10-16 | 2014-04-24 | 삼성전자주식회사 | 휴대용 단말기의 전자 부품 접속 장치 |
JP2015133417A (ja) * | 2014-01-14 | 2015-07-23 | 株式会社フジクラ | 半導体装置、及び撮像モジュール |
-
1993
- 1993-06-30 JP JP18724093A patent/JP3366062B2/ja not_active Expired - Lifetime
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4616974B2 (ja) * | 1999-09-01 | 2011-01-19 | エススリー グラフィックス カンパニー リミテッド | マルチチップモジュールのパッケージングプロセス |
JP2001118983A (ja) * | 1999-09-01 | 2001-04-27 | S Three Inc | マルチチップモジュールのパッケージングプロセス |
US8675369B2 (en) | 2005-03-17 | 2014-03-18 | Panasonic Corporation | Module board |
US8077478B2 (en) | 2005-03-17 | 2011-12-13 | Panasonic Corporation | Module board |
US8383954B2 (en) | 2005-06-24 | 2013-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Warpage preventing substrates |
JP2008547215A (ja) * | 2005-06-24 | 2008-12-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 反り防止サブストレートおよびその製造方法 |
JP4913134B2 (ja) * | 2005-06-24 | 2012-04-11 | 台灣積體電路製造股▲ふん▼有限公司 | 反り防止サブストレートおよびその製造方法 |
US9355992B2 (en) | 2005-08-25 | 2016-05-31 | Micron Technology, Inc. | Land grid array semiconductor device packages |
US8796836B2 (en) | 2005-08-25 | 2014-08-05 | Micron Technology, Inc. | Land grid array semiconductor device packages |
JP2009506534A (ja) * | 2005-08-25 | 2009-02-12 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
JP4919103B2 (ja) * | 2005-08-25 | 2012-04-18 | マイクロン テクノロジー, インク. | ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法 |
JP2013065869A (ja) * | 2005-10-14 | 2013-04-11 | Honeywell Internatl Inc | 垂直に取り付けることのできるicパッケージを作る方法 |
JP2007134697A (ja) * | 2005-10-14 | 2007-05-31 | Honeywell Internatl Inc | 垂直に取り付けることのできるicパッケージを作る方法 |
JP2008218979A (ja) * | 2007-03-02 | 2008-09-18 | Samsung Electro-Mechanics Co Ltd | 電子パッケージ及びその製造方法 |
JP2011244008A (ja) * | 2011-08-05 | 2011-12-01 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2012033969A (ja) * | 2011-10-31 | 2012-02-16 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
KR20140048672A (ko) * | 2012-10-16 | 2014-04-24 | 삼성전자주식회사 | 휴대용 단말기의 전자 부품 접속 장치 |
JP2015133417A (ja) * | 2014-01-14 | 2015-07-23 | 株式会社フジクラ | 半導体装置、及び撮像モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP3366062B2 (ja) | 2003-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5239198A (en) | Overmolded semiconductor device having solder ball and edge lead connective structure | |
US7400032B2 (en) | Module assembly for stacked BGA packages | |
US5925934A (en) | Low cost and highly reliable chip-sized package | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US6521997B1 (en) | Chip carrier for accommodating passive component | |
US9355992B2 (en) | Land grid array semiconductor device packages | |
JPH0621326A (ja) | Pcb基板上の多重パッケージ・モジュールとその作成方法 | |
US6245598B1 (en) | Method for wire bonding a chip to a substrate with recessed bond pads and devices formed | |
US7465607B2 (en) | Methods of fabrication of lead frame-based semiconductor device packages incorporating at least one land grid array package | |
JP2895022B2 (ja) | チップスケールパッケージの製造方法 | |
US20020031865A1 (en) | Method for fabricating a dual-chip package and package formed | |
JP3366062B2 (ja) | オーバモールド形半導体装置及びその製造方法 | |
JP4038021B2 (ja) | 半導体装置の製造方法 | |
US7100814B2 (en) | Method for preparing integrated circuit modules for attachment to printed circuit substrates | |
US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding | |
KR950014120B1 (ko) | 반도체 패키지의 제조방법 | |
JPH0870082A (ja) | 半導体集積回路装置およびその製造方法ならびにリードフレーム | |
US20030214019A1 (en) | Packaging system for semiconductor devices | |
KR100771860B1 (ko) | 솔더볼을 사용하지 않는 반도체 패키지 모듈 및 그 제조방법 | |
KR100195507B1 (ko) | 박형 반도체 칩 패키지 소자 | |
JP2004179300A (ja) | 半導体装置およびその製造方法 | |
KR20020057358A (ko) | 멀티칩 모듈 패키지 및 제조방법 | |
JPH06224323A (ja) | 半導体装置及びその製造方法 | |
JPH04364769A (ja) | リードフレーム及び半導体装置 | |
KR19980025869A (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 7 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101101 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111101 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121101 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131101 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |