JPH04364769A - リードフレーム及び半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はリードフレーム及び半導
体装置に関する。

【０００２】

【従来の技術】近年回路部品の高密度実装化が進み、抵
抗やコンデンサ、ダイオード等の各種回路部品をひとつ
のセラミック回路基板上に作り込んだハイブリッドＩＣ
製品などが使用されている。これらの製品は抵抗等の回
路部品をチップモジュール化することによって高密度実
装を可能にしたものである。ハイブリッドＩＣを実装す
る場合はメタルケース内にハイブリッドＩＣを収納して
実装したり、実装基板の端子にハイブリッドＩＣの端子
をはんだ付けしたりして実装している。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ハイブリッドＩＣは高密度実装の面から見た場合は十分
とはいえないこと、また樹脂封止した半導体装置のよう
にパッケージ内に素子を封止した製品とくらべるとその
取扱い性に劣るという問題点がある。また、一方、近年
セラミックパッケージ製品が多用されるようになってき
たことに伴い、セラミックに配線パターン等を形成する
ための印刷技術が格段に進歩し、きわめて微細なパター
ンを高精度で形成することが容易に可能になってきた。 これに伴い、ハイブリッドＩＣなどに形成する抵抗等の
回路部品を印刷法によって高密度に形成することも容易
に可能になっている。本発明は、このようなセラミック
加工技術を適用して、従来使用されているハイブリッド
ＩＣ等にくらべさらに高密度実装が可能であり、かつ取
扱いが容易な製品を提供することを目的としてなされた
ものである。

【０００４】

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、抵抗等の回路部
品と配線パターンを形成したセラミック回路基板をイン
ナーリード間に掛け渡すように載置し、該セラミック回
路基板の配線パターンに接続するとともに前記インナー
リードに接する面側に端面が露出するビアを設け、該ビ
アを介して前記セラミック回路基板と前記インナーリー
ドとを接続したことを特徴とする。また、ステージ部周
辺にインナーリードが配設され、前記ステージ部上に抵
抗等の回路部品と配線パターンが形成されたセラミック
回路基板を接合したことを特徴とする。また、半導体装
置について、前記リードフレームのセラミック回路基板
上に半導体チップ等の所要の回路部品が搭載され、該回
路部品および前記セラミック回路基板が樹脂封止された
ことを特徴とし、また、前記リードフレームのセラミッ
ク回路基板上に半導体チップ等の所要の回路部品が搭載
され、前記セラミック回路基板とインナーリードとの間
がワイヤボンディングによって接続され、前記回路部品
およびセラミック回路基板が樹脂封止されたことを特徴
とする。

【０００５】

【作用】抵抗等の回路部品と配線パターンを形成したセ
ラミック回路基板がリードフレームに取り付けられ、セ
ラミック回路基板上に半導体チップ等の回路部品を搭載
することによって高密度実装が可能になる。また、回路
部品および配線パターンが封止樹脂内に封止されたこと
によって装置の信頼性が向上し、電子部品としての取扱
い性が向上する。

【０００６】

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係るリードフレ
ームおよび半導体装置を示す断面図である。図で１０は
リードフレームであり、１２はインナーリード、１４は
ステージ部である。１６はセラミック回路基板であって
、ステージ部１４に接合されて支持されるとともに、そ
の外周縁はインナーリード１２の先端上に位置しインナ
ーリード１２に接合されて支持される。

【０００７】セラミック回路基板１６はセラミックの基
体に所要の抵抗、コンデンサ等の回路部品および配線パ
ターンを作り込んだものである。これら回路部品および
配線パターンは印刷法によってセラミック基体に容易に
形成することができる。また、セラミック回路基板１６
はセラミックパッケージにおけると同様に多層に形成す
ることができ、セラミック回路基板１６の内部に配線パ
ターンあるいは回路部品を形成することも可能である。

【０００８】本実施例ではインナーリード１２とセラミ
ック回路基板１６の配線パターンとの電気的接続をとる
ため、各インナーリード１２の位置に対応してセラミッ
ク回路基板１６にビア１８を形成し、セラミック回路基
板１６をインナーリード１２に対して位置決めし、ビア
１８の端面とインナーリード１２とを接合することによ
ってセラミック回路基板１６とインナーリード１２との
電気的接続をとる。セラミック回路基板１６とインナー
リード１２とを接合する場合は、たとえばセラミック回
路基板１６のビア１８の端面にパッドや配線パターンを
形成し、インナーリード１２にはんだ付けで接合すれば
よい。こうして、所要の配線パターンおよび回路部品を
形成したセラミック回路基板１６を搭載したリードフレ
ームが得られる。このリードフレームに対して半導体チ
ップ等の所要の回路部品を搭載することによって半導体
装置を得ることができる。

【０００９】図１に示す半導体装置は、上記方法によっ
て得られたリードフレームに半導体チップ２０を搭載し
、樹脂封止したものである。半導体チップ２０はセラミ
ック回路基板１６の所定位置に接合され、セラミック回
路基板１６上の配線パターンとの間はワイヤボンディン
グあるいはフリップチップ法等によって接続する。もち
ろん、セラミック回路基板１６に搭載する半導体チップ
２０は一個に限るものではない。また異種の半導体チッ
プや他の回路部品を搭載することもできる。樹脂封止す
る場合は、図１に示すようにリードフレームのインナー
リード１２の樹脂封止範囲にわたってセラミック回路基
板１６および半導体チップ２０の全体を樹脂封止する。 ２２は封止樹脂である。こうして、セラミック回路基板
１６および半導体チップ１８等の所要の回路部品が封止
樹脂２２内に封止した半導体装置が得られる。

【００１０】本実施例の半導体装置は、抵抗やコンデン
サ、半導体チップ等の所要の回路部品を内蔵した半導体
装置として構成され、モジュールタイプ製品として提供
される。実施例の半導体装置は通常の樹脂モールドタイ
プの半導体装置の製造と同様にして製造することができ
るものであり、セラミック回路基板１６を装着したリー
ドフレームに半導体チップを搭載した後、トランスファ
モールドによって樹脂封止し、図１のようにリードフレ
ームのアウターリードをフォーミング加工することによ
ってそのまま実装基板に実装できる半導体装置として得
ることができる。

【００１１】図２はセラミック回路基板１６を取り付け
たリードフレームおよび半導体装置の他の実施例を示す
断面図である。この実施例で示すリードフレームはステ
ージ部１４の外形サイズと略同サイズにセラミック回路
基板１６を形成し、ステージ部１４にセラミック回路基
板１６を支持することを特徴とする。上記実施例ではビ
ア１８を介してセラミック回路基板１６とインナーリー
ド１２との間の電気的接続をとっていたが、本実施例の
場合はワイヤボンディングによってセラミック回路基板
１６とインナーリード１２との間の電気的接続をとる。 セラミック回路基板１６には上記実施例と同様に抵抗、
コンデンサ等の回路部品および配線パターンがセラミッ
ク基体に形成されている。なお、実施例ではステージ部
１４をインナーリード１２よりも低位に設定してセラミ
ック回路基板１６とインナーリード１２との間のワイヤ
ボンディングが容易にできるようにしている。

【００１２】本実施例のリードフレームを用いる場合も
、セラミック回路基板１６に半導体チップ２０を搭載し
た後、セラミック回路基板１６および半導体チップ２０
全体を樹脂封止して図２に示すような半導体装置を得る
。この場合、リードフレームに半導体チップ２０を搭載
した樹脂封止前までの工程として、次の２つの方法があ
る。すなわち、■リードフレーム１０のステージ部１４
に所定の配線パターン等を形成したセラミック回路基板
１６を接合した後、セラミック回路基板１６上に半導体
チップ２０を搭載し、セラミック回路基板１６とインナ
ーリード１２とをワイヤボンディングする方法、および
■リードフレーム１０にはあらかじめセラミック回路基
板１６を接合せず、所要の配線パターン等を形成したセ
ラミック回路基板１６にまず半導体チップ２０等の回路
部品を搭載した後、この回路部品を搭載したセラミック
回路基板１６をリードフレームのステージ部１４に接合
し、次いで、ワイヤボンディングによってセラミック回
路基板１６とインナーリード１２との間を接続する方法
。

【００１３】図２は上記方法により樹脂封止して得られ
た半導体装置である。この実施例の半導体装置も上記実
施例の半導体装置と同様に抵抗等の回路部品および配線
パターンを形成したセラミック回路基板１６を封止樹脂
２２により封止して形成しているから、回路部品等の高
密度実装化が容易になされ、また半導体チップを含めて
回路部品が封止樹脂内に封止されたことによって電子部
品としての取扱いを容易にすることが可能になる。

【００１４】図３はセラミック回路基板１６を用いた半
導体装置のさらに他の実施例を示す断面図である。この
実施例ではセラミック回路基板１６の下面にビア１８と
接続する配線パターンを設け、この配線パターンとリー
ドフレーム１０とを接続している。また、この実施例で
はステージ部１４を封止樹脂２２の外面に露出させて樹
脂封止している。

【００１５】上記各実施例ではステージ部１４はいずれ
もセラミック回路基板１６を支持する目的で使用してい
るが、ステージ部１４を有しないリードフレームの場合
でもインナーリード部分でセラミック回路基板を支持す
ることによってセラミック回路基板を備えるリードフレ
ームを形成することが可能である。ステージ部を有しな
いリードフレームの場合はセラミック回路基板の下面に
も配線パターン等を形成することが可能になる。また、
上記実施例のリードフレームは単層のリードフレームの
例であるが、別体としてステージ部を形成して、セラミ
ック回路基板下面またはインナーリード先端部下面で支
持し、セラミック回路基板の放熱板として利用する場合
、あるいはインナーリードを多層としたり、接地層や電
源層として別層を設けるようにした多層のリードフレー
ムについても同様に適用することができる。

【００１６】セラミック回路基板等の製造技術の進歩に
より、セラミック体に印刷によって配線パターンを形成
すること、あるいは多層に配線パターン等を設けること
等はきわめて容易になし得るから、上記各実施例におけ
るセラミック回路基板の製造にこれらの製造技術を適用
することによってきわめて微細なパターンで回路部品お
よび配線パターン等を形成することが可能であり、これ
によって従来にくらべてさらに高密度実装を可能とする
半導体装置を提供することが可能になる。以上、本発明
について好適な実施例を挙げて種々説明したが、本発明
は上記実施例に限定されるものではなく発明の精神を逸
脱しない範囲内において多くの改変を施し得るのはいう
までもない。

【００１７】

【発明の効果】本発明に係るリードフレームおよび半導
体装置によれば、上述したように、抵抗等の回路部品お
よび配線パターンを形成したセラミック回路基板をリー
ドフレームに取り付けることによって、半導体チップ等
の回路部品を搭載したモジュール化した半導体装置を得
ることが容易に可能になり、回路部品等の高密度実装を
効果的に図ることが可能になる。また、セラミック回路
基板および半導体チップ全体を樹脂封止することによっ
て配線パターン等の劣化を防止することができ、装置の
信頼性を高めることができるとともに、電子部品として
の取扱い性が向上する等の著効を奏する。

【図面の簡単な説明】

【図１】半導体装置の一実施例を示す断面図である。

【図２】半導体装置の他の実施例を示す断面図である。

【図３】半導体装置のさらに他の実施例を示す断面図で
ある。

【符号の説明】

１０　　リードフレーム １２　　インナーリード １４　　ステージ部 １６　　セラミック回路基板 １８　　ビア ２０　　半導体チップ ２２　　封止樹脂

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　抵抗等の回路部品と配線パターンを形
   成したセラミック回路基板をインナーリード間に掛け渡
   すように載置し、該セラミック回路基板の配線パターン
   に接続するとともに前記インナーリードに接する面側に
   端面が露出するビアを設け、該ビアを介して前記セラミ
   ック回路基板と前記インナーリードとを接続したことを
   特徴とするリードフレーム。
2. 【請求項２】　　ステージ部周辺にインナーリードが配
   設され、前記ステージ部上に抵抗等の回路部品と配線パ
   ターンが形成されたセラミック回路基板を接合したこと
   を特徴とするリードフレーム。
3. 【請求項３】　　請求項１記載のリードフレームのセラ
   ミック回路基板上に半導体チップ等の所要の回路部品が
   搭載され、該回路部品および前記セラミック回路基板が
   樹脂封止されたことを特徴とする半導体装置。
4. 【請求項４】　　請求項２記載のリードフレームのセラ
   ミック回路基板上に半導体チップ等の所要の回路部品が
   搭載され、前記セラミック回路基板とインナーリードと
   の間がワイヤボンディングによって接続され、前記回路
   部品およびセラミック回路基板が樹脂封止されたことを
   特徴とする半導体装置。