JP2015133417A - 半導体装置、及び撮像モジュール - Google Patents

半導体装置、及び撮像モジュール Download PDF

Info

Publication number
JP2015133417A
JP2015133417A JP2014004352A JP2014004352A JP2015133417A JP 2015133417 A JP2015133417 A JP 2015133417A JP 2014004352 A JP2014004352 A JP 2014004352A JP 2014004352 A JP2014004352 A JP 2014004352A JP 2015133417 A JP2015133417 A JP 2015133417A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor device
terminal
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014004352A
Other languages
English (en)
Other versions
JP6349089B2 (ja
Inventor
英之 和田
Hideyuki Wada
英之 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2014004352A priority Critical patent/JP6349089B2/ja
Priority to PCT/JP2014/084252 priority patent/WO2015107849A1/ja
Publication of JP2015133417A publication Critical patent/JP2015133417A/ja
Application granted granted Critical
Publication of JP6349089B2 publication Critical patent/JP6349089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/14166—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】実装不良の発生を抑制できる半導体装置を提供する。
【解決手段】半導体装置２は、デバイスに実装される半導体装置である。半導体装置２は、基板２０と、基板２０の一方の面に形成され、デバイスに接続される端子１３と、基板２０の一方の面に形成され、端子１３に導通する配線２１と、配線２１の少なくとも一部を覆う誘電体層２２と、を備える。基板２０の一方の面は、誘電体層２２が形成されていない非形成領域２４を有する。非形成領域２４は、端子１３の位置から基板２０のエッジ２０ａの位置まで連続している。
【選択図】図２

Description

本発明は、半導体装置、及び撮像モジュールに関する。
従来から固体撮像素子などの半導体装置は、例えばチップサイズパッケージ（ＣＳＰ）として製造され、配線基板に実装されて、撮像モジュールなどの各種デバイスに利用されている。このような半導体装置は、バンプ電極などの端子および配線が形成された端子面を有し、この端子面が接着剤などで配線基板に接着され、配線基板に実装される（例えば、下記の特許文献１、２参照）。
一般的に、半導体装置には端子面には、半導体装置の表面の配線と配線基板の表面の配線との短絡を避けるために、絶縁性のオーバーコート層が設けられる。このオーバーコート層を形成するには、例えば、端子および配線を覆う絶縁膜を端子面のほぼ全面にわたって形成し、この絶縁膜に端子を露出させる開口を形成する。この開口は、端子との位置誤差、寸法誤差に対してマージンを取るように端子とギャップを介して、端子を環状に囲むように形成される。
特開２００９−２７７８８３号公報 特開２００６−１９１１２６号公報
上述のような半導体装置は、接着剤などを利用して実装される際に、端子とオーバーコート層の開口の内縁との間のギャップに気泡（ボイド）が残りやすい。このようなボイドは、温度変化に伴う膨張収縮により、電気的接続の破断、半導体装置と配線基板との接合部の破壊などの不具合の原因になりうる。このように、従来の半導体装置は、実装不良が発生することがありえる。本発明は、上記の事情に鑑み成されたものであって、実装不良の発生を抑制できる半導体装置、及び撮像モジュールを提供することを目的とする。
本発明の第１の態様の半導体装置は、デバイスに実装される半導体装置であって、基板と、基板の一方の面に形成され、デバイスに接続される端子と、基板の一方の面に形成され、端子に導通する配線と、配線の少なくとも一部を覆う誘電体層と、を備え、基板の一方の面は、誘電体層が形成されていない非形成領域を有し、非形成領域は、端子の位置から基板のエッジの位置まで連続している。
第１の態様の半導体装置において、基板は矩形状であり、非形成領域は、基板の４辺のうち端子に最も近い辺の少なくとも一部を含んでいてもよい。
第１の態様の半導体装置は、基板を貫通して配線に導通する導電部を備え、誘電体層は、導電部の少なくとも一部を覆っていてもよい。
第１の態様の半導体装置において、誘電体層の一部は、基板のエッジを示すアライメントマークとして形成されていてもよい。
第１の態様の半導体装置において、基板は、互いに直交する第１辺および第２辺を含む矩形状であり、アライメントマークは、第１辺に平行な辺および第２辺に平行な辺を有していてもよい。
第１の態様の半導体装置は、基板の他方の面側から入射する光を電力に変換する光電変換層を備え、基板の一方の面に端子を含む複数の端子が配置され、光電変換層は、複数の端子のいずれかと電気的に接続されていてもよい。
本発明の第２の態様の撮像モジュールは、第１の態様の半導体装置と、半導体装置の一方の面に形成された接着層と、接着層を介して半導体装置が接着され、半導体装置の端子と接続された第２の配線を有する配線基板と、を備える。
第２の態様の撮像モジュールにおいて、半導体装置の非形成領域は、平面視した基板の一方の面のうち半導体装置の端子が配線基板の接続箇所と重なる位置に配置され、平面視した基板の一方の面のうち半導体装置の配線が配線基板の第２の配線と重ならない位置に配置されていてもよい。
本発明の態様によれば、実装不良の発生を抑制できる半導体装置、及び撮像モジュールを提供することができる。
本実施形態に係る半導体装置を搭載した光学装置を示す図である。 撮像素子（半導体装置）の端子面を示す図である。 図２のＡ−Ａ’線に対応する撮像素子及び配線基板の断面図である。 第１変形例の半導体装置を示す図である。 アライメントマークの利用例を説明するための説明図である。 （Ａ）〜（Ｃ）は、第２〜第４変形例の半導体装置を示す図である。
図１は、本実施形態に係る半導体装置を搭載した光学装置１を示す図である。本実施形態において、半導体装置２は、ＣＭＯＳセンサー、ＣＣＤセンサー等のイメージセンサー（以下、撮像素子ともいう）であり、光学装置１は、半導体装置２が取得した画像データを出力する撮像モジュールの少なくとも一部であり、例えば内視鏡などの狭い空間で使用される装置に利用される。
光学装置１は、撮像モジュール３と、撮像モジュール３に対する光入射側に設けられたレンズユニット４と、撮像モジュール３を収容するケース５と、撮像モジュール３の撮像結果を出力するケーブル６と、を備える。撮像モジュール３は、半導体装置２（以下、撮像素子２ともいう）、及び撮像素子２が実装された配線基板７を備える。
光学装置１は、撮像対象からの光Ｌを、レンズユニット４を介して撮像素子２で受光する。また、光学装置１は、撮像素子２が撮像した結果を示す画像データを、配線基板７およびケーブル６を介して外部へ出力する。ケーブル６は、例えば、画像表示装置、記憶装置、画像処理装置などに接続され、ユーザーは、撮像対象を撮像した画像を、画像表示装置に表示させること、記憶装置に記憶させること、画像処理装置に処理させること等ができる。
レンズユニット４は、例えば、１又は２以上のレンズと、レンズを保持する鏡筒とを含む。レンズユニット４は、撮像対象物の像を撮像素子２の受光面１０に形成する。レンズユニット４は、その光軸を撮像素子２の受光面１０に対して位置合わせされた状態で、撮像素子２との相対位置が固定されている。ケース５は、例えば金属製の筒状であり、その内部に、レンズユニット４が取り付けられた撮像モジュール３（レンズ付き撮像モジュール）を収容している。
配線基板７は、例えばフレキシブルプリント基板などのように、可撓性を有する基板である。配線基板７の片面は、配線が形成された配線面１１である。配線基板７は、配線面１１を外側に向けて、その両端部を合せるように折り返されている。
配線基板７の一端部および他端部は、配線面１１の反対側の面で互いに接合された接合部になっている。この接合部は、ケース５の軸方向に延びており、例えば、ケース５の内壁に絶縁性の樹脂などで固定される。配線基板７の中央部は、配線基板７の折り返し部分であり、図１においては配線基板７の側方から見て略三角形状である。この三角形の底辺に相当する部分は、ほぼ平面状に形成されており、撮像対象からの光が入射する側のケース５の開口を向けて配置されている。この平面状の部分には、撮像素子２が実装されている。
撮像素子２は、例えば、チップサイズパッケージ技術を利用して製造されたＣＭＯＳセンサーである。撮像素子２は、撮像対象物からの光Ｌがレンズユニット４を介して入射する機能面１２と、機能面１２の反対を向いており複数の端子１３が配置された端子面１４とを有する。撮像素子２は、ケース５において撮像対象からの光が入射する側の開口に機能面１２を向けて、配置されている。撮像素子２は、その端子面１４を配線基板７の配線面１１に向けて、配線基板７に実装されている。複数の端子１３は、それぞれ、配線基板７の配線面１１に設けられた配線と電気的に接続されており、この配線を介してケーブル６内の導体と電気的に接続されている。
図２は撮像素子２の端子面１４を示す図である。図２に示すように、撮像素子２は、基板２０と、基板２０の端子面１４に形成された端子１３と、端子１３に導通する配線２１と、配線２１の少なくとも一部を覆う誘電体層２２とを備える。
本実施形態において、端子面１４には、撮像素子２の内部に通じる導電部２３が形成されている。導電部２３は、配線２１を介して端子１３と電気的に接続されている。図２には、複数（ここでは４つ）の導電部２３、及び複数（ここでは４つ）の端子１３が図示されており、端子１３は、導電部２３と１対１で対応している。また、配線２１は、対応関係にある導電部２３と端子１３との組ごとに設けられており、図２には複数（ここでは４）の系統の配線が図示されている。
端子面１４の一部は、誘電体層２２が形成されていない非形成領域２４になっている。非形成領域２４は、端子１３の位置から基板２０のエッジ２０ａの位置まで連続している。すなわち、配線基板７に実装されていない状態の撮像素子２において、端子１３は、基板２０の端面（側方）から見た場合に、非形成領域２４を介して基板２０の外側に大気解放されている。本実施形態において、基板２０は矩形板状であり、非形成領域２４は、端子１３の位置から、基板２０の４辺のうち端子１３に最も近い辺（エッジ２０ａ）まで連続している。
図３は、図２のＡ−Ａ’線に対応する位置における撮像素子２及び配線基板７の断面図である。図３の撮像素子２は、基板２０に設けられた素子層２５と、素子層２５上に設けられ光Ｌが通る保護基板２６とを含む。保護基板２６は、例えば透光性を有するガラス基板であり、素子層２５に対して、基板２０の端子面１４の反対側に設けられている。
素子層２５は、保護基板２６を通った光Ｌを受光する受光面１０を有する。撮像素子２は、複数の画素を有し、受光面１０には画素ごとに光電変換層が配置されている。光電変換層は、半導体材料からなり、光電変換層には入射した光Ｌの光電効果により電荷が発生する。すなわち、光電変換層は、撮像素子２において端子面１４と反対側の機能面１２から入射する光Ｌを電力に変換する。
素子層２５には、各画素の光電変換層に発生した電荷を読み出す読出回路２７が設けられている。読出回路２７は、各画素に設けられたスイッチング素子、及び配線などを含む。素子層２５には、読出回路２７を構成する配線およびスイッチング素子の他に、層間絶縁膜、平坦化膜、パッシベーション膜などが設けられる。また、素子層２５に、各画素の光電変換層から読み出された電荷を示すアナログ信号を増幅するアンプ、このアナログ信号をデジタル信号へ変換するＡＤ変換器などが設けられていてもよい。
読出回路２７は、導電部２３と電気的に接続されている。すなわち、各画素の光電変換層は、読出回路２７を介して導電部２３と電気的に接続されている。導電部２３は、いわゆる貫通電極（ＴＳＶ；Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）であり、基板２０を貫通しているとともに一部が端子面１４上に引き出されている。導電部２３の少なくとも一部は、端子面１４上の配線２１と同じプロセスで一括して（すなわち同一材料で）形成されていてもよいし、配線２１とは別に形成されていてもよい。
端子１３は、はんだバンプ、スタッドバンプ、めっきバンプ等のバンプ電極であり、基板２０の端子面１４から外部に向かって凸の突起状である。端子１３は、端子面１４の法線方向に向かって誘電体層２２よりも突出している。端子１３は、配線２１に接して形成されており、配線２１と導通する。また、端子１３は、配線基板７の配線面１１に設けられた配線２８とも接しており、配線２８と導通する。
誘電体層２２は、端子１３を介した配線２１と配線２８との電気的な接続部２９を避けて、形成されている。また、誘電体層２２は、撮像素子２の端子面１４上の配線２１と、配線基板７の配線面１１上の配線２８とのうち、互いに対応関係になり配線間の短絡を防止するように設けられている。以下、詳しく説明する。
ここで、説明の便宜上、撮像素子２の端子面１４に設けられている複数の配線２１のうち１系統の配線を第１のチップ側配線、他の系統の配線を第２のチップ側配線という。同様に、配線基板７の配線面１１に設けられている複数の配線２８のうち１系統の配線を第１の基板側配線、他の系統の配線を基板側配線という。また、第１のチップ側配線が複数の端子１３のうちの１つを介して第１の基板側配線と電気的に接続され、第２のチップ側配線が複数の端子１３のうちの１つを介して第２の基板側配線と電気的に接続されているものとする。
誘電体層２２は、端子面１４を平面視した状態において、第１のチップ側配線と第１の基板側配線とが重なり合う領域（例えば、図３の接続部２９）には形成されていない。また、誘電体層２２は、平面視した端子面１４のうち少なくとも、第１のチップ側配線と、その対応関係にない第２の基板側配線とが重なり合う領域に設けられる。同様に、端子面１４を平面視した状態において、第２のチップ側配線と第１の基板側配線とが重なり合う場合には、その重なり合う領域にも誘電体層２２が設けられる。
換言すると、図２に示した誘電体層２２の非形成領域２４は、端子面１４を平面視した場合に、撮像素子２の配線２１のうちの第１の配線と、配線基板７の配線２８のうち第１の配線と対応関係にない第２の配線とが重なり合わない領域を含んで（介して）、端子１３の位置から基板２０のエッジの位置まで連続している。
このように、撮像素子２は、電気信号が供給される第１の導体（配線２１および端子１３）を有し、配線基板７は、第１の導体と電気的に接続される第２の導体（配線２８の１つ）と、第１の導体と絶縁とされる第３の導体（他の配線２８）とを有しており、平面視した端子面１４のうち第１の導体と第３の導体とが重なり合う領域には、誘電体層２２が形成されており、誘電体層２２の非形成領域２４は、第１の導体と第２の導体とが重なり合う領域から基板２０のエッジ２０ａまで連続している。
以上のような構成の撮像素子２は、以下のような方法で配線基板７に実装される。まず、配線基板７の配線面１１上に流動性を有する絶縁性の樹脂（ＮＣＰ；Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）を塗布する。そして、撮像素子２の保護基板２６側をフリップチップホルダー等で保持し、撮像素子２の端子１３と配線基板７の配線２８とを位置合わせしながら、撮像素子２の端子面１４を配線基板７の配線面１１に向けて、撮像素子２を配線基板７に押し付ける。そして、端子１３と配線２８とが接触した状態を維持しつつＮＣＰを硬化させて、撮像素子２を配線基板７と接着する。これにより、撮像素子２の端子１３が配線基板７の配線２８と電気的に接続されるとともに、撮像素子２が配線基板７に固定される。なお、硬化したＮＰＣは、図３の接着層３０になる。
ところで、一般的な半導体装置において、端子面上の配線を覆うオーバーコート層は、端子を環状に囲む隔壁状に形成され、端子は、オーバーコート層の開口の内側に配置される。この開口は、端子との位置誤差などを考慮して、開口の内縁と端子の外縁との間にギャップを有するように形成される。このような半導体装置を配線基板に接着剤で実装すると、開口の内縁と端子の外縁との間にギャップに雰囲気ガスが取り残されてボイドとなりやすい。このようなボイドは、温度変化に伴う膨張伸縮により、電気的接続の破断、半導体装置と配線基板との接合部の破壊などの不具合の原因になりうる。
本実施形態の撮像素子２（半導体装置）は、配線基板７に実装される際に、撮像素子２と配線基板７との間のガスが誘電体層２２の非形成領域２４を通って基板２０のエッジ２０ａ（図３参照）から外部へ排出されやすい。その結果、実装後の撮像素子２と配線基板７との間のボイドが低減され、ボイドの膨張収縮による破損等の発生が抑制される。また、ボイドが低減されることにより、撮像素子２側と配線基板７側との接着面積が確保され、撮像素子２を配線基板７と接着力が高くなる。このように、本実施形態に係る撮像素子２は、実装不良の発生を抑制できる。
本実施形態において、誘電体層２２の非形成領域２４は、基板２０の４辺のうち端子１３に最も近い辺の少なくとも一部を含んでいる。そのため、撮像素子２を配線基板７に実装する際に、撮像素子２と配線基板７との間から雰囲気ガスが外部へ逃げやすく、ボイドが格段に低減される。
本実施形態において、誘電体層２２は、基板２０を貫通して配線２１に導通する導電部２３の少なくとも一部を覆っている。そのため、撮像素子２は、配線基板７側との短絡を防止しながら、撮像素子２と配線基板７との間のボイドを低減できる。
また、上述のような撮像素子２を備えた本実施形態の撮像モジュール３は、撮像素子２の実装不良が抑制され、耐久性を向上するとともに、撮像素子２の実装不良に起因する動作不良を抑制できる。
＜変形例＞
次に、変形例について説明する。変形例において上記の実施形態と共通する構成については、同じ符号を付してその説明を簡略化あるいは省略する。
図４は、第１変形例に係る半導体装置２を示す図である。図４の半導体装置２は、端子面１４に形成されたアライメントマーク３１を備える。このアライメントマーク３１は、誘電体層２２の一部であり、誘電体層２２のうち配線２１を覆う部分と同じ材料で形成されている。ここでは、基板２０が矩形状であり、アライメントマーク３１は、基板２０の第１辺２０ｂに平行な辺３１ｂと、基板２０の第２辺２０ｃに平行な辺３１ｃとを有する。
このような誘電体層２２は、例えば、以下のように形成される。誘電体層２２を形成するには、端子面１４に端子１３および配線２１が形成された状態で、端子１３および配線２１を覆う絶縁膜を、端子面１４にベタ状に形成する。そして、この絶縁膜のうち、配線２１を覆う部分とアライメントマーク３１に相当する部分とを残し、かつ非形成領域２４の部分を除去するように、この絶縁膜をパターニングする。このようにして、アライメントマーク３１は、誘電体層２２のうち配線２１を覆う部分と同じプロセスで一括して形成される。
次に、アライメントマーク３１の利用例を説明する。図５は、アライメントマーク３１の利用例を説明するための説明図である。図５には、半導体装置２の製造に利用されるウエハーＷを示す図と、ウエハーＷの一部を拡大した図とを示した。
上述のような半導体装置２は、ウエハーＷの複数のチップ領域Ｗ１のそれぞれに、半導体装置２を構成する導体、半導体、及び絶縁体を形成した後、チップ領域Ｗ１をダイシング（個片化）することで、製造される。アライメントマーク３１は、例えば、ウエハーＷをダイシングする際に、半導体装置２のエッジを示す識別マークとして機能し、ダイシングカッターとウエハーＷとの位置合わせなどに利用される。このような半導体装置２は、誘電体層２２のうち配線２１を覆う部分を形成するプロセスでアライメントマーク３１を形成可能であるので、アライメントマークを別のプロセスで形成するよりも生産性が高い。
図６（Ａ）は、第２変形例に係る半導体装置２を示す図である。本変形例において、端子面１４には６つの端子１３が設けられている。誘電体層２２は、４つの端子１３に対応する４つの配線２１を覆う部分２２ａと、１つの端子１３に対応する配線２１を覆う部分２２ｂと、他の１つの端子１３に対応する配線２１を覆う部分２２ｃとを含む。部分２２ａ、部分２２ｂ、及び部分２２ｃは、それぞれ、非形成領域２４を介して他の部分から分離されている。ここでは、非形成領域２４は、基板２０の４辺のうちの３辺と連続している。
図６（Ｂ）は、第３変形例に係る半導体装置２を示す図である。本変形例において、端子面１４には８つの端子１３が設けられている。誘電体層２２は、４つの端子１３に対応する４つの配線２１を覆う部分２２ｄと、他の４つの端子１３に対応する配線２１を覆う部分２２ｅとを含む。部分２２ｅは、非形成領域２４を介して部分２２ｄから分離されている。ここでは、非形成領域２４は、基板２０の４辺のうちの２辺と連続している。
図６（ｃ）は、第４変形例に係る半導体装置２を示す図である。本変形例において、端子面１４には４つの端子１３が設けられている。誘電体層２２は、端子１３ごとに島状に形成された部分を４つ含んでいる。これら４つの部分は、非形成領域２４を介して互いに離れている。ここでは、非形成領域２４は、基板２０の４辺と連続している。
図６（ａ）〜（ｃ）を参照して説明したように、本実施形態に係る半導体装置２において、端子１３の数に限定はなく、複数の端子１３の配置パターンについても限定はない。また、非形成領域２４は、複数の端子１３のうち少なくとも１つの端子１３の位置から基板２０のエッジ２０ａの位置まで連続してればよく、例えば、いずれかの端子１３については、その周囲を環状に囲むように誘電体層２２が形成されていてもよい。また、誘電体層２２は、２以上の配線２１にまたがって形成される部分を含んでいてもよいし、１つの配線２１のみを覆う部分を含んでいてもよい。基板２０が矩形状である場合に、非形成領域２４は、基板２０の１辺のみと連続していてもよいし、２辺、３辺、あるいは４辺のいずれと連続していてもよい。また、誘電体層２２が複数の島状の部分を含む場合に、端子面１４を平面視した各部分の平面形状に限定はなく、多角形、楕円形、自由曲線に囲まれる形状、直線および曲線に囲まれる形状のいずれでもよい。また、複数の島状の部分の平面形状が互いに異なっていてもよいし、複数の島状の部分のうち２以上が同一の平面形状であってもよい。
なお、本発明の技術範囲は、上記の実施形態あるいは変形例に限定されるものではない。例えば、上記の実施形態あるいは変形例で説明した要素の１つ以上は、省略されることがある。また、上記の実施形態あるいは変形例で説明した要素は、適宜組み合わせることができる。
上述の実施形態において半導体装置２は、撮像素子であるものとして説明したが、撮像素子以外の半導体装置、例えば太陽光発電装置などであってもよい。また、撮像モジュール３は、内視鏡以外の各種光学装置にも適用できる。また、半導体装置２は、基板２０を貫通する導電部２３が設けられていなくても構わない。例えば、基板２０の端子面１４の所定位置に半導体を利用した回路部品が形成されており、配線２１は、この回路部品を含む処理部と端子１３とを電気的に接続していてもよい。
１ 光学装置、２ 撮像素子（半導体装置）、３ 撮像モジュール、７ 配線基板、１２ 機能面（基板の他方の面）、１３ 端子、１４ 端子面（基板の一方の面）、２０ 基板、２０ａ エッジ、２０ｂ 第１辺、２０ｃ 第２辺、２１ 配線、２２ 誘電体層、２３ 導電部、２４ 非形成領域、２８ 配線基板の配線、３１ アライメントマーク

Claims (8)

  1. デバイスに実装される半導体装置であって、
    基板と、
    前記基板の一方の面に形成され、前記デバイスに接続される端子と、
    前記基板の前記一方の面に形成され、前記端子に導通する配線と、
    前記配線の少なくとも一部を覆う誘電体層と、を備え、
    前記基板の一方の面は、前記誘電体層が形成されていない非形成領域を有し、
    前記非形成領域は、前記端子の位置から前記基板のエッジの位置まで連続している半導体装置。
  2. 前記基板は矩形状であり、
    前記非形成領域は、前記基板の４辺のうち前記端子に最も近い辺の少なくとも一部を含む
    請求項１に記載の半導体装置。
  3. 前記基板を貫通して前記配線に導通する導電部を備え、
    前記誘電体層は、前記導電部の少なくとも一部を覆っている
    請求項１または２に記載の半導体装置。
  4. 前記誘電体層の一部は、前記基板のエッジを示すアライメントマークとして形成されている
    請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記基板は、互いに直交する第１辺および第２辺を含む矩形状であり、
    前記アライメントマークは、前記第１辺に平行な辺および前記第２辺に平行な辺を有する
    請求項４に記載の半導体装置。
  6. 前記基板の他方の面側から入射する光を電力に変換する光電変換層を備え、
    前記基板の一方の面に前記端子を含む複数の端子が配置され、
    前記光電変換層は、前記複数の端子のいずれかと電気的に接続されている
    請求項１〜５のいずれか一項に記載の半導体装置。
  7. 請求項６に記載の半導体装置と、
    前記半導体装置の前記一方の面に形成された接着層と、
    前記接着層を介して前記半導体装置が接着され、前記半導体装置の端子と接続された第２の配線を有する配線基板と、を備える撮像モジュール。
  8. 前記半導体装置の前記非形成領域は、平面視した前記基板の一方の面のうち前記半導体装置の端子が前記配線基板の接続箇所と重なる位置に配置され、平面視した前記基板の一方の面のうち前記半導体装置の配線が前記配線基板の前記第２の配線と重ならない位置に配置されている
    請求項７に記載の撮像モジュール。
JP2014004352A 2014-01-14 2014-01-14 半導体装置、及び撮像モジュール Active JP6349089B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014004352A JP6349089B2 (ja) 2014-01-14 2014-01-14 半導体装置、及び撮像モジュール
PCT/JP2014/084252 WO2015107849A1 (ja) 2014-01-14 2014-12-25 半導体装置、及び撮像モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014004352A JP6349089B2 (ja) 2014-01-14 2014-01-14 半導体装置、及び撮像モジュール

Publications (2)

Publication Number Publication Date
JP2015133417A true JP2015133417A (ja) 2015-07-23
JP6349089B2 JP6349089B2 (ja) 2018-06-27

Family

ID=53542750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014004352A Active JP6349089B2 (ja) 2014-01-14 2014-01-14 半導体装置、及び撮像モジュール

Country Status (2)

Country Link
JP (1) JP6349089B2 (ja)
WO (1) WO2015107849A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677398A (ja) * 1992-07-02 1994-03-18 Motorola Inc オーバモールド形半導体装置及びその製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0677398A (ja) * 1992-07-02 1994-03-18 Motorola Inc オーバモールド形半導体装置及びその製造方法
JP2009212481A (ja) * 2007-04-27 2009-09-17 Sharp Corp 半導体装置及び半導体装置の製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
WO2015107849A1 (ja) 2015-07-23
JP6349089B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
US9455358B2 (en) Image pickup module and image pickup unit
US10134794B2 (en) Image sensor chip sidewall interconnection
JP6779825B2 (ja) 半導体装置および機器
KR20190117444A (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
JP5078725B2 (ja) 半導体装置
EP2905954A1 (en) Imaging device, and endoscope provided with said imaging device
US20100207224A1 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
JP2012044114A (ja) 撮像モジュール及びカメラ
US10115691B2 (en) Module, method for manufacturing the same, and electronic device
TWI647804B (zh) 影像感測器封裝結構及其封裝方法
US9865641B2 (en) Solid-state imaging device, manufacturing method therefor, and imaging apparatus
US20150357300A1 (en) Semiconductor substrate, semiconductor device, imaging element, and imaging device
US10582098B2 (en) Image pickup apparatus
JP6349089B2 (ja) 半導体装置、及び撮像モジュール
JP6002062B2 (ja) 半導体光検出装置
JP6409575B2 (ja) 積層型半導体装置
JP2017060145A (ja) カメラモジュール及びその製造方法
TWI607554B (zh) 影像模組結構
JP2006269784A (ja) 撮像装置
JP6990317B2 (ja) 撮像ユニット及び撮像装置
JP2009111130A (ja) 撮像装置及びその製造方法
TWM529275U (zh) 影像模組結構
JP2015126187A (ja) 半導体パッケージ
JP2010268353A (ja) 固体撮像装置及びその製造方法。

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R150 Certificate of patent or registration of utility model

Ref document number: 6349089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250