KR19980025869A - 리드 프레임을 이용한 볼 그리드 어레이 패키지 - Google Patents

리드 프레임을 이용한 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR19980025869A
KR19980025869A KR1019960044161A KR19960044161A KR19980025869A KR 19980025869 A KR19980025869 A KR 19980025869A KR 1019960044161 A KR1019960044161 A KR 1019960044161A KR 19960044161 A KR19960044161 A KR 19960044161A KR 19980025869 A KR19980025869 A KR 19980025869A
Authority
KR
South Korea
Prior art keywords
lead frame
tape
grid array
ball grid
array package
Prior art date
Application number
KR1019960044161A
Other languages
English (en)
Other versions
KR100195511B1 (ko
Inventor
정학조
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960044161A priority Critical patent/KR100195511B1/ko
Publication of KR19980025869A publication Critical patent/KR19980025869A/ko
Application granted granted Critical
Publication of KR100195511B1 publication Critical patent/KR100195511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 슬롯이 형성된 리드 프레임을 이용한 반도체 패키지에 관한 것으로서, 복수 개의 본딩 패드들을 갖고 있는 반도체 칩; 상기 반도체 칩이 접착 고정될 칩 패드, 상기 본딩 패드들과 대응되는 본딩 영역, 그 본딩 영역과 연결된 회로 패턴이 상면에 형성되어 있고 그 회로 패턴과 연결되어 하면까지 관통 형성된 상부 비아 홀들을 갖고 있는 상부 테이프; 상기 비아 홀들의 위치에 슬롯이 형성있고, 그 일측면이 상기 상부 테이프 하면에 접착 고정되는 리드 프레임; 상기 상부 비아 홀들과 대응되어 관통 형성된 하부 비아 홀들, 그 하부 비아 홀들과 볼 패드들을 연결하는 회로 패턴이 일측면에 형성되고 타 측면에 상기 리드 프레임에 접착 고정되는 하부 테이프; 상기 반도체 칩을 상기 칩 패드에 접착 고정하기 위한 접착하는 수단과, 상기 본딩 패드들과 본딩영역을 전기적으로 연결하는 전기적 연결 수단; 상기 반도체 칩을 포함하는 전기적 연결부위를 봉지하는 성형수지; 를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공하여 패키지 뒤틀 등의 불량이 제거되고 신뢰성이 향상되는 이점이 있다.

Description

리드 프레임을 이용한 볼 그리드 어레이 패키지
본 발명은 볼 그리드 어레이 패키지(ball grid array package)에 관한 것으로서, 더욱 상세하게는 리드 프레임을 적용한 인쇄 회로 기판을 형성하여 열방출이 용이하고 원가절감이 가능한 볼 그리드 어레이 패키지에 관하 것이다.
일반적으로 전자기기의 소형화 및 대요량화의 추세에 따라 반도체 칩은 크기가 커지고 입출력 단자용 전극 패드의 수가 많아지고 있다. 반면에 반도체 칩을 내장하는 통상적인 반도체 칩 패키지는 크기는 작아지고, 입출력 단자용 전극 패드에 각각 연결되는 리드 프레임의 리드들 사이의 간격이 더욱 좁아지고 있다.
이에 따라 다양한 형태의 패키지 기술이 개발되고 있는데, 최근 각광을 받고 있는 패키지가 볼 그리드 어레이 패키지이다. 이는 볼 그리드 어레이 패키지가 다른 표면 실장형 패키지보다 많은 장점들, 예를 들어 스몰 푸트 프린트(small footprint), 전기적 성능의 우수함, 취급 및 조립의 용이성 등을 갖고 있기 때문이다.
이러한 볼 그리드 어레이 패키지의 일반적인 구조의 특징은 외부와의 전기적 접속 단자가 리드 대신 솔더 볼(solder ball)이 사용되어 진다는 것이다. 이러한 볼 그리드 어레이 패키지는 플라스틱 볼 그리드 어레이 패키지, 세라믹 볼 그리드 어레이 패키지, 테이프 볼 그리드 어레이 패키지, 그리고 금속 볼 그리드 어레이 패키지 등으로 분류될 수 있다.
그 중에서도 플라스틱 볼 그리드 어레이 패키지의 일반적인 형태를 소개하면 다음과 같다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지의 일 실시예를 나타낸 단면도이다.
도 1을 참조하면, 다층의 회로 패턴(48)을 갖는 인쇄 회로 기판(PCB ;printed circuit board)(40)의 상면에 전기 절연 접착제(20)에 의해 반도체 칩(10)이 실장되어 있다. 인쇄 회로 기판(40)은 솔더 볼(50)의 부착에 필요한 부분만을 제외한 나머지 전 표면에 회로 패턴(48) 등을 보호하기 위하여 솔더 레지스트(solder resister)(62)가 도포되어 있다. 또한, 인쇄 회로 기판(40)은 반도체 칩(10)의 본딩 패드(bondig pad)(12)와 그에 대응되는 인쇄 회로 기판(40)의 본딩 영역(35)이 와이어(30)로 와이어 본딩(wire bonding)되어 전기적 연결을 이루고 있으며, 그 인쇄 회로 기판(40)의 하부면에는 외부와의 전기적 접속을 위한 솔더 볼(50)이 형성되어 있다. 그리고 반도체 칩(10)이 실장된 인쇄 회로 기판(40)에는 서로 다른 층에 위치하고 있는 반도체 칩(10)과 상기 솔더 볼(50)간의 전기적 연결을 위하여 비아 홀(45)이 그 인쇄 회로 기판(40)을 관통도록 하여 형성되어 있다. 반도체 칩(10)과 와이어(30) 및 회로 패턴(48) 등 내부 소자들을 외부 환경으로부터 보호하기 위하여 인쇄 회로 기판의 상면 부분에 에폭시 성형 수지(60)로 봉지부가 형성되어 있다.
상기한 일반적인 형태의 볼 그리드 어레이 패키지는 플라스틱 계열의 비티 레진(BT resin)을 칩을 실장하는 인쇄 회로 기판으로 사용하고 있음으로 일반적인 반도체 패키지에서 사용하고 있는 금속 계열의 리드 프레임(lead frame)에 비해 열적 스트레스(thermal stress)에 약한 단점을 가지고 있다.
이는 볼 그리드 어레이 패키지를 제조하기 위한 공정 진행 및 완제품 상에서 볼 그리드 어레이 패키지의 뒤틀림(warpage) 등의 불량과 공정 조정이 용이하지 않은 단점들을 갖고 있다.
따라서, 본 발명의 목적은 볼 그리드 어레이 패키지가 갖고 있는 열적 스트레스에 약한 단점과 뒤틀림 등의 단점을 극복하기 위한 리드 프레임을 이용한 볼 그리드 어레이 패키지의 구조를 제공하여 신뢰성이 향상된 볼 그리드 어레이 패키지를 제공하는데 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지의 일 실시예를 나타내는 단면도.
도 2는 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 슬롯이 형성된 리드 프레임의 모양을 나타내는 평면도.
도 3은 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 비아 홀들과 회로 패턴이 형성된 하부 테이프를 나타내는 평면도.
도 4는 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 비아 홀들과 회로 패턴이 형성된 상부 테이프를 나타내는 평면도.
도 5는 본 발명에 따른 리드 프레임에 상부 테이프, 하부 테이프, 반도체 칩이 접착되는 모양을 나타내는 개략 사시도.
도 6은 도 5의 '6 - 6'의 선에 따른 리드 프레임에 상부 테이프와 하부 테이프가 접착된 모양을 나타내는 부분 단면도.
도 7은 본 발명에 의한 볼 그리드 어레이 패키지의 일 실시예를 나타내는 단면도.
도면의 주요 부호에 대한 설명
10 : 반도체 칩 12 : 본딩 패드
20 : 접착제 30 : 와이어
35 : 본딩 영역 40 : 인쇄 회로 기판
45, 210, 310 : 비아 홀 48 : 회로 패턴
50 : 솔더 볼 60 : 성형수지
62 : 솔더 레지스트 90, 400 : 볼 그리드 어레이 패키지
100 : 리드 프레임 스트립 110 : 가이드 레일
120 : 타이바 130 : 슬롯
140 : 리드 프레임 200 : 하부 테이프
220 : 하부 회로패턴 230 : 볼 패드
300 : 상부 테이프 320 : 칩 패드
330 : 본딩 영역 340 : 상부 회로패턴
350 : 접촉부
상기 목적을 달성하기 위하여 복수 개의 본딩 패드들을 갖고 있는 반도체 칩; 상기 반도체 칩이 접착 고정될 칩 패드, 상기 본딩 패드들과 대응되는 본딩 영역, 그 본딩 영역과 연결된 회로 패턴이 상면에 형성되어 있고 그 회로 패턴과 연결되어 하면까지 관통 형성된 상부 비아 홀들을 갖고 있는 상부 테이프; 상기 비아 홀들의 위치에 슬롯이 형성있고, 그 일측면이 상기 상부 테이프 하면에 접착 고정되는 리드 프레임; 상기 상부 비아 홀들과 대응되어 관통 형성된 하부 비아 홀들, 그 하부 비아 홀들과 볼 패드들을 연결하는 회로 패턴이 일측면에 형성되고 타 측면에 상기 리드 프레임에 접착 고정되는 하부 테이프; 상기 반도체 칩을 상기 칩 패드에 접착 고정하기 위한 접착하는 수단과, 상기 본딩 패드들과 본딩영역을 전기적으로 연결하는 전기적 연결 수단; 상기 반도체 칩을 포함하는 전기적 연결부위를 봉지하는 성형수지; 를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지를 제공한다.
이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 슬롯이 형성된 리드 프레임의 모양을 나타내는 평면도이다.
도 3은 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 비아 홀들과 회로 패턴이 형성된 하부 테이프를 나타내는 평면도이다.
도 4는 본 발명에 따른 볼 그리드 어레이 패키지를 제조하기 위하여 비아 홀들과 회로 패턴이 형성된 상부 테이프를 나타내는 평면도이다.
도 5는 본 발명에 따른 리드 프레임에 상부 테이프, 하부 테이프, 반도체 칩이 접착되는 모양을 나타내는 개략 사시도이다.
도 6은 도 5의 '6 - 6'의 선에 따른 리드 프레임에 상부 테이프와 하부 테이프가 접착된 모양을 나타내는 부분 단면도이다.
도 7은 본 발명에 의한 볼 그리드 어레이 패키지의 일 실시예를 나타내는 단면도이다.
먼저, 도 2는 소정의 위치에 슬롯(slot)(130)이 형성된 리드 프레임(140)이 타이 바(tie bar)(120)에 의하여 가이드 레일(guide rail)(110)에 부착되어 있는 리드 프레임 스트립(100)을 나타내고 있다.
이는 일반적인 리드 프레임 스트립 구조에서 리드(lead)들이 제거되고 다이 패드(die pad)부분이 확대된 모양을 나타내고, 그 다이패드 역할을 하는 부분에 슬롯이 형성되어 있는 모양을 나타내고 있다. 이와 같은 리드 프레임 스트립의 제작은 스탬핑(stamping)하는 방법으로 간단하게 제작할 수 있으며, 구리 또는 구리 합금 등의 금속성 재질로 형성한다.
도 3은 전기 절연성 하부 테이프(200) 상에 비아 홀들(210)이 소정의 간경으로 형성되어 있고, 소정의 영역에 솔더 볼(도면에 도시 안됨)이 형성될 볼 패드들(230)이 형성되어 있으며, 회로 패턴(220)이 비아 홀들(210)과 볼 패드(230)간을 전기적으로 연결하고 있는 모양을 나타내고 있다.
상기 하부 테이프(200)는 전기 절연성이 우수한 플라스틱(plastic) 계열의 폴리이미드 테이프(polyimide tape)를 사용하며, 그 하부 테이프의 리드 프레임과 첩착되는 면에는 접착제를 도포하여 접착성을 갖게 한다. 또한, 하부 테이프의 접착제가 도포되지 않는 일면에는 구리 계열의 금속으로 볼 패드와 회로 패턴을 사진 시각 하는 방법 등으로 형성한다. 상기 비아 홀들의 내부에는 금속 도금을 실시하여 전도성을 갖도록 한다.
도 4는 상기 도 3과 동일한 폴리이미드 테이프를 이용하여 그 일측면에 반도체 칩이 접착 고정될 칩 패드(320)가 형성되어 있고, 본딩 패드들과 전기적으로 연결될 본딩 영역(330)과 회로 패턴(340)이 형성되어 있고, 그 회로패턴(340)은 비아 홀들(310)과 연결되어 있는 상부 테이프(300)의 모양을 나타내고 있다.
상기 비아 홀은 상부 테이프를 관통하여 형성되어 있고, 그 비아 홀들의 내부에는 전기 전도성 금속이 도금되어 있다. 그리고, 상기 본딩 영역 및 비아 홀들은 실장되는 반도체 칩의 특징에 따라 각기 알맞는 형태로 형성 할 수 있다. 또한, 상기 상부 테이프의 회로 패턴이 형성되지 않는 부분에는 접착성 물질이 도포되어 있어 리드 프레임에 접착 고정되도록 한다.
도 5는 슬롯(300)이 형성된 리드 프레임(100)의 양측면에 상기 상부 테이프(300)와 상기 하부 테이프(200)가 접착되고, 상부 테이프(300)의 칩 패드에 반도체 칩(10)이 접착되는 모양을 개략적으로 나타내고 있다.
즉, 리드 프레임에 형성된 슬롯의 위치는 상부 테이프의 비아홀과 하부 테이프의 비아홀의 위치와 일치하며, 그 슬롯을 통하여 비아 홀들이 위치하게 된다. 각각의 회로 패턴들과 비아 홀들을 포함하는 상부 테이프와 하부 테이프 사이에 리드 프레임이 개재되며, 리드 프레임에 형성된 슬롯을 통하여 상부 테이프의 비아 홀들과 하부 테이프의 비아 홀들이 접촉할 수 있는 형태를 갖게된다.
이와 같이 리드 프레임에 각각의 테이프를 접착하는 간단한 방법으로 인쇄 회로 기판을 형성할 수 있으므로 공정의 감소가 기대되며, 기존의 장비를 활용하여 상기 전술한 접착을 실시할 수 있다.
도 6은 리드 프레임(100)의 슬롯을 통하여 상부 테이프(300)의 비아 홀과 하부 테이프(200)의 비아 홀이 접촉부(350)를 이루어 전기적으로 연결된 모양을 나타내고 있다.
이는 슬롯이 형성된 리드 프레임에 상부 테이프와 하부 테이프를 정렬한 다음 열 압착하는 방법으로 접착을 실시할 때 비아 홀 내부에 형성된 금속이 녹아 서로 접촉부(350)을 형성한다. 그러므로, 상부 테이프와 하부 테이프가 비아 홀과 리드 프레임의 슬롯을 통하여 전기적으로 연결되는 구조를 갖는다.
도 7은 반도체 칩(10) 상면에 복수 개의 본딩 패드들(12)이 형성되어 있고, 그 반도체 칩(10)이 상부 테이프(300)의 칩 패드에 접착제(20)로 접착 고정되어 있고, 본딩 패드들(12)과 각기 대응되는 상부 테이프(300) 상에 형성된 본딩 영역이 와이어(30)에 의하여 전기적으로 연결되어 있으며, 그 본딩 영역은 회로 패턴으로 비아홀들(310)과 연결되어 있는 모양을 나타내고 있다. 내부가 금속으로 충진된 비아 홀(310)은 상부 테이프(300)를 관통하여 형성되어 있으며, 그 상부 테이프(300) 하면에는 슬롯(130)이 형성된 리드 프레임(100)이 접착되어 있다. 그리고, 그 리드 프레임(100) 하면에는 상기 전술한 하부 테이프(200)가 접착 고정되어 있으며, 리드 프레임(100)의 슬롯(130)을 통하여 하부 비아 홀(210)과 상부 비아 홀(310)이 전기적으로 연결되어 있다. 또한, 하부 테이프(200)의 볼 패드에는 실장에 용이하도록 솔더 볼(250)이 형성되어 있고, 상기 반도체 칩(10)을 포함한 전기적 연결 부위는 성형 수지(60)로 봉지되어 있다. 상기 솔더 볼을 제외한 부분의 상부 테이프와 하부 테이프에 솔더 레지스트(260)를 도포하여 외부 환경으로부터 보호하도록 되어 있다.
상기 리드 프레임에 형성된 슬롯은 상부 테이프와 하부 테이프에 형성된 비아 홀을 서로 접속 시키는 역할을 할 만큼 충분한 크기와 형태로 형성되야 하며, 상기 비아 홀들 내부에 형성되는 전기전 도성 금속은 열 압착에 의하여 서로 접속된다.
즉, 본 발명에 의한 볼 그리드 어레이 패키지는 각각의 패턴이 형성된 상부 테이프와 하부 테이프 사이에 슬롯이 형성된 금속 재질의 리드 프레임을 개재하여 회로 기판을 형성한다. 이는 종래 기술에 의한 플라스틱 인쇄 회로 기판보다 열적 특성이 개선되고, 열변형에 보다 유연하게 대처할 수 있는 구조를 가지고 있다.
따라서, 본 발명에 의한 볼 그리드 어레이 패키지는 금속 재질로 형성된 리드 프레임을 갖고 있어 패키지 공정에서 발생하는 열적변형에 유연하게 대처할 수 있어 불량 발생율이 억제되고, 패키지가 변형되는 뒤틀어짐 등의 불량이 제거되는 이점이 있다. 또한, 제조 공정이 간단하고 기존의 장비를 활용할 수 있어 원가 절감의 효과가 있다.

Claims (7)

  1. 복수 개의 본딩 패드들을 갖고 있는 반도체 칩;
    상기 반도체 칩이 접착 고정될 칩 패드, 상기 본딩 패드들과 대응되는 본딩 영역, 그 본딩 영역과 연결된 회로 패턴이 상면에 형성되어 있고 그 회로 패턴과 연결되어 하면까지 관통 형성된 상부 비아 홀들을 갖고 있는 상부 테이프;
    상기 비아 홀들의 위치에 슬롯이 형성있고, 그 일측면이 상기 상부 테이프 하면에 접착 고정되는 리드 프레임;
    상기 상부 비아 홀들과 대응되어 관통 형성된 하부 비아 홀들, 그 하부 비아 홀들과 볼 패드들을 연결하는 회로 패턴이 일측면에 형성되고 타 측면에 상기 리드 프레임에 접착 고정되는 하부 테이프;
    상기 반도체 칩을 상기 칩 패드에 접착 고정하기 위한 접착하는 수단과, 상기 본딩 패드들과 본딩영역을 전기적으로 연결하는 전기적 연결 수단;
    상기 반도체 칩을 포함하는 전기적 연결부위를 봉지하는 성형수지;
    를 포함하는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  2. 제 1항에 있어서, 상기 상부 테이프가 전기 절연성 폴리이미드 테이프인 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  3. 제 1항에 있어서, 상기 하부 테이프가 전기 절연성 폴리이미드 테이프인 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  4. 제 1항에 있어서, 상기 리드 프레임이 구리 또는 구리 합금중에서 선택된 하나로 이루어진 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  5. 제 1항에 있어서, 상기 볼 패드에 솔더 볼이 형성되는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  6. 제 1항에 있어서, 상기 전기적 연결 수단이 와이어에 의하여 이루어지는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
  7. 제 1항에 있어서, 접착하는 수단이 전기 절연성 접착제에 의하여 이루어지는 것을 특징으로 하는 리드 프레임을 이용한 볼 그리드 어레이 패키지.
KR1019960044161A 1996-10-05 1996-10-05 리드 프레임을 이용한 볼 그리드 어레이 패키지 KR100195511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960044161A KR100195511B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960044161A KR100195511B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 볼 그리드 어레이 패키지

Publications (2)

Publication Number Publication Date
KR19980025869A true KR19980025869A (ko) 1998-07-15
KR100195511B1 KR100195511B1 (ko) 1999-06-15

Family

ID=19476359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044161A KR100195511B1 (ko) 1996-10-05 1996-10-05 리드 프레임을 이용한 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100195511B1 (ko)

Also Published As

Publication number Publication date
KR100195511B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
KR100204753B1 (ko) 엘오씨 유형의 적층 칩 패키지
US5854512A (en) High density leaded ball-grid array package
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US7638879B2 (en) Semiconductor package and fabrication method thereof
KR100694739B1 (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
US6285086B1 (en) Semiconductor device and substrate for semiconductor device
US20080308951A1 (en) Semiconductor package and fabrication method thereof
JPH10294418A (ja) 半導体装置
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JP4038021B2 (ja) 半導体装置の製造方法
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100762871B1 (ko) 칩크기 패키지 제조방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
JPH0846091A (ja) ボールグリッドアレイ半導体装置
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH08172142A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
KR200159861Y1 (ko) 반도체 패키지
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
KR0177006B1 (ko) 복합 리드 구성을 가진 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee