KR0163214B1 - 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 - Google Patents

Abstract

본 발명은 집적회로(IC)의 패키지에 관한 것으로, 특히 소형의 패키지를 갖는 세라믹 기판을 이용한 IC 패키지 및 그의 제조방법에 관한 것이다.

본 발명의 집적회로 패키지는 양면의 주변부에 다수의 도전성 패드(23)가 형성되고 대응하는 전후면의 패드간에는 관통홀(22)을 통해 전기적으로 연결되며 전면 중앙부에는 베어칩(24)이 칩본딩되어 있는 절연기판(21)과, 상기 베어칩(24)의 패드(26)와 상기 절연기판 전면의 패드(23)를 상호 연결하기 위한 골드 와이어(27)와, 상기 베어칩(24)과 전면의 패드(23)를 보호하기 위한 보호수단(28,29)으로 구성된다.

Description

세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법

본 발명은 집적회로(IC)의 패키지에 관한 것으로, 특히 소형의 패키지를 갖는 세라믹 기판을 이용한 IC 패키지 및 그의 제조방법에 관한 것이다.

종래의 IC 패키지는 모두 리드 프레임을 이용한 구조로 되어 있다.즉, 제1도에 도시된 DIP(Dual in-Line Package)패키지와 같이 집적회로를 형성하는 베어칩(Bear Chip)(1)과 리드프레임(2)이 골드와이어(3)에 의해 상호 연결된 후 에폭시 수지(4) 등으로 몰딩된 구조를 갖고 있다.

이와 같은 수지몰딩 구조의 패키지는 먼저 베어칩(1)을 리드 프레임(2)에 다이본딩 시켜서 고정한 후 리드프레임(2)의 패드와 베어칩(1)의 패드를 골드와이어를 이용한 와이어 본딩에 의해 상호 연결한다.

이어서 칩(1)에 보호막을 도포하고 그 외곽을 몰드 금형을 이용하여 에폭시 수지 등으로 소정 형태, 예를 들어 직사각형 또는 정사각형 형태의 형상으로 패키지를 형성한 후 외부로 돌출한 리드핀을 절곡시킴에 의해 패키지를 완성한다.

이와 같이 제조되는 DIP 타입 20핀 IC인 경우 패키지 크기는 1.0 인치 × 0.3 인치로 베어칩의 크기(0.1×0.1인치)에 비하여 패키징이 완료된 IC패키지는 너무 큰 크기를 갖고 있어 제품의 소형화에 한계가 있다.

본 발명은 이러한 종래 기술의 문제점을 감안하여 이루어진 것으로, 그 목적은 소형의 패키지를 갖는 세라믹 기판을 이용한 IC 패키지 및 그의 제조방법을 제공하는 것이다.

제1도는 종래의 리드프레임을 이용한 DIP 패키지의 예를 나타낸 일부제거 사시도이고,

제2도는 본 발명에 따른 세라믹 기판을 이용한 IC 패키지의 제조방법을 나타내는 공정도이다.

* 도면의 주요부분에 대한 부호 설명

21 : 세라믹 기판 22 : 관통홀

23 : 세라믹 기판 패드 24 : 베어칩

25 : 칩본딩패드 26 : 베어칩패드

27 : 골드와이어 28 : 보호제

29 : 보호커버

상기한 목적을 달성하기 위하여 본 발명은 양면의 주변부에 다수의 도전성패드가 형성되고 대응하는 전후면의 패드간에는 관통홀을 통해 전기적으로 연결되며 전면 중앙부에는 베어칩이 칩본딩되어 있는 절연 기판과, 상기 베어칩의 패드와 상기 절연기판 전면의 패드를 상호 연결하기 위한 골드 와이어와, 상기 베어칩과 전면의 패드를 보호하기 위한 보호 수단으로 구성되는 것을 특징으로 하는 집적회로 패키지를 제공한다.

또 다른 본 발명의 특징에 따르면, 절연기판의 주변부에 패키징 될 베어칩의 전극과 동일한 수의 관통 홀을 가공하는 단계와, 상기 절연기판 전후면의 관통홀 주변에 소정 영역의 도전성 패드를 형성하는 단계와, 상기 절연기판의 전면 중앙에 형성된 칩본딩 패드에 베어칩을 고정시키는 단계와, 상기 베어칩의 패드와 절연기판 전면의 패드를 골드 와이어를 이용하여 상호 연결하기 위한 와이어 본딩단계와, 상기 베어칩과 패드를 보호하기 위한 보호제를 코팅하는 단계로 구성되는 것을 특징으로 하는 집적회로 패키지의 제조방법을 제공한다.

이하에 첨부 도면을 참고하여 본 발명을 더욱 상세하게 설명한다.

제2 도(a) 내지 (e)는 본 발명의 바람직한 일실시예에 따른 IC패키지 제조공정을 나타내는 공정도이다.

먼저 제2 도(a)와 같이 소정 크기의 직사각형 또는 정사각형의 세라믹기판(21)의 주변에 베어칩의 전극 패드 수 만큼 관통홀(22)을 가공한다.

그후 가공된 관통홀(22) 주변에 와이어 본딩이 가능하도록 골드표면의 패드(Pad)(23)를 형성하고 중앙에 칩본딩 패드(25)를 형성한다.

이때 세라믹 기판(21)의 뒷면의 관통홀(22) 주변에도 전극(23)을 동시에 형성한다.

이어서 제2 도(b)와 같이 베어칩(24)을 세라믹 기판(21)의 중앙에 형성된 칩본딩패드(25)에 고정시킨다.

그후 제2 도(c)와 같이 베어칩(24)의 패드(26)와 세라믹기판(21)의 패드(23)를 골드와이어(27)을 이용한 와이어 본딩에 의해 연결시킨다.

이어서 제2도(d)와 같이 베어칩(24)과 패드(23)를 보호하도록 보호제(28)를 코팅한다.

끝으로 세라믹 기판(21)의 전면에 보호커버(29)를 부착시킴에 의해 패키지 공정을 완료한다.

따라서 칩(21)은 리드프레임 없이 세라믹 기판(21)의 표면에 형성된 패드(23)에 골드와이어(27)로 연결되고, 이 패드는 관통홀(22)을 통해 세라믹 기판(21)의 하부에 형성된 패드(23)에 전기적으로 연결된다.

따라서 세라믹 기판을 이용한 본 발명의 패키지는 하이브리드 집적회로(HIC)에서 표면 실장 방식으로 집적하는데 아주 적합한 패키지 형태를 갖게 된다.

또한 본 발명의 패키지는 20핀 패키지의 경우 예를 들어 0.3 × 0.3 인치 크기로 제작될 수 있어 종래의 리드프레임 방식의 패키지 보다 현저하게 소형으로 제작 가능하다.

더욱이 본 발명의 패키지 제조 공정은 종래의 일반적인 패키지 방식보다 제조 비용 또한 저렴하게 이루어질 수 있을 뿐만 아니라 세라믹 기판을 이용한 패키지 방식이므로 열전도 도가 빨라서 디시페이션 팩터(Dissipation Factor)가 적다.

Claims (7)

1. 양면의 주변부에 다수의 도전성 패드(23)가 형성되고 대응하는 전후면의 패드간에는 관통홀(22)을 통해 전기적으로 연결되며 전면 중앙부에는 베어칩(24)이 칩본딩되어 있는 절연기판(21)과, 상기 베어칩(24)의 패드(26)와 상기 절연기판 전면의 패드(23)를 상호 연결하기 위한 골드 와이어(27)와, 상기 베어칩(24)과 전면의 패드(23)를 보호하기 위한 보호수단(28,29)으로 구성되는 것을 특징으로 하는 집적회로 패키지.
2. 제 1 항에 있어서, 상기 절연기판(21)은 세라믹으로 이루어진 것을 특징으로 하는 집적회로 패키지.
3. 제 1 항에 있어서, 상기 보호수단은 베어칩(24)과 전면의 패드(23)를 둘러싸도록 코팅된 보호제(28)와 상기 기판 전면을 보호하기 위한 보호커버(29)로 구성되는 것을 특징으로 하는 집적회로 패키지.
4. 절연기판의 주변부에 패키징 될 베어칩의 전극과 동일한 수의 관통홀을 가공하는 단계와, 상기 전연기판 전후면의 관통홀 주변에 소정영역의 도전성 패드를 형성하는 단계와, 상기 절연기판의 전면중앙에 형성된 칩본딩패드에 베어칩을 고정시키는 단계와, 상기 베어칩의 패드와 절연기판 전면의 패드를 골드와이어를 이용하여 상호 연결하기 위한 와이어 본딩 단계와, 상기 베어칩과 패드를 보호하기 위한 보호제를 코팅하는 단계로 구성되는 것을 특징으로 하는 집적회로 패키지의 제조방법.
5. 제 4 항에 있어서, 상기 기판 전면을 보호하기 위한 보호커버를 부착시키는 단계를 더 포함하는 것을 특징으로 하는 집적회로 패키지의 제조방법.
6. 제 4 항에 있어서, 상기 절연기판은 세라믹으로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.
7. 제 4 항에 있어서, 상기 절연기판에 형성된 패드는 골드로 이루어진 것을 특징으로 하는 집적회로 패키지의 제조방법.