KR100342813B1 - 접지선및전원선을갖는에어리어어레이범프드반도체패키지 - Google Patents

접지선및전원선을갖는에어리어어레이범프드반도체패키지 Download PDF

Info

Publication number
KR100342813B1
KR100342813B1 KR1019960058762A KR19960058762A KR100342813B1 KR 100342813 B1 KR100342813 B1 KR 100342813B1 KR 1019960058762 A KR1019960058762 A KR 1019960058762A KR 19960058762 A KR19960058762 A KR 19960058762A KR 100342813 B1 KR100342813 B1 KR 100342813B1
Authority
KR
South Korea
Prior art keywords
ground
semiconductor chip
lead
power line
package
Prior art date
Application number
KR1019960058762A
Other languages
English (en)
Other versions
KR19980039682A (ko
Inventor
신원선
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019960058762A priority Critical patent/KR100342813B1/ko
Publication of KR19980039682A publication Critical patent/KR19980039682A/ko
Application granted granted Critical
Publication of KR100342813B1 publication Critical patent/KR100342813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

반도체칩(31)과, 반도체칩을 지지하고 있으며 돌출부가 어레이 형태로 배열되어 패키지의 저면에 노출되어 있는 다수개의 리드(32)와, 반도체칩이 리드의 위에 고정되도록 접착시켜주기 위한 접착부재(33)와, 반도체칩의 주위를 둘러싸면서 리드의 위에 접착부재(35)를 통하여 고정되어 있는 접지 및 전원선(34)과, 상기한 반도체칩과 리드와 접지 및 전원선를 전기적으로 상호 연결시켜주기 위한 와이어(36)와, 상기한 반도체칩과 리드와 접지 및 전원선과 와이어 등을 보호하기 위한 몰딩물(37)을 포함하며, 회로기판에 실장되기 위한 리드 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 함과 동시에, 리드의 위에 전원선과 접지선이 놓여짐으로써 패키지 공간을 효율적으로 활용할 수 있는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지를 제공한다.

Description

접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지
이 발명은 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지에 관한 것으로서, 더욱 상세하게 말하자면 회로기판에 실장되기 위한 리드 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 함과 동시에, 리드의 위에 전원선과 접지선이 놓여짐으로써 패키지내의 공간을 효율적으로 활용할 수 있는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지에 관한 것이다.
반도체 패키지는 패키지의 종류에 따라 수지 밀봉 패키지, TCP 패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지 대신에 표면실장형 반도체 패키지가 널리 사용되고 있는 추세이다.
이와 같은 종래의 반도체 패키지에 대한 이해를 돕기 위하여, 첨부된 도면을 참조로 하여, QFP와, BGA에 대하여 설명하기로 한다.
도 1은 종래의 QFP의 부분 절개 사시도이다.
도 1에 도시되어 있듯이 종래의 QFP의 구성은, 반도체 칩(11)과, 상기한 반도체 칩(11)을 적재하기 위한 탑재판(12)과, 상기한 탑재판(12)을 지지하고 있는 타이바(tie bar) (13)와, 상기한 반도체 칩(11)이 외부와 신호를 송수신할 수 있도록 하기 위한 리드(14)와, 상기한 반도체 칩(11)과 리드(14)를 전기적으로 연결시켜주기 위한 와이어(15)와, 상기한 반도체칩(11)에서 발생되는 열을 외부로 발산시키기 위한 방열판(16)과, 상기한 반도체 칩(11)과 리드(14)와 본딩 와이어(15) 등을 보호하기 위한 몰딩물(17)로 이루어진다.
상기한 구성에 의한 종래의 QFP의 제조공정 및 기능은 다음과 같다.
접착제나 접착 테이프에 의해서 반도체칩(11)이 탑재판(12)의 위에 접착되면, 본딩 와이어(15)에 의해서 상기한 반도체칩(11)과 리드(14)가 전기적으로 연결되는 와이어 본딩 공정이 진행된다.
와이어 본딩 공정이 끝나면, 몰딩물(17)을 이용하여 상기한 반도체칩(11)이 둘러쌓여지도록 하여 패키지를 형성함으로써 상기한 반도체칩(11)을 비롯한 리드(14)와 와이어(15) 등이 보호될 수 있도록 한다.
이와 같이 제작된 QFP 패키지는 회로기판에 장착되어 사용되는데, 이때 반도체칩(11)으로부터 출력되는 신호는 와이어(15)를 거쳐서 리드(14)로 전달되고, 상기한 리드(14)는 회로기판의 배선과 연결되어 있기 때문에 리드(14)로 전달된 신호는 회로기판의 배선을 통하여 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체 칩(11)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달된다.
한편, 반도체칩(11)에서 발생된 열은 탑재판(12)을 거쳐서 방열판(16)으로 전달되며, 방열판(16)에서 외부로 발산됨으로써 반도체칩(11)이 과열되는 것을 방지한다.
그러나 상기한 종래의 QFP는, 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체 패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있다.
이와 같은 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA이다. 상기한 BGA는 입/출력 수단으로서 반도체 패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입/출력 신호를 수용할 수 있으며, 또한 그 크기도 상대적으로 작게 할 수 있음으로써 반도체 패키지로서 크게 각광을 받고 있다.
도 2는 종래의 BGA의 측단면도이고, 도 3은 종래의 BGA용 인쇄회로기판이다.
도 2 및 도 3에 도시되어 있듯이 종래의 BGA의 구성은, 기판(21)과, 상기한 기판(21)의 중앙 상면에 에폭시(22)로 접착되어 있는 반도체칩(23)과, 상기한 기판(21)의 표면에 형성되어 있는 메탈 트레이스(24)와, 상기한 반도체칩(23)의 입출력 패드(25)와 메탈 트레이스(24)를 연결하는 와이어(26)와, 상기한 메탈 트레이스(24)에 형성되어 있는 랜드 메탈(27)과, 상기한 랜드 메탈(28)에 융착되어 있는 솔더볼(28)과, 상기한 반도체칩(23)과 와이어(26) 등을 외부환경으로부터 보호하기 위한 몰딩물(29)로 이루어진다.
상기한 구성에 의한 종래의 BGA의 제조공정 및 기능은 다음과 같다.
에폭시(22)에 의해서 반도체칩(23)이 기판(21)의 위에 접착되면, 본딩 와이어(26)에 의해서 상기한 반도체칩(23)의 입출력 패드(25)와 메탈 트레이스(24)가 전기적으로 연결되는 와이어 본딩 공정이 진행된다.
와이어 본딩 공정이 끝나면, 몰딩물(29)을 이용하여 상기한 반도체칩(23)을 비롯한 와이어(26) 등이 보호되도록 한 뒤에, 리플로우 공정을 통해서 랜드 메탈(27)에 솔더볼(28)을 형성함으로써 하여 BGA 패키지를 완성한다.
이와 같이 제작된 BGA 패키지는 회로기판에 장착되어 사용되는데, 이때 반도체 칩(23)으로부터 출력되는 신호는 와이어(26)를 거쳐서 메탈 트레이스(24)로 전달되며, 상기한 메탈 트레이스(24)는 기판(21)의 내부 회로배선을 통하여 랜드 메탈(27)과 연결되어 있기 때문에 메탈 트레이스(24)로 전달된 신호가 랜드 메탈(27)을 거쳐서 솔더볼(28)로 전달되고, 상기한 솔더볼(28)은 회로기판의 회로배선과 연결되어 있기 때문에 솔더볼(28)의 전달된 신호는 회로기판의 회로배선을 통하여 주변소자로 전달된다. 주변소자에서 발생된 신호가 반도체 칩(23)으로 전달되는 경우에는 위에서 설명한 경로의 역순으로 신호가 전달된다.
그러나 상기한 종래의 BGA는, 기판이 고가이기 때문에 제품의 가격이 상승되는 문제점이 있고, 또한 상기한 기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, BGA 방식이 아니면서도, 기판 접속리드를 패키지의 외부로 돌출시키지 않고 패키지의 하면으로 노출시킴으로써 실장면적을 줄일 수 있는 기술이 대한민국 실용신안 등록출원 공개번호 제96-3135호(공개일 : 서기 1996년 1월 22일)의 "버텀 리드형 반도체 패키지"에서 개시된 바 있다.
그러나, 상기한 종래의 "버텀 리드형 반도체 패키지"는 단순히 리드를 일렬로 배열하여 놓았기 때문에 실장면적을 효율적으로 줄일 수 없는 문제점이 있다.
이와 같은 문제점을 해결하기 위하여, 회로기판에 실장되기 위한 리드팁이 패키지의 하면에 어레이 형태로 배열되도록 함으로써 실장면적을 효율적으로 줄임과 동시에 저렴한 비용으로 구성할 수가 있는 반도체 패키지에 관한 기술이 대한민국 특허출원 출원번호 제96-22899호(출원일자: 서기 1996년 6월 21일)의 "리드 어레이형 리드 프레임 및 이를 이용한 반도체 패키지"에서 본 출원인에 의해 개시된 바 있다.
이 발명의 목적은 상기한 특허출원 출원번호 제96-22899호에서 개시된 기술 내용을 더욱 개량하기 위한 것으로서, 회로기판에 실장되기 위한 리드 에어리어가패키지의 하면에 어레이 형태로 배열되도록 함과 동시에, 리드의 위에 전원선과 접지선이 놓여짐으로써 공간을 효율적으로 활용할 수 있는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지를 제공하는데 있다.
도 1은 종래의 QFP의 부분 절개 사시도이다.
도 2는 종래의 BGA의 측단면도이다.
도 3은 종래의 BGA용 인쇄회로기판이다.
도 4은 이 발명의 제1 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 부분 절개 사시도이다,
도 5는 이 발명의 제1 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다,
도 6은 이 발명의 제2 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도 7는 이 발명의 제3 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이다.
도 8은 이 발명의 제3 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이다.
도 9는 이 발명의 제4 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이다.
도 10은 이 발명의 제5 실시예에 따른 접지전 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
* 도면의 주요부분에 대한 부호의 설명 *
11,23,31,41,51,61,71 : 반도체칩 14, 32, 42, 52 : 리드
15,26,36,46,56 : 와이어 34,44,54,64,74 : 접지 및 전원선
17,29,37,47,57 : 몰딩물 33,35,43,45 : 접착부재
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 반도체칩과, 상기한 반도체칩을 지지하고 있으며 돌출부가 어레이 형태로 배열되어 패키지의 저면에 노출되어 있는 다수개의 리드와, 상기한 반도체칩이 상기한 리드의 위에 고정되도록 접착시켜주기 위한 접착부재와, 상기한 반도체칩의 주위를 둘러싸면서 리드의 위에 접착부재를 통하여 고정되어 있는 접지 및 전원선과, 상기한 반도체칩과 리드와 접지 및 전원선를 전기적으로 상호 연결시켜주기 위한 와이어와, 상기한 반도체칩과 리드와 접지 및 전원선과 와이어 등을 보호하기 위한 몰딩물을 포함하여 이루어진다. 상기한 리드는 하프에칭에 의해 형성됨으로써 정밀가공될 수 있으며, 상기한 접지 및 전원선에는 와이어 본딩이 용이하도록 돌출부분이 형성될 수도 있다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
도 4는 이 발명의 제1 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 부분 절개 사시도이고, 도 5는 이 발명의 제1 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도 4 및 도 5에 도시되어 있듯이 이 발명의 제1 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 구성은, 반도체칩(31)과, 상기한 반도체칩(31)을 각각 지지하고 있으며 벤딩에 의해 절곡형성된 에어리어가 어레이 형태로 배열되어 패키지의 저면에 노출되어 있는 다수개의 리드(32)와, 상기한 반도체칩(31)이 상기한 리드(32)의 위에 고정되도록 접착시켜주기 위한 접찹부재(33)와, 상기한 반도체칩(31)의 주위를 둘러싸면서 리드(32)의 위에 접착부재(35)를 통하여 고정되어 있는 접지 및 전원선(34)과, 상기한 반도체칩(31)과 리드(32)와 접지 및 전원선(34)를 전기적으로 상호 연결시켜주기 위한 와이어(36)와, 상기한 반도체칩(31)과 리드(32)와 접지 및 전원선(34)과 와이어(36) 등을 보호하기 위한 몰딩물(37)로 이루어진다.
상기한 반도체칩(31)에는 고집적된 전자회로가 내장되며, 표면의 가장자리에는 본딩패드가 형성되는 구조로 이루어진다.
상기한 리드(32)는 벤딩에 의해 절곡되는데, 이때 절곡에 의해서 형성된 에어리어(침하부)는 패키지의 밑면에 어레이 형태로 배열되어 노출된다. 패키지는 상기한 바와 같은 리드(32)의 노출된 부분을 이용하여 회로기판(도시되지 않음)에 표면실장되는데, 이와 같이 리드(32)를 절곡시켜서 그 침하부를 패키지의 밑면에 어레이 형태로 배열시켜 노출시키면, BGA와 같이 고가의 인쇄회로 기판을 사용하지 않고서도 리드(32)를 이용하여 반도체칩(31)과 인쇄회로기판을 전기적으로 연결시킬 수가 있으므로 가격이 매우 저렴한 패키지를 제작할 수 있는 효과가 있다.
상기한 접착 부재(33, 35)는, 접착제 또는 접착 테이프 등와 같이반도체칩(31)과 리드(32), 그리고 접지 및 전원선(34)과 리드(32)의 사이를 전기적으로 서로 절연시켜주면서 접착시키는 것이면 족하다.
상기한 접지 및 전원선(34)은 리드(32)와 마찬가지로 전기적인 도체로 이루어지며, 반도체칩(31)의 다수개의 접기 및 전원 단자를 각각 하나로 통합하여 하나의 리드(32)를 통해서 패키지의 외부와 연결시켜줌으로써 리드(32)를 효율적으로 사용할 수 있도록 한다.
상기한 와이어(36)는 반도체칩(31)의 본딩패드와, 상기한 반도체칩(31)의 주위를 둘러싸고 있는 접지 및 전원선(34)과, 상기한 반도체칩(31)과 접지 및 전원선(34)을 지지하고 있는 리드(32)들을 전기적으로 접속시켜주기 위해서 본딩되어진다.
상기한 몰딩물(37)은 상기한 반도체칩(31)과 리드(32)와 접지 및 전원선(34)과, 와이어(36)를 외부환경으로부터 보호한다.
도 6는 이 발명의 제2 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 단면 구성도이다.
도 6에 도시되어 있듯이 이 발명의 제2 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 구성은, 리드(42)가 벤딩에 의해서 형성되지 않고 하프에칭(half-etching)에 의해서 형성되는 것을 제외하면, 전반적으로 이 발명의 제1 실시예의 구성과 유사하므로 중복을 피하기 위하여 반도체칩(41)과 리드(42)와 접착부재(43, 45)와 접지 및 전원선(44)과, 와이어(46)와 몰딩물(47)에 대한 개략설명은 생략하기로 한다. 제1 실시예에서와 같이 벤딩을이용하여 리드(32)를 절곡시키는 경우에는 리드(32)의 치수를 정밀하게 가공할 수가 없을 뿐만 아니라 작업공수가 길어지게 됨으로써 생산성이 저하되는 반면에, 이 발명의 제2 실시예에서와 같이 하프에칭에 의해서 리드팁을 갖는 리드(42)를 형성하게 되면 리드(42)의 치수를 보다 정밀하게 가공할 수 있을 뿐만 아니라 작업 생산성도 향상된다. 상기한 리드(42)는 하프에칭에 의해서 형성된 에어리어(돌출부)가 패키지의 밑면에 어레이 형태로 배열되어 노출됨으로써 상기한 노출된 부분을 이용하여 패키지가 회로기판(도시되지 않음)에 표면실장되도록 하는데, 이와 같이 하게 되면 BGA와 같이 고가의 인쇄회로 기판을 사용하지 않고서도 리드(42)를 이용하여 반도체칩(41)과 인쇄회로기판을 전기적으로 연결시킬 수가 있으므로 매우 저렴한 패키지를 제작할 수 있는 효과를 갖는다.
도 7은 이 발명의 제3 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 부분 절개 사시도이고, 도 8은 이 발명의 제3 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이다.
도 7 및 도 8에 도시되어 있듯이 이 발명의 제3 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 구성은, 접지 및 전원선(54)에 돌출영역을 갖는 점을 제외하고는, 전반적으로 이 발명의 제1 실시예의 구성과 유사하므로 중복을 피하기 위하여 반도체칩(51)과 리드(52)와 접지 및 전원선(54)과 와이어(56)와 몰딩물(57)에 대한 개략설명은 생략하기로 한다. 이 발명의 제3 실시예에서, 상기한 접지 및 전원선(54)은 리드(52)와 마찬가지로 전기적인 도체로이루어지며, 반도체칩(51)의 접지 및 전원 단자를 하나로 통합하여 리드(52)를 통해서 패키지의 외부와 연결시키는데 사용된다. 상기한 접지 및 전원선(54)의 바깥쪽을 접지선이라 하고 안쪽을 전원선이라 하면, 접지선의 바깥쪽 방향으로 돌출영역이 형성되어 있는 패턴을 갖기 때문에 상기한 돌출영역을 이용하여 와이어 본딩이 이루어짐으로써 상대적으로 와이어 본딩이 쉽게 이루어질 수 있는 장점이 있고, 또한 돌출영역에 의해서 접지선의 물리적인 강성을 높여줄 수가 있다.
도 9는 이 발명의 제4 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이고, 도 10은 이 발명의 제5 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 접지 및 전원선의 패턴 구성도이다.
도 9 및 도 10에 도시되어 있듯이 이 발명의 제4 및 제5 실시예에 따른 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지의 구성은, 이 발명의 제1 내지 제3 실시예와 비교할 때 접지 및 전원선(54, 64)의 패턴 형태만을 제외하고 동일한 구조를 갖는다. 이외에도 다른 형태의 돌출영역을 갖는 패턴형태가 있을 수 있으나 이는 단지 이 발명의 기술적인 사항을 벗어나지 않는 범주내에서의 설계적 변경사항에 지나지 않는다.
이상에서와 같이 이 발명의 실시예에서, 회로기판에 실장되기 위한 리드 에어리어가 패키지의 하면에 어레이 형태로 배열되도록 함과 동시에, 리드의 위에 전원선과 접지선이 놓여짐으로써 패키지 내의 공간을 효율적으로 활용할 수 있는 효과를 가진 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지를 제공할 수가 있다. 이 발명의 이러한 효과는 반도체 패키지 분야에서 이 발명의 요지를 벗어나지 않는 범위내에서 당업자에 의해 변형되어 이용될 수가 있다.

Claims (4)

  1. 반도체칩과;
    상기한 반도체칩을 하부에서 지지하고 있으며, 하면에 다수의 돌출부가 어레이 형태로 배열된 다수의 리드와;
    상기한 반도체칩을 상기 다수의 리드 상면에 접착시키는 다수의 접착부재와;
    상기한 반도체칩의 주위를 둘러싸면서 상기 리드 상면에 접착부재를 통하여 고정된 접지 및 전원선과;
    상기한 반도체칩과 리드, 상기한 반도체칩과 접지 및 전원선, 상기한 접지 및 전원선과 리드를 전기적으로 상호 연결시키는 다수의 와이어와;
    상기한 반도체칩, 리드, 접지 및 전원선, 와이어 등을 보호하는 동시에, 상기 리드의 돌출부가 하면으로 노출되도록 몰딩하는 몰딩물을 포함하여 이루어진 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지.
  2. 청구항 1에 있어서, 상기한 리드의 돌출부는 하프에칭에 의해 다른 부위의 리드 두께보다 더욱 두껍게 형성되어 있는 것을 특징으로 하는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지.
  3. 청구항 1에 있어서, 상기한 리드의 돌출부는 리드의 일부분이 절곡되어 형성되는 것을 특징으로 하는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체패키지.
  4. 청구항 1에 있어서, 상기한 접기 및 전원선에는 와이어 본딩이 용이하도록 돌출부분이 형성되어 있는 것을 특징으로 하는 접지선 및 전원선을 갖는 에어리어 어레이 범프드 반도체 패키지.
KR1019960058762A 1996-11-28 1996-11-28 접지선및전원선을갖는에어리어어레이범프드반도체패키지 KR100342813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960058762A KR100342813B1 (ko) 1996-11-28 1996-11-28 접지선및전원선을갖는에어리어어레이범프드반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960058762A KR100342813B1 (ko) 1996-11-28 1996-11-28 접지선및전원선을갖는에어리어어레이범프드반도체패키지

Publications (2)

Publication Number Publication Date
KR19980039682A KR19980039682A (ko) 1998-08-17
KR100342813B1 true KR100342813B1 (ko) 2002-11-30

Family

ID=37488324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960058762A KR100342813B1 (ko) 1996-11-28 1996-11-28 접지선및전원선을갖는에어리어어레이범프드반도체패키지

Country Status (1)

Country Link
KR (1) KR100342813B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890007405A (ko) * 1987-10-23 1989-06-19 클라이드씨.블린 범용 반도체 칩 패키지
KR930004253A (ko) * 1991-08-06 1993-03-22 디께바야시 쇼오고 히드라진 화합물 및 그의 제조방법과, 유기 비선형 광학재료
JPH05114671A (ja) * 1991-10-22 1993-05-07 Sony Corp 半導体装置
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
KR960009278A (ko) * 1994-08-29 1996-03-22 정장호 접속장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890007405A (ko) * 1987-10-23 1989-06-19 클라이드씨.블린 범용 반도체 칩 패키지
KR930004253A (ko) * 1991-08-06 1993-03-22 디께바야시 쇼오고 히드라진 화합물 및 그의 제조방법과, 유기 비선형 광학재료
JPH05114671A (ja) * 1991-10-22 1993-05-07 Sony Corp 半導体装置
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
KR960009278A (ko) * 1994-08-29 1996-03-22 정장호 접속장치

Also Published As

Publication number Publication date
KR19980039682A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5250841A (en) Semiconductor device with test-only leads
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
EP0862213B1 (en) Semiconductor apparatus, circuit board and combination thereof
JPH10284873A (ja) 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム
KR100342812B1 (ko) 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지
US20030151123A1 (en) Semiconductor die package having two die paddles
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR100342811B1 (ko) 복수개의칩이내장된에어리어어레이범프드반도체패키지
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100296845B1 (ko) 반도체패키지및그제조방법
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
KR100331069B1 (ko) 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR0147157B1 (ko) 티형 고집적 반도체 패키지
JP2822446B2 (ja) 混成集積回路装置
KR19980039676A (ko) 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
JPH0214558A (ja) 半導体集積回路装置
KR970010677B1 (ko) 리드프레임 구조
KR0134816Y1 (ko) 다면 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130613

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160609

Year of fee payment: 15

EXPY Expiration of term