KR19980039676A

KR19980039676A - 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조

Info

Publication number: KR19980039676A
Application number: KR1019960058756A
Authority: KR
Inventors: 신원선
Original assignee: 황인길; 아남산업 주식회사
Priority date: 1996-11-28
Filing date: 1996-11-28
Publication date: 1998-08-17

Abstract

본 발명은 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조에 관한 것으로서, 전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩을 지지함과 아울러 반도체칩의 신호를 외부로 전달할 수 있는 리드와, 상기 반도체칩을 전기적으로 연결시키는 와이어와, 상기의 반도체칩, 리드 및 와이어를 외부환경으로 부터 보호하기 위한 수지봉지를 포함하며, 상기의 리드는 내측으로 수지봉지의 저면에 노출되도록 리드를 절곡 형성하여서 된 바텀 리드 패키지형 칩 스케일 패키지에 있어서, 상기 수지봉지의 저면으로 노출되는 리드의 저면에 홈을 형성하되, 상기 홈은 상호 인접된 리드와는 서로 다른 위치에 형성하여 다수의 열로 배열시키고, 여기에 솔더볼을 융착하여 마더보드에 실장함으로서, 실장을 용이하게 하고, 불량을 방지하도록 된 것이다.

Description

실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조

본 발명은 실장이 용이한 바텀 리드 패키지(Bottom Leaded Package)형 칩 스케일 패키지(Chip Scale Package)의 구조에 관한 것으로서, 더욱 상세하게는 반도체 패키지의 리드를 수지봉지의 저면으로 노출되도록 리드를 절곡 형성하여서 된 바텀 리드 패키지형 칩 스케일 패키지를 마더보드에 실장시 수지봉지의 저면으로 노출된 리드에 서로 다른 위치에 홈을 형성하여 솔더볼을 이용하여 실장함으로서 실장을 용이하게 하고, 불량을 방지하도록 된 것이다.

일반적으로 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와같은 반도체패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.

최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체패키지가 널리 사용되고 있는데, 이러한 종래의 패키지에 대한 구조를 도1과 도2를 참조하여 QFP와, BGA패키지에 대하여 설명하면 다음과 같다.

도1은 종래의 일반적인 반도체 패키지의 QFP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(11)과, 상기 반도체칩(11)이 에폭시(16)에 의해 부착되는 탑재판(15)과, 상기 반도체칩(11)의 신호를 외부로 전달할 수 있는 다수의 리드(12)와, 상기 반도체칩(11)과 리드(12)를 연결시켜 주는 와이어(13)와, 상기 반도체칩(11)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 수지봉지(14)로 이루어지는 것이다.

그러나, 상기의 QFP는 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있는 것이다.

이와같이 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA패키지로서, 이는 입출력 수단으로서 반도체패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 QFP 보다 작게 형성된 것이다.

이러한 BGA패키지의 구성은 도2에 도시된 바와같이 표면에 회로패턴(25a)이 형성되고, 이 회로패턴(25a)을 보호하기 위해 솔더마스크(25b)가 코팅된 회로기판(25)과, 상기 회로기판(25)의 상면 중앙에 부착된 반도체칩(21)과, 상기 반도체칩(21)과 상기 회로기판(25)의 회로패턴(25a)을 전기적으로 연결하여 신호를 전달하는 와이어(23)와, 상기 회로기판(25)의 회로패턴(25a)에 융착되어 외부로 신호를 전달하는 솔더볼(22)과, 상기 반도체칩(21)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 수지봉지(24)로 구성되는 것이다.

그러나, 이러한 BGA패키지는 내부에 내장된 반도체칩의 크기에 비해서 패키지의 크기가 몇 배 이상 크기 때문에 전자제품들을 소형화시키기에는 한계가 있었던 것이다. 또한, 상기의 BGA패키지는 회로기판이 고가이므로 제품의 가격이 상승되는 요인이 됨은 물론, 상기 회로기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.

이와 같은 문제점을 해결하기 위하여, BGA 방식이 아니면서도 기판 접속리드를 패키지의 외부로 돌출 시키지 않고 패키지의 하면으로 노출시킴으로써 실장면적을 줄임과 동시에, 반도체 패키지의 크기를 반도체칩의 크기로 형성하여 패키지를 경박단소화 한 BLP(Bottom Leaded Package)형 CSP(Chip Scale Package)가 도3에 도시되어 있다.

이러한 종래의 BLP형 CSP의 구조는 전자회로가 집적되어 있는 반도체칩(31)과, 상기 반도체칩(31)을 지지함과 아울러 반도체칩(31)의 신호를 외부로 전기적 접속 경로를 이루는 리드(32)와, 상기 반도체칩(31)을 전기적으로 연결시키는 와이어(33)와, 상기의 반도체칩(31), 리드(32) 및 와이어(33)를 외부환경으로 부터 보호하기 위한 수지봉지(34)를 포함하며, 상기의 리드(32)는 내측으로 수지봉지(34)의 저면에 노출되도록 리드(32)를 절곡 형성하여서 된 것이다.

그러나 상기한 BLP형 CSP는 리드(32)가 수지봉지(34)의 저면 외부로 노출되도록 되어 이 노출된 리드(32)를 입출력 단자로 사용하는데, 이는 수지봉지(34)가 리드(32)의 노출된 부분을 가리게 되는 등의 이유로 실장시 불량이 발생되는 문제점이 있었던 것이다. 이러한 문제점을 극복하기 위하여 솔더볼을 이용하여 마더보드에 실장하는데, 이는 수지봉지(32)의 저면으로 노출된 리드(32)와 리드(32)의 간격이 좁기 때문에 마더보드에 실장하게 되면 이들이 서로 쇼트되는 등의 이유로 불량을 초래하는 요인이 되었던 것이다.

본 발명의 목적은 이와같은 문제점을 해결하기 위하여 발명된 것으로서, 바텀 리드 패키지형 칩 스케일 패키지의 저면으로 노출된 리드에 홈을 형성하되, 상기 홈은 상호 인접된 리드와는 서로 다른 위치로 배열시키고, 여기에 솔더볼을 이용하여 마더보드에 실장함으로서 상호 인접된 리드와 리드가 서로 쇼트되는 현상을 방지하여 실장을 용이하게 하고, 불량을 방지하도록 된 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조를 제공함에 있다.

도1은 종래의 일반적인 반도체 패키지의 구조를 나타낸 단면도

도2는 종래의 BGA패키지의 구조를 나타낸 단면도

도3은 종래의 BLP형 CSP의 구조를 나타낸 단면도

도4는 본 발명에 따른 BLP형 CSP의 구조를 나타낸 단면도

도5는 본 발명에 따른 BLP형 CSP를 나타낸 저면도

도면의 주요 부분에 대한 부호의 설명

41 - 반도체 칩 42 - 리드

43 - 와이어 44 - 수지봉지

45 - 솔더볼

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도4는 본 발명에 따른 바텀 리드 패키지형 칩 스케일 패키지의 구조를 나타낸 단면도로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(41)과, 상기 반도체입(41)을 지지함과 아울러 반도체칩(41)의 신호를 외부로 전달할 수 있는 리드(42)와, 상기 반도체칩(41)을 전기적으로 연결시키는 와이어(43)와, 상기의 반도체칩(41), 리드(42) 및 와이어(43)를 외부환경으로 부터 보호하기 위한 수지봉지(44)를 포함하며, 상기의 리드(42)는 내측으로 수지봉지(44)의 저면에 노출되도록 리드(42)를 절곡 형성하여서 된 바텀 리드 패키지형 칩 스케일 패키지에 있어서, 상기 수지봉지(44)의 저면으로 노출되는 리드(42)의 저면에 홈(42a)을 형성하되, 상기 홈(42a)은 상호 인접된 리드(42)와는 서로 다른 위치에 형성시키고, 여기에 솔더볼(45)을 융착하여 마더보드에 실장하도록 된 것을 특징으로 한다.

도5는 본 발명에 따른 바텀 리드 패키지형 칩 스케일 패키지의 저면을 나타낸 도면으로서, 상기의 수지봉지(44) 저면으로 노출된 리드(42)에 홈(42a)을 형성할때 상호 인접된 리드(42)와 리드(42)에는 서로 다른 위치에 홈(42a)을 형성하여 다수의 열로 배열되도록 한 것이다.

상기의 홈(42a)을 형성하기 위해서는 리셋(Reset)이나, 하프에칭(Half-Etching)에 의한 방법으로 형성할 수 있는 것이며, 이러한 홈(42a)의 형상은 원형이나 사각형등의 여러가지 형상으로 형성시킬수 있는 것이다.

이와같이 구성되는 본 발명은 리드(42)에 형성되는 홈(42a)이 다수의 열로 배열됨으로서, 솔더볼(45)을 이용하여 마더보드에 실장하면 솔더볼(45)과 상호 인접된 솔더볼(45)과는 그 간격(피치)이 넓어 상호 인접된 리드(42)와 리드(42)가 쇼트되는 것을 방지할 수 있는 것이다.

이상의 설명에서와 같이 본 발명에 의하면, 바텀 리드 패키지형 칩 스케일 패키지의 저면으로 노출된 리드에 서로 다른 위치로 홈을 형성하여 솔더볼로서 마더보드에 실장함으로서 상호 인접된 리드가 쇼트되는 것을 방지하고, 실장을 용이하게 하며, 불량을 방지할 수 있는 효과가 있다.

Claims

전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩을 지지함과 아울러 반도체칩의 신호를 외부로 전달할 수 있는 리드와, 상기 반도체칩을 전기적으로 연결시키는 와이어와, 상기의 반도체칩, 리드 및 와이어를 외부환경으로 부터 보호하기 위한 수지봉지를 포함하며, 상기의 리드는 내측으로 수지봉지의 저면에 노출되도록 리드를 절곡 형성하여서 된 바텀 리드 패키지형 칩 스케일 패키지에 있어서, 상기 수지봉지의 저면으로 노출되는 리드의 저면에 홈을 형성하되, 상기 홈은 상호 인접된 리드와는 서로 다른 위치에 형성하여 다수의 열로 배열시키고, 여기에 솔더볼을 융착하여 마더보드에 실장하도록 된 것을 특징으로 하는 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조.
청구항 1에 있어서, 상기의 리드 저면에 형성된 홈은 리셋(Reset)이나 하프에칭(Half-Etching)에 의해 형성된 것을 특징으로 하는 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조.