KR20000055911A - 볼 그리드 어레이 패키지 - Google Patents

볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000055911A
KR20000055911A KR1019990004819A KR19990004819A KR20000055911A KR 20000055911 A KR20000055911 A KR 20000055911A KR 1019990004819 A KR1019990004819 A KR 1019990004819A KR 19990004819 A KR19990004819 A KR 19990004819A KR 20000055911 A KR20000055911 A KR 20000055911A
Authority
KR
South Korea
Prior art keywords
grid array
array package
ball grid
bump
lead frame
Prior art date
Application number
KR1019990004819A
Other languages
English (en)
Inventor
이상균
류욱열
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to KR1019990004819A priority Critical patent/KR20000055911A/ko
Publication of KR20000055911A publication Critical patent/KR20000055911A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

볼 그리드 어레이 패키지(BGAP: Ball Grid Array Package)를 개시한다. 개시된 볼 그리드 어레이 패키지는 반도체칩과, 상기 반도체칩과 전기적으로 와이어본딩되어 연결된 리드부가 마련되는 리드프레임과, 상기 반도체칩과 리드프레임이 몰딩된 성형수지 및 상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 형성된 범프에 솔더링으로 접착되어 있는 솔더볼을 구비하는 볼 그리드 어레이 패키지에 있어서, 상기 범프의 노출면에는 상기 솔더볼이 견고히 수용되어 솔더링될 수 있도록 소정 형상의 수용홈이 형성된 것을 특징으로 한다. 따라서, 패키지의 불량률을 감소시키게 되어 생산성의 수율을 향상시킨다.

Description

볼 그리드 어레이 패키지{Ball grid array package}
본 발명은 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)에 관한 것으로, 보다 상세하게는 솔더볼이 정확한 위치에 수용되어 접착될 수 있도록 범프의 형상이 개선된 볼 그리드 어레이 패키지에 관한 것이다.
통상적으로 반도체 패키지는 그 구조나 기능에 따라 씨오엘 패키지(COL package, chip on lead), 엘오씨 패키지(LOC package,lead on chip), 비지에이 패키지(BGA package,ball grid array)등 여러 가지 형태로 이용되고 있다.
상기의 반도체 패키지 중 비지에이 반도체 패키지 즉, 볼 그리드 어레이 패키지는 외부와의 전기적 신호 전달을 위하여 다수개의 솔더볼(solder ball)을 구비하여 다른 패키지에 비해서 실장 밀도가 증가된 것으로, 최근에 반도체 칩이 고집적화됨에 따라 이용이 확산되고 있다.
상기와 같은 반도체 패키지의 일종인 볼 그리드 어레이 패키지를 도 1에 나타내 보였다.
도 1을 참조하면, 일반적인 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)(10)에는 반도체 칩(11)이 장착될 수 있도록 그 몸체 상의 소정 공간이 마련된 곳에 도전성 페이스트(12)가 도포되고 상기 도전성 페이스트(12) 상에 반도체 칩(11)이 장착된 다이패드(13)와, 상기 반도체 칩(11)과 본딩 와이어(15) 예컨데, 금 와이어로 와이어본딩되는 리드부가 마련된 리드프레임(14)을 구비하여 구성된다. 여기서, 다이패드(13)는 반도체칩(11)을 탑재함과 동시에 외부로 노출되어 상기 반도체칩(11)에서 발생하는 열을 방출시키기 위한 방열판의 역할을 한다.
그리고, 반도체칩(11)과 리드프레임(14)은 절연체로 사용되는 폴리이미드나 에폭시로 된 열경화성수지의 성형수지(18)에 의해 몰딩되어 외부로부터 보호된다. 이와 함께, 그 하단면이 상기 성형수지(18) 밖으로 노출되며, 상기 반도체칩(11)과 와이어본딩된 복수개의 리드부에 각각 형성된 범프(16)에 솔더볼(17)이 부착되어 있다. 이러한 솔더볼(17)은 외부회로와의 전기적 통로 역할을 한다.
상술한 바와 같은 종래의 볼 그리드 어레이 패키지에 있어서, 리드프레임(14)의 리드부와 솔더볼(17)을 전기적으로 연결시키는 범프(16)는 통상적으로 일체형으로 형성된다. 따라서, 종래의 볼 그리드 어레이 패키지 제조방법에서는 솔더볼(17)과의 전기적 연결을 위한 범프(16)를 형성하기 위하여 리드프레임(14)에 대하여 하프에칭(Half etching)하는 방식을 이용하였다.
이러한 하프에칭방식은 리드프레임(14) 상에 감광층을 형성시킨 후 통상적인 노광 및 현상 과정을 통하여 감광층 상에 소정 패턴을 형성하고, 패턴의 형상에 따라 리드프레임(14)에 하프에칭을 실시함으로써, 하프에칭이 실시되지 않은 부위가 리드프레임(14) 상에서 돌출되도록 하여 범프(16)를 형성한다. 이후 공정으로, 상기 범프(16)의 하단면 상에 니켈(Ni) 도금층 및 금(Pd) 도금층을 순차적으로 적층한다.
한편, 상기 볼 그리드 어레이 패키지(10)를 조립할 때에 솔더볼(17)을 범프(16)의 하면에 부착하는 공정은, 상기 솔더볼(17)의 지름이 0.75㎜ 또는 그 이하의 것을 솔더볼 패드 상에 올려놓고, 고온에서 솔더링(soldering)하여 접착시키는 방법이 주로 사용된다.
그러나, 이러한 솔더볼(17)의 부착방법에서 솔더볼(17)이 부착되는 범프(16)의 하단면 즉, 성형수지(18) 밖으로 노출되어 있으며 그 노출면이 수평하게 형성되어 있기 때문에, 솔더링 이전에 솔더볼(17)이 범프(16) 상에서 움직이므로서 소정의 움직인 솔더볼(17)과, 이 솔더볼(17)과 인접된 다른 솔더볼(17)과 달라붙는 더블볼(double ball), 정렬불량(misalignment), 및 미싱볼(missing ball) 등의 미스매칭(missmatching)에 대한 문제점들이 발생하여 불량품들이 증가하게 되어 결국에는 생산성 수율이 저하된다.
본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 솔더볼이 정확한 위치에 수용되어 접착될 수 있도록 범프의 형상이 개선된 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)를 제공하는 점에 그 목적이 있다.
도 1은 통상적인 볼 그리드 어레이 패키지를 도시한 개략적인 단면도이고,
도 2는 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지를 도시한 개략적인 단면도이고,
그리고 도 3은 본 발명의 다른 실시예에 따른 볼 그리드 어레이 패키지를 도시한 개략적인 단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10,100... 볼 그리드 어레이 패키지(BGAP: Ball Grid Array Package)
11,111,211... 반도체칩12,112,212... 전도성페이스트
13,113,213... 다이패드14,114,214... 리드프레임
15,115,215... 본딩와이어16,116,216... 범프
17,117,217... 솔더볼18,118,218... 성형수지
116a,216a... 수용홈
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)는 반도체칩과, 상기 반도체칩과 전기적으로 와이어본딩되어 연결된 리드부가 마련되는 리드프레임과, 상기 반도체칩과 리드프레임이 몰딩된 성형수지 및 상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 형성된 범프에 솔더링으로 접착되어 있는 솔더볼을 구비하는 볼 그리드 어레이 패키지에 있어서, 상기 범프의 노출면에는 상기 솔더볼이 견고히 수용되어 솔더링 될 수 있도록 소정 형상의 수용홈이 형성된 것을 특징으로 한다.
본 발명에 따르면, 상기 수용홈은 하프에칭되어 형성된 것이 바람직하다.
본 발명에 따르면, 상기 수용홈은 반달 형상으로 오목하게 형성되거나, 역마름모꼴로 형성되는 것이 바람직하다.
따라서, 솔더볼의 유동성 때문에 인접된 솔더볼과의 중첩현상, 정렬불량 및 자리이탈의 불량을 야기시켰던 종래와는 달리 솔더볼이 범프의 하단면에 정확히 수용되어 접착될 수 있도록 그 형상을 오목하게 형성시킴으로써, 패키지의 불량률이 감소되어 결국에는 생산성 수율이 향상되는 점에 그 특징이 있다.
이러한 특징을 첨부된 도면을 참조하여 본 발명에 따른 볼 그리드 어레이 패키지를 상세하게 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 볼 그리드 어레이 패키지를 도시한 개략적인 단면도이다.
도 2를 참조하면, 본 발명에 따른 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)(100)는 그 기본적인 구조에 있어서 종래의 볼 그리드 어레이 패키지(도 1의 10)와 크게 다르지는 않다.
즉, 반도체칩(111)과, 이 반도체칩(111)과 와이어본딩되는 리드부가 마련된 리드프레임(114)을 구비하여 구성된다. 그리고, 반도체칩(111) 및 리드프레임(114)은 성형수지(118)에 의해 몰딩되어 외부로부터 보호되어 있다. 또한, 그 하단면이 상기 성형수지(118) 밖으로 노출되어 있는 것으로 상기 리드부에 각각 형성된 범프(116)를 구비한다. 이와 함께, 상기 범프(116)는 상기 하단면에 솔더볼(117)이 각각 접착되도록 구비된다.
그러나, 본 발명에 따른 볼 그리드 어레이 패키지(200)는 상기 솔더볼(117)이 정확한 위치에 견고하게 수용되도록 상기 범프(116)의 하단면 즉, 상기 성형수지(118) 밖으로 노출된 노출면이 반달 모양으로 오목하게 에칭된 수용홈(116a)을 구비하는 점이 종래와는 특징적으로 다르다.
이러한 형상을 가진 범프(116)의 형성방법으로는 종래의 범프(도 1의 16) 형성과정에 의해 형성된 범프(도 1의 16)의 하단면을 다시 하프에칭(half etching)하는 방법으로 형성시킨다. 즉, 종래의 범프(도 1의 16) 형성과정에서와 같이, 본 발명에서도 우선, 리드프레임(도 1의 14) 상에 감광층을 형성시킨 후 통상적인 노광 및 현상 과정을 통하여 감광층 상에 소정 패턴을 형성하고, 패턴의 형상에 따라 리드프레임(도 1의 14)에 하프에칭을 실시함으로써, 하프에칭이 실시되지 않은 부위가 리드프레임(도 1의 14) 상에서 돌출되도록 하고, 상기 감광층을 제거하여 종래와 같은 범프( 도 1의 16)를 형성시킨다.
이 후, 상기 범프(도 1의 16)의 하단면에 대응되는 부위에 다시 감광층을 형성시킨다. 그리고, 전술한 바와 같은 노광 및 현상 과정을 통하여 상기 감광층을 소정 패턴으로 형성시키면 후술되는 수용홈(116a)이 형성될 부위에만 감광층이 남아 있게 된다. 이 후, 반 에칭공정을 수행하고, 상기 감광층을 제거하게 되면 종래의 상기 범프(도 1의 16)의 하단면에 반달 형상으로 오목하게 파여져 있는 수용홈(116a)이 형성된 범프(116)를 구비하게 된다.
이후 공정으로, 상기 수용홈(116a)이 형성된 범프(116) 상에 니켈(Ni) 도금층 및 금(Pd) 도금층을 순차적으로 적층한다.
이와 같이 형성된 범프(116)의 수용홈(116a)에 외부회로와 연결될 솔더볼(117)을 솔더링하여 부착하게 되면, 상기 수용홈(116a)은 솔더볼(117)의 형상에 대응되도록 오목하게 반달 모양으로 형성되어 있기 때문에, 상기 솔더볼(117)은 수용홈(116a)에 정확하게 그리고 견고히 부착될 수 있게 된다. 이것은 수평한 범프(도 1의 16)의 하단면에서 솔더볼(도 1의 17)이 유동성 있게 솔더링되어 부착되던 종래와는 달리 본 발명에 따른 범프(116)의 하단면에 형성된 수용홈(116a)에 솔더볼(117)이 견고히 수용되어 부착됨으로써 인접된 각각의 솔더볼(117)들이 달라붙거나, 정렬불량 등의 미스매칭(missmatching)을 방지하게 된다.
도 3은 본 발명의 다른 실시예에 따른 볼 그리드 어레이 패키지를 도시한 개략적인 단면도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)(200)는 범프(216)의 하단면에 형성된 수용홈(216a)의 형상이 상술한 바와 같은 일 실시예의 형상과는 다른 역마름모꼴로 형성된 것에 그 특징이 있으며, 이러한 범프(216)는 앞서 설명한 일 실시예와 동일한 방법에 의해 형성되어 상기 수용홈(216a)에 솔더볼(217)이 솔더링된다.
이상에서의 설명에서와 같이, 본 발명에 따른 볼 그리드 어레이 패키지(BGAP; Ball Grid Array Package)는 솔더볼의 유동성 때문에 인접된 솔더볼과의 중첩현상, 정렬불량 및 자리이탈의 불량을 야기시켰던 종래와는 달리 솔더볼이 범프의 하단면에 정확히 수용되어 접착될 수 있도록 그 형상을 오목하게 형성시킴으로써, 패키지의 불량률이 감소되어 결국에는 생산성 수율이 향상되는 점에 그 장점이 있다.

Claims (4)

  1. 반도체칩과, 상기 반도체칩과 전기적으로 와이어본딩되어 연결된 리드부가 마련되는 리드프레임과, 상기 반도체칩과 리드프레임이 몰딩된 성형수지 및 상기 리드프레임의 리드부와 외부회로와의 전기적 연결을 위하여 상기 리드부로부터 상기 성형수지 밖으로 노출되도록 형성되어 있는 범프에 솔더링으로 접착된 솔더볼을 구비하는 볼 그리드 어레이 패키지에 있어서,
    상기 범프의 노출면에는 상기 솔더볼이 견고히 수용되어 솔더링 될 수도록 소정 형상의 수용홈이 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  2. 제1항에 있어서,
    상기 수용홈은 하프에칭되어 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  3. 제1항에 있어서,
    상기 수용홈은 반달 형상으로 오목하게 형성된 것을 특징으로 하는 볼 그리드 어레이 패키지.
  4. 제1항에 있어서,
    상기 수용홈은 역마름모꼴 형상인 것을 특징으로 하는 볼 그리드 어레이 패7키지.
KR1019990004819A 1999-02-11 1999-02-11 볼 그리드 어레이 패키지 KR20000055911A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990004819A KR20000055911A (ko) 1999-02-11 1999-02-11 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990004819A KR20000055911A (ko) 1999-02-11 1999-02-11 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20000055911A true KR20000055911A (ko) 2000-09-15

Family

ID=19574112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990004819A KR20000055911A (ko) 1999-02-11 1999-02-11 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20000055911A (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266857A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置
KR970053783A (ko) * 1995-12-30 1997-07-31 황인길 Bga 반도체 패키지
KR970053651A (ko) * 1995-12-13 1997-07-31 김광호 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR19980039676A (ko) * 1996-11-28 1998-08-17 황인길 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
KR19980047619A (ko) * 1996-12-16 1998-09-15 문정환 반도체 패키지
KR20000013555A (ko) * 1998-08-06 2000-03-06 이정민 수액병의 걸이대 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62266857A (ja) * 1986-05-15 1987-11-19 Oki Electric Ind Co Ltd 半導体装置
KR970053651A (ko) * 1995-12-13 1997-07-31 김광호 칩이 실장되는 공간이 형성된 기판을 적용한 칩 스케일 패키지
KR970053783A (ko) * 1995-12-30 1997-07-31 황인길 Bga 반도체 패키지
KR19980039676A (ko) * 1996-11-28 1998-08-17 황인길 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
KR19980047619A (ko) * 1996-12-16 1998-09-15 문정환 반도체 패키지
KR20000013555A (ko) * 1998-08-06 2000-03-06 이정민 수액병의 걸이대 및 그 제조방법

Similar Documents

Publication Publication Date Title
US6849949B1 (en) Thin stacked package
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US7195957B2 (en) Packaged microelectronic components
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
TWI381506B (zh) 先進四方扁平無引腳封裝結構及其製造方法
US8981575B2 (en) Semiconductor package structure
US20080164586A1 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US20110300671A1 (en) Leadframe-based semiconductor package and fabrication method thereof
US6344687B1 (en) Dual-chip packaging
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
JP5378643B2 (ja) 半導体装置及びその製造方法
US20080303134A1 (en) Semiconductor package and method for fabricating the same
KR20000055911A (ko) 볼 그리드 어레이 패키지
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
JPH11260850A (ja) 半導体装置およびその製造方法
KR100321149B1 (ko) 칩사이즈 패키지
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
KR100308116B1 (ko) 칩스케일반도체패키지및그제조방법_
KR100557976B1 (ko) 랜드 그리드 어레이 패키지 및 그 제조방법
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
KR100297108B1 (ko) 엠.씨.엠 패캐이지
KR20020029990A (ko) 실장리드가 구비된 기판을 포함하는 반도체 패키지 및 그제조방법
KR20010060879A (ko) 볼 그리드 어레이 패키지와 그 제조 방법
US20060060958A1 (en) Semiconductor package, and fabrication method and carrier thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application