KR100853683B1 - 반도체 패키지 실장구조 - Google Patents

반도체 패키지 실장구조 Download PDF

Info

Publication number
KR100853683B1
KR100853683B1 KR1020020048256A KR20020048256A KR100853683B1 KR 100853683 B1 KR100853683 B1 KR 100853683B1 KR 1020020048256 A KR1020020048256 A KR 1020020048256A KR 20020048256 A KR20020048256 A KR 20020048256A KR 100853683 B1 KR100853683 B1 KR 100853683B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
substrate
insertion hole
package
lead
Prior art date
Application number
KR1020020048256A
Other languages
English (en)
Other versions
KR20040016059A (ko
Inventor
원종문
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020020048256A priority Critical patent/KR100853683B1/ko
Publication of KR20040016059A publication Critical patent/KR20040016059A/ko
Application granted granted Critical
Publication of KR100853683B1 publication Critical patent/KR100853683B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 삽입공이 형성된 기판과, 상기 기판과 실질적으로 동일 평면을 이루도록 상기 삽입공에 삽입되는 반도체 패키지를 포함하고, 상기 반도체 패키지는 일면에서 바깥쪽을 향하여 연장되어 면접촉에 의해 상기 기판에 전기적으로 접속되는 리드를 구비하는 것을 특징으로 하는 반도체 패키지 실장구조를 제공함으로써, 상기 반도체 패키지를 포함하는 전자제품의 두께를 얇게 할 수 있다는 효과가 있다.
반도체 패키지 실장구조

Description

반도체 패키지 실장구조{STRUCTURE FOR MOUNTING SEMICONDUCTOR PACKAGE}
도1은 종래의 반도체 패키지의 표면실장구조를 나타낸 것으로서, 반도체 패키지 실장구조의 단면도
도2 내지 도4는 본 발명의 일실시예의 구조를 도시한 도면으로서,
도2는 반도체 패키지 실장구조의 사시도
도3은 도2의 횡단면도
도4는 도2의 반도체 패키지의 사시도
**도면의 주요부분에 대한 부호의 설명**
11: 기판 13: 삽입공
120: 패키지 122: 리드
123: 지지부재
본 발명은 반도체 패키지 실장구조 및 반도체 패키지 실장방법에 관한 것으로서, 상세하게는 반도체 패키지가 기판에 삽입되도록 형성되어, 제품의 두께를 얇게 하는 반도체 패키지 실장구조 및 반도체 패키지 실장방법에 관한 것이다.
일반적으로 반도체패키지는 그 종류에 따라 수지밀봉 패키지, TCP 패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-Line Package), PGA(Pin Grid Array)등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball GridArray) 등이 있다.
최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체패키지 보다는 표면실장형 반도체 패키지가 널리 사용하고 있다.
도1은 종래의 반도체 패키지의 표면실장구조를 나타낸 것으로서, 반도체 패키지 실장구조의 단면도이다.
반도체 패키지(21, 31)는 상기 반도체 패키지(21, 31)의 측면에 형성된 리드선(22)이나, 상기 반도체 패키지(21,31)의 하면에 형성된 볼그리드(32)에 의해 회 로 기판(11)에 전기적으로 접속이 된다.
다만, 휴대폰 등이 점차적으로 슬림화가 되는 추세이며, 이에 따라, 상기 기판(11)의 두께와, 상기 패키지(21, 31)의 두께가 점점 얇아지고 있다. 그러나, 상기 기판(11)의 두께와 상기 패키지(21,31) 등의 두께가 얇아지는 데는 한계가 있으며, 그에 따라, 휴대폰 등과 같은 전자제품의 두께의 슬림화에는 한계가 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로서, 반도체 패키지가 기판에 삽입되도록 형성되어, 제품의 두께를 얇게 하는 반도체 패키지 실장구조 및 반도체 패키지 실장방법을 제공함을 그 목적으로 한다.
본 발명은 상술한 바와 같은 목적을 달성하기 위하여, 본 발명은 삽입공이 형성된 기판과, 상기 기판과 실질적으로 동일 평면을 이루도록 상기 삽입공에 삽입되는 반도체 패키지를 포함하고, 상기 반도체 패키지는 일면에서 바깥쪽을 향하여 연장되어 면접촉에 의해 상기 기판에 전기적으로 접속되는 리드를 구비하는 것을 특징으로 하는 반도체 패키지 실장구조를 제공한다.
상기 리드는 상기 반도체 패키지의 상면에서 바깥쪽으로 연장되어 상기 기판의 상면에 전기적으로 접속되도록 형성될 수 있다.
삭제
그리고, 상기 반도체 패키지 실장구조는 일단이 상기 반도체 패키지의 하면에 고정되고, 타단이 상기 기판의 하면에 고정되어, 상기 반도체 패키지를 지지하는 지지부재를 더 포함하여 구성되는 것이 바람직하다.
또한, 상기 지지부재는 상기 기판의 회로를 구성하는 부품인 것이 바람직하다.
한편, 본 발명은 리드가 일면에 돌출되어 형성된 반도체 패키지와, 상기 반도체 패키지가 삽입될 수 있도록 삽입공이 형성된 기판을 구비하는 단계와, 상기 반도체 패키지를 상기 기판과 동일 평면을 이루도록 상기 삽입공에 삽입하는 단계, 및 상기 리드를 상기 기판에 면접촉에 의해 전기적으로 접속시키는 단계를 포함하는 반도체 패키지 실장방법을 개시한다.
삭제
이하, 첨부도면을 참조하여 본 발명의 실시예에 관하여 상세히 설명한다.
다만, 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명이 본 발명의 요지를 흩트리지 않도록 하기 위하여 생략하기로 한다.
또한, 전술한 구성과 동일 및 동일 상당부분에 대해서는 동일한 참조부호를 부여하고, 그에 대한 상세한 설명은 생략하기로 한다.
도2 내지 도4는 본 발명의 일실시예의 구조를 도시한 도면으로서, 도2는 반도체 패키지 실장구조의 사시도, 도3은 도2의 횡단면도, 도4는 도2의 반도체 패키지의 사시도이다.
본 발명의 일실시예의 구조는 기판(11)과, 상기 기판(11)에 형성된 삽입공(13)과, 상기 삽입공(13)에 삽입되어 결합되는 반도체 패키지(120)로 구성된다.
상기 기판(11)의 상면에는 상기 반도체 패키지(120)와 전기적으로 접속하기 위한 다수개의 신호선(12)이 형성되어 있다.
상기 반도체 패키지(120)는 패키지 본체(121)와 상기 패키지 본체(121)의 상단면에서 바깥쪽으로 돌출 되어 형성된 다수개의 리드(122)를 포함하여 구성된다.
도3에 도시된 바와 같이, 상기 패키지 본체(121)는 상기 삽입공(13)에 삽입되고, 상기 리드(122)는 상기 신호선(12)에 용접된다. 여기서, 상기 리드(122)는 도 2 및 3의 도시와 같이 면접촉에 의해 상기 기판(11)에 전기적으로 접속된다.
또한, 본 발명의 일실시예는 일단이 상기 패키지(120)의 하면에 고정되고, 타단이 상기 기판(11)의 하면에 고정되어 상기 패키지(120)를 지지하는 지지부재(123)를 더 포함하여 구성된다. 상기 지지부재(123)는 단순히 상기 패키지(120)를 지지하도록 구성될 수도 있으며, 또한 상기 회로의 부품으로 구성될 수도 있다. 즉, 저항이나, 코일, 컨덴서등의 부품을 사용하여 회로의 부품으로서의 기능과, 상기 패키지(120)를 지지하는 지지부재로서의 기능을 동시에 수행할 수 있다. 따라서, 상기 기판(11)에 실장되는 부품의 수를 증가 시켜, 상기 기판(11)의 실장밀도를 증대시킬 수 있다.
상기와 같이 본 발명의 일실시예는 상기 반도체 패키지(120)가 상기 기판(11)에 삽입되어 설치가 되므로, 상기 패키지(120)가 실장된 기판(11)의 두께가, 상기 패키지(120)가 실장되지 않은 기판(11)의 두께와 동일하게 되므로, 상기 패키지를 포함하는 전자제품의 두께를 얇게 할 수 있다는 장점이 있다.
이상에서는 본 발명의 바람직한 실시예를 예시적으로 설명하였으나, 본 발명의 범위는 이와 같은 특정 실시예에만 한정되는 것은 아니며, 특허청구범위에 기재된 범주 내에서 적절하게 변경 가능한 것이다.
이상에서 살펴본 바와 같이, 본 발명의 일실시예에 의하면, 상기 반도체 패키지(120)를 상기 기판(11)에 형성된 삽입공(13)에 삽입하여 전기적으로 접속하도록 설치하는 것을 기본적인 기술적 내용으로 하고 있음을 알 수 있다.
그리고 보다 구체적인 실시예에 의하면, 상기 반도체 패키지(120)를 상기 기판(11)에 전기적으로 접속하는 방법으로, 상기 반도체 패키지(120)의 상면에 형성된 리드(122)와, 상기 기판(11)의 상면에 형성된 신호선(12)을 상호 접속시키는 방법을 사용하고 있음을 알 수 있다.
그러나, 이와 같은 본 발명의 기본적인 기술적 범주 내에서, 당업계의 통상의 기술자에게 있어서는 다른 많은 변형이 가능함은 물론이다.
예를 들면 상술한 일실시예에 있어서는, 상기 패키지 본체(121)의 하면에 상기 리드(122)가 형성되고, 상기 신호선(12)이 상기 기판(11)의 하면에 형성되어 상호 전기적으로 접속하도록 구성하는 것도 가능함은 물론이다.
이상에서 살펴본 바와 같은 본 발명에 의하면 다음과 같은 효과를 기대할 수 있다.
먼저, 반도체 패키지가 기판에 삽입되어 설치되므로, 상기 패키지가 실장된 기판의 두께가, 상기 패키지가 실장되지 않은 기판의 두께와 동일하게 되므로, 상기 패키지를 포함하는 전자제품의 두께를 얇게 할 수 있다는 효과가 있다.
또한, 상기 반도체 패키지의 하부에 상기 반도체 패키지를 지지하는 지지부재를 구비함으로서, 상기 반도체 패키지를 상기 기판에 견고하게 고정할 수 있다.
그리고, 상기 지지부재를 회로 부품을 사용함으로서, 기판의 실장밀도를 높일 수 있다.

Claims (5)

  1. 삽입공이 형성된 기판; 및
    상기 기판과 실질적으로 동일 평면을 이루도록 상기 삽입공에 삽입되는 반도체 패키지를 포함하고,
    상기 반도체 패키지는 일면에서 바깥쪽을 향하여 연장되어 면접촉에 의해 상기 기판에 전기적으로 접속되는 리드를 구비하는 것을 특징으로 하는 반도체 패키지 실장구조.
  2. 제1항에 있어서,
    상기 리드는 상기 반도체 패키지의 상면에서 바깥쪽으로 연장되어 상기 기판의 상면에 전기적으로 접속되도록 형성되는 것을 특징으로 하는 반도체 패키지 실장구조.
  3. 제2항에 있어서,
    일단이 상기 반도체 패키지의 하면에 고정되고, 타단이 상기 기판의 하면에 고정되어, 상기 반도체 패키지를 지지하는 지지부재를;
    더 포함하여 구성된 것을 특징으로 하는 반도체 패키지 실장구조.
  4. 제3항에 있어서, 상기 지지부재는
    상기 기판의 회로를 구성하는 부품인 것을 특징으로 하는 반도체 패키지 실 장구조.
  5. 리드가 일면에 돌출되어 형성된 반도체 패키지와, 상기 반도체 패키지가 삽입될 수 있도록 삽입공이 형성된 기판을 구비하는 단계;
    상기 반도체 패키지를 상기 기판과 동일 평면을 이루도록 상기 삽입공에 삽입하는 단계; 및
    상기 리드를 상기 기판에 면접촉에 의해 전기적으로 접속시키는 단계를 포함하는 반도체 패키지 실장방법.
KR1020020048256A 2002-08-14 2002-08-14 반도체 패키지 실장구조 KR100853683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020048256A KR100853683B1 (ko) 2002-08-14 2002-08-14 반도체 패키지 실장구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020048256A KR100853683B1 (ko) 2002-08-14 2002-08-14 반도체 패키지 실장구조

Publications (2)

Publication Number Publication Date
KR20040016059A KR20040016059A (ko) 2004-02-21
KR100853683B1 true KR100853683B1 (ko) 2008-08-25

Family

ID=37322129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020048256A KR100853683B1 (ko) 2002-08-14 2002-08-14 반도체 패키지 실장구조

Country Status (1)

Country Link
KR (1) KR100853683B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081519A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980081519A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20040016059A (ko) 2004-02-21

Similar Documents

Publication Publication Date Title
US5600178A (en) Semiconductor package having interdigitated leads
EP1760478A1 (en) Low height vertical sensor pckaging
US9095067B2 (en) Apparatus and method for vertically-structured passive components
US5330359A (en) Socket for stacking integrated circuit chips
US5446317A (en) Single in-line package for surface mounting
KR100407751B1 (ko) 반도체장치
KR100853683B1 (ko) 반도체 패키지 실장구조
US6734546B2 (en) Micro grid array semiconductor die package
KR100337462B1 (ko) 에어리어 어레이 범프드 반도체 패키지 몰딩금형
KR100230921B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100296845B1 (ko) 반도체패키지및그제조방법
KR200231862Y1 (ko) 반도체 패키지
KR100196992B1 (ko) 리드 프레임 및 이를 구비한 칩 스케일 패키지
KR0161813B1 (ko) 반도체 패키지
KR19980039676A (ko) 실장이 용이한 바텀 리드 패키지형 칩 스케일 패키지의 구조
KR100926860B1 (ko) Pcb 삽입형 패키지 구조 및 제조방법
KR100331069B1 (ko) 반도체 패키지의 저면으로 입출력 단자가 배열되는 리드프레임 제조방법
KR200147513Y1 (ko) 표면 실장형 반도체 패키지
KR0129196B1 (ko) 별도의 실장용 리드를 갖는 반도체 패키지
KR100342813B1 (ko) 접지선및전원선을갖는에어리어어레이범프드반도체패키지
KR100381840B1 (ko) 반도체패키지의저면으로솔더볼이융착된리드프레임제조방법
CN117976638A (zh) 一种芯片封装结构
KR19980039680A (ko) 접지선 및 전원선을 구비한 에어리어 어레이 범프드 반도체 패키지
KR20020001211A (ko) 윈도우에 반도체 칩 패키지가 장착된 인쇄회로기판
KR20040021731A (ko) 피지에이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee