KR19980081519A - 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법 - Google Patents

플라스틱 캡슐화 반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR19980081519A
KR19980081519A KR1019980013876A KR19980013876A KR19980081519A KR 19980081519 A KR19980081519 A KR 19980081519A KR 1019980013876 A KR1019980013876 A KR 1019980013876A KR 19980013876 A KR19980013876 A KR 19980013876A KR 19980081519 A KR19980081519 A KR 19980081519A
Authority
KR
South Korea
Prior art keywords
island
package
chip
lead
semiconductor device
Prior art date
Application number
KR1019980013876A
Other languages
English (en)
Other versions
KR100283299B1 (ko
Inventor
이찌까와세이지
우메모또다께시
니시베도시아끼
사또가즈나리
두보따구니히꼬
스가마사또
니시무라요시까즈
오까히라게이따
미야다쓰야
기따꼬가도오루
다하라가즈히로
Original Assignee
가네꼬히사시
닛뽕덴끼가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬히사시, 닛뽕덴끼가부시끼가이샤 filed Critical 가네꼬히사시
Publication of KR19980081519A publication Critical patent/KR19980081519A/ko
Application granted granted Critical
Publication of KR100283299B1 publication Critical patent/KR100283299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

습기가 IC 칩으로 침투하는 것을 방지하고 칩의 크기를 확대시키지 않으면서 효율적인 방열이 가능한 플라스틱 캡슐화 반도체 장치가 제공된다. 본 장치는 칩장착영역을 갖는 전기 도전성 아일런드, 아이런드의 칩장착영역상에 고정된 IC, 본딩 배선을 통해 칩의 본딩 패드에 전기적으로 접속되는 리드, 아일런드를 캡슐화하는 플라스틱 패키지, 칩, 본딩 패선, 및 아일런드의 내측부를 구비한다. 패키지는 거의 평탄한 바닥면을 갖는다. 리드의 외측부는 패키지로부터 돌출되고, 패키지의 바닥면과 동일한 평면에 위치된다. 아일런드는 칩장착영역을 제외한 위치에서 패키지로부터 노출된 노출부를 갖는다. 아일런드의 노출부의 하부면은 패키지의 바닥면과 거의 동일한 평면에 위치된다. 아일런드의 칩 및 칩장착영역은 패키지에 전체적으로 매립된다. 칩장착영역을 제외한 아일런드의 부분은 노출된 패키지의 바닥면을 향해 휘어진다.

Description

플라스틱 캡슐화 반도체 장치 및 그의 제조 방법
본 발명은 반도체 장치에 관한 것으로, 특히, 양호한 방열 특성 및 양호한 방습성을 갖는 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법에 관한 것이다.
통상적으로, 플라스틱 캡슐화 반도체 장치는 각종 전자 장치에 이용된다. 이런 종류의 반도체 장치에서는, 전형적으로 집적회로 (IC), 대규모 집적 회로 (LSI) 칩 또는 팰럿이 플라스틱 패키지내에 캡슐화되고 전기 전도성 리드 또는 단자는 패키지로부터 돌출된다. 이들 리드들은 패키지 내에서 LSI 칩의 본딩 패드에 전기적으로 접속되어 있다. 반도체 장치가 회로 기판상에 장착되고 리드 또는 단자가 회로 기판의 배선 라인에 전기적으로 접속되는 경우, 각종 입력 신호가 IC 칩 또는 팰럿에 인가되고 각종 출력 신호가 IC 칩 또는 팰럿으로부터 출력된다.
이런 종류의 반도체 장치는 각종 응용 분야에서 실질적으로 이용된다. 포터블 또는 포켓용 전화기에서 전파를 출력하도록 설계된 반도체 장치에 있어서, 전기 전력 소비는 동작시 많은 양의 열을 발생시키고, 따라서, 효율적인 방열 또는 방사가 요구된다.
도 1 내지 도 2 는 효율적인 방열이 가능한 종래 플라스틱 캡슐화 반도체 장치를 나타낸 도면이다. 본 장치는 일본 특개소 제 61-144834 호 공보에 개시되어있다.
도 1 내지 도 2 에 나타낸 바와 같이, 본 플라스틱 캡슐화 반도체 장치 (501) 는 사각 LSI 칩 또는 그의 상면에 본딩 패드 (502) 를 갖는 팰럿 (503) 을 구비하고 있다. 칩 (503) 은 아일런드 (island) 또는 다이 패드 (die pad) (504) 상에 장착된다. 아일런드 (504) 는 사각 금속성판으로 형성되고 칩 (503) 은 아일런드 (504) 의 상부측의 중앙에 고정된다. 리드 또는 단자 (505) 는 아일런드 (504) 의 장축 단부상에 일정한 간격을 두고 배치되어있다. 리드 (505) 는 본딩 배선 (506) 을 통해 칩 (503) 의 대응 본딩 패드 (502) 에 전기적으로 접속된다.
LSI 칩 또는 팰럿 (503), 아일런드 (504), 리드 (505), 및 본딩 배선 (506) 은 사각형의 평행 육면체 형태 플라스틱 패키지 (507) 내에 캡슐화되거나 또는 몰드되고, 리드 (505) 의 외부 및 아일런드 (504) 의 단측부의 단부가 패키지 (507) 로부터 돌출된다. 리드 (505) 의 돌출한 외측부 (505) 는 패키지 (507) 의 장측 단부에 위치된다. 아일런드 (504) 의 동출한 단부는 관통한 원형 홀 (508) 을 갖는다.
도 1 및 도 2 에 도시한 종래 반도체 장치는 예를 들면 아일런드 (504) 의 관통형홀 (508) 로 삽입되는 스크류를 이용하여 배선 기판 (도면에 도시하지 않음) 의 상부측상에 장착된다. 리드 또는 단자 (505) 는 배선 기판의 상부측상에 형성된 배선 라인에 전기적으로 접속된다. 각종 전기 신호는 단자 (505) 를 통해 칩 (503) 과 배선사이로 전송된다. 칩 (503) 에서 발생된 열은 패키지 (507) 로부터 아일런드 (504) 의 돌출 단부에서 방열된다.
도 1 및 도 2 에 도시한 종래 반도체 장치 (501) 에 따르면, 칩 (503) 에서 발생된 열은 아일런드 (504) 를 통해 방열된다. 그러나, 패키지 (507) 로부터의 아일런드 (4) 의 돌출부는 패키지 (507) 의 바닥으로부터 분리된다. 따라서, 통상적으로, 방열 특성 또는 방열 능력을 개선시키기 위해서, 적절한 열적 전도성 공간이 아일런드 (504) 의 돌출 단부와 회로 기판사이에 삽입되거나 또는 적절한 방열판이 패키지 (507) 의 최상부에 고정된다. 이들 첨가 부재는 부품수 및 제조 공정수를 증가시키기 때문에, 생산성이 저하되고 반도체 장치 (501) 의 크기를 증가시킨다.
또한, 칩 또는 팰럿 (503) 이 연장된 아일런드 (504) 의 중앙에 위치되고, 아일런드 (504) 의 돌출한 단측 단부는 비교적 먼 거리로 칩 (503) 으로부터 이격된다. 따라서, 종래 반도체 장치 (501) 는 충분한 방열특성을 갖지 못한다.
더욱이, 비록, 포터블 전화기에 대해 설계되는 이런 종류의 반도체는 소형화의 관점에서 가능한한 평탄한 배선기판상에 장착될 필요가 있고, 종래 반도체 장치 (501) 는 요구되는 만큼 평탄하지 않다.
도 3 내지 도 4 는 종래 플라스틱 캡슐화 반도체 장치 (501) 의 상술한 문제를 해결한 다른 종래 플라스틱 캡슐화 반도체 장치를 나타낸 도면이다. 본 장치는 1990 년에 발행된 일본국 특개평 제 2-63142 호 공보에 개시되어 있다.
간략화를 위해서, 동일한 구성에 대한 설명은 생략했고 도 3 및 도 4 에서 동일하거나 또는 대응하는 소자에 대해서는 도 1 및 도 2 의 소자 동일한 참조 번호를 부여했다.
도 3 및 도 4 에 나타낸 바와 같이, 플라스틱 캡슐화 반도체 장치 (521) 는 회전 고리형의 방열판 (523) 을 구비한다. 방열판 (523) 은 리드 또는 단자 (505) 가 돌출되지 않은 플라스틱 패키지 (522) 의 일측으로부터 돌출된다. 방열판 (523) 은 아일런드 (524) 와 하나로 형성된다.
방열판 (523) 은 LSI 칩 (503) 이 장착된 아일런드의 중앙부 (525) 와 동일한 평면상에 위치된다. 도 4 에 명백하게 도시한 바와 같이, 아일런드 (524) 의 중앙부 (525) 는 패키지 (522) 의 바닥으로부터 노출된다. 아일런드 (524) 의 각 측면에 배치된 리드 또는 단자 (505) 의 내측부는 또한 패키지 (522) 의 바닥으로부터 노출된다.
따라서, 종래 반도체 장치 (521) 는 포터블 전화기에 요구되는 것 만큼 평탄하여 장착이 가능하다.
방열판 (523) 은 원형 관통형홀 (526) 을 갖는다. 종래 반도체 장치 (521) 는 홀 (526) 내에 삽입되는 스크류를 이용하여 배선 기판 (도면에 도시하지 않음) 상에 장착된다.
도 3 및 도 4 에 도시한 종래 반도체 장치 (521) 에 따르면, 리드 또는 단자 (505) 가 패키지 (522) 의 바닥으로부터 노출되기 때문에, 리드 (505) 는 땜납 조인트에 의해서 배선 기판의 배선 라인에 직접 고정된다. 반도체 장치 (521) 는 스크류를 이용하여 패키지로부터 돌출한 방열판 (523) 을 배선 기판에 고정시키고 아일런드 (524) 를 배선 기판의 접지 배선에 고정시켜 배선 기판상에 장착된다.
아일런드 (524) 의 중앙부 (525) 가 배선 기판의 전기 전도성 패턴상에 위치되는 경우, 중앙부 (525) 는 양호한 전도율을 갖는 접착제에 의해서 패턴에 접속될 수 있다. 이 경우에, IC 칩 (503) 에서 발생된 열은 방열판 (523) 및 아일런드 (524) 의 중앙부를 통해 배선 기판의 패턴에 효율적으로 전달된다. 따라서, 열발생칩 (503) 은 효율적으로 냉각된다.
그러나, 도 3 및 도 4 에 나타낸 종래 반도체 장치 (521) 는 이하의 문제점을 갖고 있다.
특히, 종래 반도체 장치 (521) 에서는, 리드 (505) 뿐만 아니라 아일런드 (524) 의 중앙부가 방열 능력을 향상시키 위해 패키지 (527) 로부터 노출되더라도, 방열 능력은 아일런드 (524) 의 중앙부 (525) 가 양호한 열전도율을 갖는 배선 기판에 접속되지 않으면 실적적으로 향상되지 않는다. 이 경우에, 열적 전도성 접착제는 경화전에 리드 또는 단자 (525) 로 흐르는 경향이 있어 단자의 접촉 또는 접속 불량이 발생한다.
단자의 접촉 또는 접속 불량을 방지하기 위해서, 단자 (525) 는 열적 전도성 접착제 대신에 단자 (525) 의 땜납 공정의 땜납 조인트에 의해서 배선 기판의 배선 라인에 접속될 수도 있다. 그러나, 이경우에, 땜납은 패키지 (522) 의 바닥과 배선 기판의 상부 표면사이의 협소한 틈으로 흘러들어가게 하는 것이 곤란하다. 따라서, 아일런드 (524) 의 중앙부 (525) 가 패키지 (522) 로부터 노출되는 경우에도, 아일런드 (524) 의 중앙부 (525) 를 통해 방열이 실질적으로 기대되지 않는다.
아일런드 (524) 의 중앙부 (525) 의 노출은 대기중에 포함된 습기가 노출된 중앙부 (525) 를 통해 칩 (503) 에 도달할 가능성이 증가한다. 습기는 (a) 본딩 배선 (506) 의 접속을 분리시키거나 완화시키고, (b) 마이그레이션 현상에 기인하여 단자 또는 리드 (505) 사이를 전기적으로 회로를 단락시키고, (c) 칩 (503) 의 시간 의존성을 저하시키기 용이하기 때문에, 반도체 장치 (521) 의 수명을 저하시킨다.
상술한 관점으로부터, 아일런드 (504) 의 단부측 단부만이 패키지 (507) 로부터 노출되기 때문에, 대기에 포함된 습기가 칩 (503) 에 도달할 가능성은 도 1 및 도 2 의 종래 반도체 장치 (501) 에서는 낮다. 그러나 이경우에, 이미 상술한 바와 같이, 적절한 공간 또는 방열판이 필요하고 배선 기판에 대한 아일런드 (504) 의 직접 접속이 곤란한 문제가 발생한다.
더욱이, 종래 반도체 장치 (501 및 521) 에 따르면, 아일런드 (504 및 524) 의 단부가 플라스틱 패키지 (507 및 522) 로부터 각각 돌출되기 때문에, 이들은 크기가 확대된다. 포터블 전화기에 응용한다는 관점에서 보면, 장치 (501 및 521) 의 대형화는 중요한 문제로 대두된다.
게다가, 고주파 전기 신호가 이용되는 경우, 고주파 전기 신호는 리드 또는 단자 (505) 의 부분을 통해 전송된다. 이 경우에, 고주파 전기 신호에 대해서 리드 (505) 와 이에 인접한 다른 리드 (505) 사이에서 간섭이 발생하는 경향이 있다. 간섭에 대처하기 위해서, 고주파 전기 신호에 대해 접지된 단자 또는 리드 (505) 가 리드 (505) 의 각측면에 부가적으로 제공되는 것이 바람직하다. 그러나, 종래 반도체 장치 (501 및 521) 에서는 고려되고 있지 않았다.
따라서, 본 발명의 목적은 습기가 LSI 칩에 도달하는 것을 방지하고 칩 크기를 증가시키지 않고 효율적인 방열을 가능하게 하는 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법을 제공하는데 있다.
본 발명의 다른 목적은 고주파수 전기 신호에 따라 리드와 단자 사이의 전기적인 절연이 저하되는 것을 방지하는 반도체 장치 및 그의 제조 방법을 제공하는데 있다.
도 1 은 종래 플라스틱 캡슐화 반도체 장치의 투시도.
도 2 는 도 1 에 나타낸 종래 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 3 은 다른 종래 플라스틱 캡슐화 반도체 장치의 투시도.
도 4 는 도 3 의 종래의 플라스틱 캡슐화 반도체 장치의 선 Ⅳ-Ⅳ 을 따라 자른 단면도.
도 5 는 본 발명의 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 도시한 평면도.
도 6 은 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 5 의 선 Ⅵ-Ⅵ 을 따라 자른 단면도.
도 7 은 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 5 의 선 Ⅶ-Ⅶ 을 따라 자른 단면도.
도 8 은 외형을 나타낸 도 5 에 도시한 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치의 투시도.
도 9 는 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치의 평면도.
도 10 은 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치의 측면도.
도 11 은 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체의 정면도.
도 12 는 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 13 은 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치를 제조하는데 이용되는 리드 프레임의 부분 평면도.
도 14 는 도 13 의 위치 XIV 를 나타내는, 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치를 제조하는데 이용되는 리드 프레임의 부분 확대 평면도.
도 15 는 리드 프레임이 프레싱 다이의 상부 및 하부측 절반에 의해서 사이게 끼워진 도 14 의 선 XV-XV 를 따라 자른 다이의 부분 단면도.
도 16 은 리드 프레임이 프레싱 다이의 상부 및 하부측 절반에 의해서 사이에 끼워진 도 14 의 선 XVI-XVI 를 따라 자른 부분 단면도.
도 17 은 IC 칩이 리드프레임의 아일런드 상에 장착된 도 5 에 나타낸 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치를 제조하는데 이용되는 리드 프레임의 부분 평면도.
도 18 은 도 17 의 선 XVIII-XVIII 을 따라 자른 단면도.
도 19 는 리드 프레임이 결합 몰딩 다이사이에 끼워진, 도 5 에 나타낸 제 1 실시예에 따라 플라스틱 반도체 장치를 제조하는데 이용되는 리드 프레임의 부분 단면도.
도 20 은 도 19 의 선 XX-XX 를 따라 자른 단면도.
도 21 은 도 19 의 선 XXI-XXI 를 따라 자른 단면도.
도 22 는 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 플라스틱 패키지가 몰드된 상태를 나타낸 부분 평면도.
도 23 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 플라스틱 패키지가 몰드된 상태를 나타낸 부분 측면도.
도 24 는 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 플라스틱 패키지가 몰드된 상태를 나타낸 부분 정면도.
도 25 는 몰딩 다이의 주입 게이트에 잔존하는 캡슐화 재료가 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 제거되는 상태를 나타낸 부분 평면도.
도 26 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 몰딩 다이의 주입 게이트에 잔존하는 캡슐화 재료가 제거되는 상태를 나타낸 부분 측면도.
도 27 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 바가 제거되는 상태를 나타낸 부분 평면도.
도 28 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 바가 제거되는 상태를 나타낸 부분 측면도.
도 29 는 도 5 에 도시한 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 아일런드의 노출 영역 및 리드의 외측부상에 땜납층이 형성된 상태를 나타낸 부분 평면도.
도 30 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 아일런드 영역 및 리드의 외측부상에 땜납층이 형성된 상태를 나타낸 부분 평면도.
도 31 은 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 알일런드 지지자가 절단된 상태를 나타낸 부분 평면도.
도 32 는 도 5 에 나타낸 제 1 실시예에 따른 반도체 장치의 제조시 리드 프레임의 아일런드 지지자가 절단된 상태를 나타낸 부분 측면도.
도 33 은 본 발명의 제 2 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 34 는 접지 리드 또는 단자를 갖는 본 발명의 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 35 는 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 34 의 선 XXXV-XXXV 를 따라 자른 단면도.
도 36 은 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 34 의 선 XXXVI-XXXVI 을 따라 자른 단면도.
도 37 은 외형을 도시한 도 34 에 나타낸 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 투시도.
도 38 은 도 34 에 나타낸 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 평면도.
도 39 는 도 34 에 나타낸 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 측면도.
도 40 은 도 34 에 나타낸 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 41 은 도 34 에 나타낸 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 42 는 접지 리드 또는 단자를 갖는 본 발명의 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 43 은 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 42 의 선 XXXXIII-XXXXIII 을 따라 자른 단면도.
도 44 는 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 42 의 선 XXXXVI-XXXXVI 을 따라 자른 단면도.
도 45 는 외형을 도시한 도 42 에 나타낸 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 투시도.
도 46 은 도 42 에 나타낸 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 평면도.
도 47 은 도 42 에 나타낸 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 측면도.
도 48 은 도 42 에 나타낸 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 49 는 도 42 에 나타낸 제 4 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 50 은 접지 리드 또는 단자를 갖는 본 발명의 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 51 은 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 50 의 선XXXXXI-XXXXXI 을 따라 자른 단면도.
도 52 는 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 50 의 선 XXXXXII-XXXXXII 을 따라 자른 단면도.
도 53 은 외형을 도시한 도 50 에 나타낸 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 투시도.
도 54 는 도 50 에 나타낸 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 평면도.
도 55 는 도 50 에 나타낸 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 측면도.
도 56 은 도 50 에 나타낸 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 57 은 도 50 에 나타낸 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 58 은 접지 리드 또는 단자를 갖는 본발명의 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 내부 구성을 나타낸 평면도.
도 59 는 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 58 의 선 XXXXXXI-XXXXXXI 을 따라 자른 단면도.
도 60 은 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치로서 도 58 의 선 XXXXXXII-XXXXXXII 을 따라 자른 단면도.
도 61 은 외형을 도시한 도 58 에 나타낸 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 투시도.
도 62 는 도 58 에 나타낸 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 평면도.
도 63 은 도 58 에 나타낸 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 측면도.
도 64 는 도 58 에 나타낸 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
도 65 는 도 58 에 나타낸 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치의 정면도.
*도면의 주요 부분에 대한 부호의 설명*
2 : 본딩 패드 3 : 칩
6 : 본딩 배선 31 : 플라스틱 캡슐화 반도체 장치
32 : 평행 육면체 33 : 병렬로 배치된 리드
34 : 함몰부 35 : 사각 형태의 아일런드
36 : 단부 37 : 칩장착부
38 : 본딩부 39 : 단자부
67 , 68 : 접속부
특별히 언급하지 않은 목적과 상기 목적은 당해 분야에서 숙련된 자에게 이하의 상세한 설명으로부터 명백해질 것이다.
본 발명의 제 1 예에 따르면, 칩장착 영역을 갖는 전기 전도성 아일런드; 상기 아일런드의 칩장착 영역상에 고정된 IC 칩; 본딩 배선을 통해 상기 칩의 본딩 패드에 전기적으로 접속된 리드; 상기 아일런드, 상기 칩, 상기 본딩 배선, 및 상기 리드의 내측부를 캡슐화하는 플라스틱 패키지; 거의 평탄한 바닥면을 갖는 상기 패키지; 를 구비하는 플라스틱 캡슐화 반도체 장치가 제공된다.
상기 패키지는 거의 평탄한 바닥면을 갖는다.
상기 리드의 외측부는 상기 패키지로부터 생성되고 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치된다.
상기 아일런드는 상기 칩장착 영역을 제외한 위치에 상기 패키지로부터 노출된 노출부를 갖는다. 상기 아일런드의 노출부의 하부면은 상기 패키지의 바닥면과 거의 동일한 평면에 위치된다.
상기 아일런드의 칩 및 칩장착역은 패키지에 전체적으로 매립된다.
칩장착 영역을 제외한 아일런드의 부분은 노출될 패키지의 바닥면을 향해 휘어진다.
본 발명의 제 1 예에 따른 플라스틱 캡슐화 반도체 장치에 따르면, 아일런드는 플라스틱 패키지로부터 노출된 노출부를 가지며, 노출부의 하부면은 패키지의 바닥면과 거의 동일한 평면에 위치된다. 따라서, 반도체 장치는 배선 기판과 같은 기판상에 장착되어 아일런드의 노출부는 땜납 조인트와 같은 열전도성 조인트에 의해서 기판의 전기 전도성 패턴에 접속되고, 동작중에 IC 칩에서 발생한 열은 기판의 전기 전도성 패턴을 통해 효율적으로 방열된다.
반면, 아일런드의 칩장착영역상에 장착된 IC 는 패키지에 전체적으로 매립된다. 따라서, 대기에 포함된 습기가 칩으로 침투하는 것은 곤란하다.
더욱이, 패키지로부터 돌출된 아일런드의 단부가 필요없기 때문에 반도체 장치의 크기확대를 방지할 수 있다.
제 1 예에 따른 반도체 장치의 바람직한 실시예에서, 부가 리드는 접지용으로 제공된다. 부가 리드는 아일런드와 일체로 된다..
이경우에, 부가 리드가 고주파 전기 신호에 대하여 설계된 리드중 대응하는 하나에 인접되도록 배치되는 경우, 고주파 전기 신호에 대하여 설계된 리드중 대응하는 하나와 부가 리드사이의 전기 절연이 저하되는 것을 방지하는 부가적인 이점이 있다.
더욱이, 부가 리드가 아일런드와 일체로되기 때문에, 구성이 간단하고 부가 리드 및 아일런드가 확실하게 접지되는 다른 부가적인 이점이 있다.
본 발명의 다른 바람직한 실시예에서, 아일런드의 노출부의 상부면이 패키로부터 노출된다.
이 경우에, 칩에서 발생된 열이 노출된 상부면으로부터 방사되기 때문에, 방열 능력이 향상되는 부가적인 이점이 있다.
아일런드의 노출부의 상부면이 땜납 조인트에 의해서 기판의 전기 전도성 패턴에 전기적으로 접속되는 경우, 땜납 프로세스가 용이하게 성취되고 칩에서 발생된 열이 땜납 조인트를 통해 패턴으로 효율적으로 전달되는 다른 부가적인 이점이 있다.
제 1 예에 따른 반도체 장치의 또다른 바람직한 실시예에서, 패키지는 패키기로부터 아일런드의 노출부의 상부면을 노출시도록 형성된 함몰부를 갖는다.
이 경우에, 패키지로부터 아일런드의 노출부의 상부면을 노출시키기 위해서, 아일런드의 단부가 연장될 필요가 없다. 따라서, 양호한 방열 능력은 장치의 크기를 확대하지 않고 성취될 수 있는 부가적인 이점이 있다.
제 1 예에 따른 반도체 장치의 더욱 바람직한 실시예에서, 아일런드의 노출부의 하부면은 아일런드의 노출부의 상부면 보다 더 넓다.
이 경우에, 대기중에 포함된 습기가 아일런드와 패키지사이의 갭을 통해 패키지의 아일런드로 침투하는 것을 방지되고 양호한 방열 능력을 유지하는 부가적인 이점이 있다. 이것은 칩에서 발생된 열이 넓은 하부면을 통해 기판읜 전기 전도성 패턴으로 효율적으로 전송되기 때문이다.
제 1 예에 따른 반도체 장치의 더욱 바람직한 실시예에서는, 아일런드의 노출부가 패키지로부터 돌출된다.
이 경우에, 아일런드의 노출부의 상부면이 단순 구성을 갖는 패키지로부터 노출되는 부가적인 이점이 있다.
본 발명의 제 2 예에 따르면, 제 1 예에 따른 플라스틱 캡슐화 반도체 장치의 제조 방법은 이하 단계 (a) 내지 (h) 로 이루어진다.
(a) 아일런드 및 리드 핑거를 갖는 리드 프레임이 전기 전도성 금속판에의해서 준비된다. 상기 아일런드는 제 1 접속 부재에 의해서 상기 리드 프레임의 본체에 전기적으로 접속된다. 상기 리드 핑거는 제 2 접속 부재에 의해서 상기 리드 프레임의 상기 본체에 전기적으로 접속된다. 상기 아일런드는 칩장착 영역 및 칩장착영역을 제외한 위치에 위치된 노출 영역을 갖는다.
(b) 본딩 패드를 갖는 IC 칩이 준비된다.
(c) 상기 칩이 상기 아일런드의 상기 칩장착영역상에 장착된다.
(d) 상기 칩의 상기 본딩 패드는 본딩 배선에 의해서 상기 리드 프레임의 상기 리드 핑거의 내측부에 전기적으로 접속된다.
(e) 상기 리드 프레임은 상기 리드 프레임의 상기 리드 핑거의 출력부를 홀딩 또는 고정시키는 동안 몰딩 다이의 캐비티에 배치된다.
(f) 용융 캡슐화 재료는 상기 몰딩 다이의 상기 캐비티로 공급된다.
(g) 상기 몰딩 다이의 상기 캐비티로 공급된 상기 용융 캡슐화 재료를 경화시켜 플라스틱 패키지를 형성한다.
상기 아일런드, 상기 본딩 배선, 및 상기 리드 핑거의 상기 내측부는 상기 패키지에 매립된다. 상기 패키지는 거의 평탄한 바닥면을 가지며, 상기 리드 핑거의 상기 외측부는 상기 패키지로부터 돌출되고 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치된다.
상기 아일런드의 상기 노출부는 상기 칩장착영역을 제외한 위치에 상기 패키지로부터 노출된다. 상기 아일런드의 상기 노출부의 하부면은 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치된다.
(h) 상기 플라스틱 패키지는 상기 리드 프레임의 상기 제 1 및 제 2 접속 부재를 절단하여 상기 리드 프레임으로부터 분리됨으로서 플라스틱 캡슐화 반도체 장치를 형성한다.
본 발명의 제 2 예에 따른 반도체 장치의 제조 방법에 있어서, 단계 (a) 에서 준비된 리드프레임은 리드 프레임의 본체에 기계적으로 접속된 리드 핑거 및 아일런드의 세트를 갖는다. 노출 영역은 칩장착영역을 제외한 위치에 위치된다.
그후, 프라스틱 패키지는 몰딩 다이의 캐비티로 용융 캡슐화 재료를 몰딩하고 단계 (e), 단계 (f) 및 단계 (g) 를 통해 캡슐화 재료를 경화시킴으로서 형성된다. 캐비티는 아일런드, 칩, 본딩 배선, 및 리드 핑거의 내측부가 패키지에 매립되고 리드 핑거의 외측부가 패키지로부터 돌출되도록 형성된다.
특히, 패키지는 거의 평탄한 바닥면을 가지며 리드 핑거의 외측부가 패키지의 바닥면과 거의 동일한 평면에 위치된다. 아일런드의 노출부는 칩장착영역을 제외한 위치에서 패키지로부터 노출된다. 아일런드의 노출부의 하부면은 패키지의 바닥면과 거의 동일한 평면에 위치된다.
따라서, 본 발명의 제 1 예에따른 플라스틱 캡슐화 반도체 장치는 특정 프로세스를 추가하지 않고 제조된다.
제 2 예에 따른 방법의 바람직한 실시예에서, 몰딩 다이의 캐비티는 아일런드의 노출부가 패키지로부터 노출되는 것을 가능하게 하는 공간을 갖는다.
이 경우에, 패키지로부터 노출된 아일런드의 노출부는 특정 프로세스를 추가하지 않고 용이하게 제조될 수 있는 부가적인 이점이 있다.
제 2 예에 따른 방법의 다른 바람직한 실시예에서, 리드프레임은 아일런드의 노출부 및 리드 핑거의 내측부가 리드 핑거의 외측부에 대해 함몰되거나 또는 돌출된다.
이경우에, 아일런드의 칩장착영역 및 리드 핑거의 내측부는 리드 핑거의 내측부 및/또는 아일런드의 칩장착영역을 휘게하는 임의의 부여된 프로세스 없이 동일한 평면에 위치되는 이점이 있다.
제 2 실시예에 따른 방법의 또 다른 바람직한 실시예에서, 리드프레임은 아일런드가 단계 (a) 에서 접지용 부가 리드 프레임을 포함하도록 형성된다. 부가 리드는 아일런드와 일체로 된다..
이 경우에, 접지 리드를 포함하는 반도체 장치가 용이하게 제조되고 배선 본딩 프로세스가 접지 리드에 요구되지 않는 부가적인 이점이 있다.
제 2 예에 따른 방법의 더욱 바람직한 실시예에서, 몰딩 다이의 캐비티는 공급되어 경화된 캡슐화 재료가 소정의 두께를 갖는 버를 형성하는 것을 가능하게 하는 공간을 갖는다.
이 경우에, 버가 패키지로부터 용이하게 제거되는 부가적인 이점이 있다.
본 발명을 용이하게 실행시킬 수있도록 하기 위해서, 첨부된 도면을 참조로 설명한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
제 1 실시예
도 5 내지 도 12 는 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치를 나타낸 도면이다.
도 5 내지 도 12 에 나타낸 바와 같이, 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31) 는 거의 사각 형태의 아일런드 (35), 사각형의 평행 육면체 형태의 IC 칩 (3), 병렬로 배치된 리드 (33), 및 거의 사각형의 평행 육면체 형태의 플라스틱 패키지 (32) 를 구비한다. 아일런드 (35) 는 전기 전도성 쉬트 금속으로 형성된다. 아일런드 (35) 는 그의 중앙에 위치된 사각형 칩장착부 (37), 그의 대항하는 단부에 위치된 두개의 단부 (36), 및 칩장착부 (37) 와 두개의 단부 (36) 상에 위치된 두개의 접속부 (67) 로 이루어진다. 단부 (36) 는 칩장착부 (37) 보다 넓다.
도 5, 도 6 및 도 7 로부터 명백하게 알수 있는 바와 같이, 접속부 (67) 는 칩장착부 (37) 와 단부 (36) 에 대해 경사져 있고 칩장착부 (37) 는 단부 (36) 에 대해 평행하다. 즉, 칩장착부 (37) 는 접속부 (67) 에 대하여 휘어져 있고, 단부 (36) 는 접소부 (67) 에 대하여 휘어져 있다. 따라서, 아일런드 (35) 가 아치형의 세로 방향 단면을 가질 수도 있다.
IC 칩 (3) 은 아일런드 (35) 의 장착부 (37) 에 고정된다. 본딩 패드 (2) 는 칩 (3) 의 상면상에 일정하게 배치된다. 본딩 패드 (2) 는 본딩 배선 (6) 을 통해 대응 리드 (33) 의 내측부 단부에 전기적으로 접속된다.
리드 (33) 는 연장된 아일런드 (35) 및 플라스틱 패키지 (32) 의 장측상에 일정한 간격으로 배치된다. 각 리드 (33) 는 그의 내측 단부에 위치된 본딩부 (38), 그의 외측 단부에 위치된 단자부 (39), 및 본딩부 (38) 와 단자부 (39) 사이에 위치된 접속부 (68) 로 이루어진다.
도 5, 도 6 및 도 7 에서 명백하게 나타낸 바와 같이, 리드의 접속부 (68) 는 접속부 (68) 는 본딩부 (38) 및 단자부 (39) 에 대해서 경사져 있고 본딩부 (38) 는 단자부 (39) 에 대해 평행하다. 즉, 본딩부 (38) 는 접속부 (68) 에 대해 휘어져 있고, 단자부 (39) 는 접속부 (68) 에 대해 휘어져 있다. 따라서, 각 리드 (33) 는 크랭크형 세로방향 단면을 가질 수도 있다.
리드 (33) 의 본딩부 (38) 는 아일런드 (35) 의 칩장착부 (37) 와 동일한 평면에 위치된다. 리드 (33) 의 단자부 (39) 는 아일런드 (35) 의 단부 (36) 와 동일한 평면에 위치된다.
도 8 에 나타낸 바와 같이, 플라스틱 (32) 은 그의 반대측 단부에 두개의 함몰부 (depression) (34) 를 가지며, 아일런드 (35) 의 단부 (36) 의 상부면이 부분적으로 노출되는 것을 가능하게 한다. 각 함몰부 (34) 는 거의 사각형인 평행 육면체 형태이다.
아일런드 (35), IC 칩 (3), 및 본딩 배선 (6) 의 장차부 (37) 는 플라스틱 패키지 (32) 에 매립된다. 아일런드의 단부 (36) 는 패키지 (32) 로부터 돌출되지 않고 함몰부 (34) 를 통해 패키지 (32) 로부터 부분적으로 노출된다. 본딩부 (38), 및 리드 (33) 의 접속부 (68) 는 패키지 (32) 에 전체적으로 매립된다. 패키지 (32) 에 부분적으로 매립된 리드 (33) 의 단자부 (39) 는 패키지 (32) 의 두개의 대항하는 장측을 통해 패키지 (32) 로부터 측면으로 돌출된다.
도 9, 도 10, 도 11 및 도 12 에서 명백하게 알수 있는 바와 같이, 아일런드 (35) 의 단부 (36) 의 하부면은 패키지 (32) 의 바닥면과 동일한 평면에 위치되고, 패키지 (32) 로부터 노출된다. 동시에, 리드 (33) 의 단자부 (39) 는 패키지 (32) 의 바닥면과 동일한 평면에 위치되고 패키지 (32) 로부터 노출된다.
도 9 및 도 11 에 나타낸 바와 같이, 아일런드 (35) 의 단부 (36) 의 하부면의 노출된 영역은 단부 (36) 의 상부면보다 넓다.
제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31) 는 이하의 이점을 갖는다.
특히, 제 1 실시예에 따른 반도체 장치 (31) 는 인쇄된 배선 기판 (도면에 도시한지 않음) 상에 통상적으로 장착된다. 이 경우에, 플라스틱 패키지 (32) 로부터 돌출한 리드 (39) 의 단자부는 땜납 조인트에 의해서 배선 기판의 대응하는 배선 라인에 전기적으로 접속된다. 동시에, 패키지 (32) 로부터 부분적으로 노출된 아일런드 (35) 의 2 개의 단부 (36) 는 땜납 조인트에 의해서 배선 기판의 전기 전도 패턴 또는 라인 또는 접지 라인에 전기적으로 접속된다.
각종 전기 신호가 반도체 장치 (31) 의 IC 칩 (3) 과 배선 기판사이에 전송되는 동작시에, 칩 (3) 은 열을 발생시킨다. 아일런드 (35) 의 노출 단부 (36) 가 배선 기판의 전기 전도 패턴에 전기적으로 직접 접속되기 때문에, 열이 효과적으로 방열된다. 즉, 아일런드 (35) 는 개선된 방열 능력을 갖는다.
도 3 및 도 4 에 나타낸 종래 플라스틱 캡슐화 반도체 장치 (521) 에 따르면, IC 칩 (503) 이 장착된 아일런드 (524) 의 중앙부 (525) 는 플라스틱 패키지 (522) 의 바닥면으로부터 노출된다. 그러나, 아일런드 (524) 는 땜납 조인트에 의해서 배선 기판의 전기 전도 패턴에 접속될 수 없다. 따라서, 중앙부 (525) 는 전기 전도 패턴으로터 이격되고 결과적으로 방열 능력을 향상시키는 것이 곤란하다.
또한, 리드 (505) 뿐만 아니라 아일런드 (524) 의 중앙부 (525) 가 패키지 (522) 로부터 노출되기 때문에, 대기중에 포함된 습기는 칩 (503) 에 도달하는 경향이 있다.
한편, 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31) 에 따르면, 아일런드 (35) 의 칩장착부 (37) 가 패키지 (32) 로부터 노출되지 않기 때문에, 대기에 포함된 습기는 아일런드 (35) 및 패키지 (32) 사이의 갭을 통해 칩 (3) 에 거의 도달될 수 없다.
따라서, 도 3 및 도 4 에 나타낸 종래 반도체 장치 (521) 와 상이하게, 제 1 실시예에 따른 반도체 장치 (31) 는 종래 반도체 장치 (521) 와 동일한 양호한 방열 능력을 가지며 대기에 포함된 습기가 패키지 (32) 로 들어가는 것을 방지한다.
특히, 사각 평행 육면체 형태의 패키지 (32) 의 세로축을 따라 반대측 단부에 위치된 아일런드 (35) 의 단부 (36) 는 패키지로부터 노출된다. 아일런드 (35) 는 패키지 (32) 의 접속부 (67) 에서 크랭크 (crank) 처럼 휘어진다. 따라서, 대기중에 포함된 습기느 패키지 (32) 로 침투하는 것이 매우 곤란하다.
아일런드 (35) 의 단부 (36) 의 상부면이 함몰부 (34) 를 통해 패키지로부터 (32) 로부터 노출되되기 때문에 단부 (36) 는 패키지 (32) 로부터 돌출될 필요가 없다. 장치 (31) 의 크기 확대를 회피할 수 있다.
또한, 아일런드 (35) 의 단부 (36) 의 상부면이 패키지 (32) 로부터 노출되기 때문에, 아일런드 (35) 는 땜납 조인트에 의해서 패키지 (32) 의 함몰부에서 배선 기판의 전기 전도성 패턴에 전기적으로 접속될 수도 있다. 이 경우에, 방열 능력이 더욱 향상된다.
배선 기판으로 덮이지 않은 아일런드 (35) 의 단부 (36) 의 상부면이 그의 하부면보다 더 협소해진다. 이것은 습기 침투에 대한 보호능력이 강화되며 방열 능력이 변화되지 않고 유지된다.
다음으로, 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31) 의 제조 방법을 도 13 내지 도 32 를 참조하여 설명한다.
첫번째로, 도 13 및 도 14 에 나타낸 바와 같이, 리드 프레임 (102) 은 아일런드 (35) 및 리드 (33) 의 다수의 세트 (101) 를 포함한 리드 프레임 (102) 가 얇은 금속 쉬트를 에칭함으로서 준비된다. 각 세트 (101) 에서, 아일런드 (35) 는 아일런드 지지자 (104) 에 의해서 리드프레임 (102) 의 본체 (105) 에 기계적으로 접속되고, 리드 (33) 는 타이 바 (103) 또는 댐 (dam) 바 (103) 에 의해서 본체 (105) 에 기계적으로 접속된다. 리드 (33) 는 타이바 (103) 에 의해서 다른 하나에 기계적으로 접속된다.
참조 번호 (128) 는 리드프레임 (102) 을 전송하는데 이용되는 리드 프레임 (102) 의 파일럿 홀을 지시한다.
두번째로, 도 15 및 도 16 을 참조하면, 아일런드 (35) 및 리드 (33) 의 세트 (101) 로 다운 (down) 세트 (106) 의 상부 및 하부 프레싱 다이 (107 및 108) 를 이용하여 압력을 형성하는 프로세그가 제공되기 때문에, 접속부 (67 및 68) 에서 아일런드 (35) 및 리드 (33) 를 휘게한다. 이 프로세스에서, 리드 프레임 (102) 은 프레싱 타이 (107 및 108) 에 의해서 본체 (105) 에 부착된다.
따라서, 아일런드 (35) 의 두개의 단부 (36) 는 칩장착부 (37) 에 대하여 상부 방향으로 휘어져 있고, 동시에 리드 (33) 의 본딩부 (38) 는 단자부 (39) 에 대하여 상부 방향으로 휘어진다. 휨에 기인하여, 아일런드 (35) 의 단부 (36) 는 리드 (33) 의 본딩부 (38) 와 동일한 평면에 위치된다. 아일런드 (31) 의 칩장착부 (37) 는 리드 (33) 의 단자부 (39) 와 동일한 평면에 위치된다.
세번째로, 도 17 및 도 18 에 나타낸 바와 같이, IC 칩 (3) 은 땜납 조인트 (109) 에 의해서 아일런드 (35) 의 칩장착부 (37) 에 고정된다. 그후, 칩 (3) 의 본딩 패드 (2) 는 본딩 배선 (6) 에 의해서 리드 (33) 의 본딩부 (38) 에 전기적으로 접속된다.
네번째로, 도 19 내지 도 21 을 참조하면, 리드 프레임 (102) 의 세트 (101) 는 몰딩 프로세스가 제공된다. 특히, 아일런드 (35), 칩 (3), 본딩 배선 (2) 및 리드 (33) 는 상부 및 하부 몰딩 다이 (111 및 112) 사이에 삽입된다. 아일런드 (35), 칩 (3), 및 본딩 배선 (2) 은 몰딩 다이 (111 및 112) 의 캐비티 (113) 내에 전체적으로 위치된다. 리드 (33) 의 내측부는 캐비티 (113) 에 위치되고 리드 (33) 및 타이바 (103) 의 잔여부는 몰딩 다이 (111 및 112) 에 의해서 홀딩되고 캐비티 (113) 외부에 위치된다.
패키지 (32) 의 두개의 함몰부 (34) 에 대응하는 캐비티부 (113) 는 몰딩 다이 (111 및 112) 로 채워지고, 함몰부 (34) 가 후속하는 몰딩 프로세스에서 형성되는 것을 가능하게 한다.
참조 번호 (114) 는 용융 몰딩 또는 캡슐화 재료가 캐비티로 주입되는 몰딩 다이 (111 및 112) 의 게이트를 지시한다.
참조번호 (129) 는 리드프레임 (102) 가 몰딩 다이 (111 및 112) 에 의해서 고정된 몰딩 다이 (111 및 112) 의 홀딩 또는 접촉 영역을 지시한다.
다섯번 째로, 도 22 및 도 24 에 나타낸 바와 같이, 에폭시 수지와 같은 캡슐화 또는 용융 몰딩 재료가 캐비티 (113) 를 채울때 까지 게이트 (114) 를 통해 몰딩 다이 (107 및 108) 의 캐비티 (113) 로 주입된다. 그후, 주입된 몰딩 재료는 경화되고 결과적으로 플라스틱 패키지 (32) 는 아일런드 (35), IC 칩 (3), 본딩 배선 (6), 및 리드 (33) 의 내측부를 포함한다. 이 상태에서, 몰딩 다이 (111 및 112) 에 의해서 홀딩된 아일런드 (35) 의 단부 (36) 및 리드 (33) 의 단자부 (39) 는 패키지 (32) 로부터 노출된다.
제 1 실시예에 따른 장치 (31) 에서, 패키지 (32) 의 바닥면은 평탄하고 아일런드 (35) 의 단부 (36) 및 리드 (33) 의 단자부 (39) 는 패키지 (32) 의 바닥면과 동일한 평면에 위치된다. 따라서, 하부 몰딩 다이 (112) 의 내측 표면은 평탄한 정도가 평이할 수도 있다. 또한 상부 몰딩 다이 (111) 의 내측 표면은 패키지 (32) 의 함몰부 (34) 를 형성하기에 평이한 형태일 수도 있다. 결과적으로, 몰딩 다이 (111 및 112) 는 제조가 용이하고 다이 (111 및 112) 의 커플링 프로세스에서 고정밀도가 요구되지 않는 부가적인 이점이 있다.
본 몰딩 프로세스는 하부측 몰딩 다이 (112) 및 아일런드 (35)의 단부의 계면에 대응하는 위치에 얇은 버 (burr)(116) 및 결합된 몰딩 다이 (111 및 112) 의 계면에 대응하는 위치에 평면 형태의 버 (115) 를 생성한다. 얇은 버 (116) 는 워터 호닝 (water horning) 및 드라이 블라스팅 (blasting) 프로세스과 같은 공지된 프로세스에 의해서 제거될 수도 있다. 평면 형태 버 (115) 는 게이트 (114) 및 지지자 (104) 에 잔존하는 수지 (117) 또는 몰딩 재료를 제거하는 단계에서 제거될 수도 있다.
평면 형태 버 (115) 는 패키지 (32) 와 버 (115) 사이에 삽입부보다 더큰 두께를 갖도록 설계되는 경우, 버 (115) 는 박형의 삽입부를 절단함으로서 더욱 용이하고 확실하게 제거될 수도 있다.
여섯번째로, 도 25 및 도 26 에 나타낸 바와 같이, 게이트 (114) 에 잔존하는 몰딩 재료 (117) 를 제거하기 위해서, 플라스틱 패키지 (32) 는 펀칭 머신 (122) 의 테이블 (121) 상에 위치된다. 그후, 게이트 (114) 에 잔존하는 몰딩 재료 (117) 는 펀칭 머신 (122) 의 절단기 (122) 에 의해서 절단된다.
일곱번째로, 도 27 및 도 28 에 나타낸 바와 같이, 타이 바 (103) 에 의해서 다른 하나에 기계적으로 접속되고 패키지 (32) 로부터 생성된 리드 (33) 의 단자부 (39) 를 분리하기 위해서, 타이바 (103) 는 절단기 (123) 및 절단 테이블 (124) 을 이용하여 순차적으로 절단된다.
비록, 타이바 (103) 가 단일 절단기 (123) 를 이용함으로서 순차적으로 절단되더라도, 이들은 복수의 커터 (123) 를 이용함으로서 동시에 절단될 수도 있다.
여덟번째로, 도 29 및 도 30 에 나타낸 바와 같이, 아일런드 (35) 의 노출된 단부 (36) 및 리드 (33) 의 노출된 단자부 (39) 상에 땜납막 (125) 을 형성하기 위해서, 단자부 (39) 및 단부 (36) 는 땜납의 피복 프로세스가 제공된다. 피복된 땜납막 (125) 는 리드 (33) 의 단자부 (39) 및 아일런드 (35) 의 단부 (36) 가 산화되는 것을 방지하는 기능, 및 리드 (33) 및 아일런드 (35) 와 땜납간의 친화도를 향상시키는 기능을 갖는다.
최종적으로, 도 31 및 도 32 에 나타낸 바와 같이, 아일런드 (35) 의 단부 (36) 는 아일런드 지지자 (104) 로부터 분리되고 리드 (33) 의 단자부 (39) 는 절단 테이블에 의해서 리드 프레임 (102) 의 본체 (105) 로부터 분리된다.
따라서, 도 5 내지 도 12 의 제 1 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31) 는 제조 완료된다.
제 1 실시예에 따른 제조 방법에 따르면, 아일런드 (35) 의 단부 (36) 의 하부면은 패키지 (32) 의 바닥면으로부터 노출되고 그의 상부면은 패키지 (32) 의 2 개의 함몰부 (34) 로부터 노출되는 구성이 용이하게 성취된다.
특히, 아일런드 (35) 의 단부가 도 19 내지 도 21 에 나타낸 몰딩 프로세스에서 몰딩 다이 (111 및 112) 에 의해서 부착되고, 상기 구성이 임의의 특정한 또는 제공된 프로세스를 추가하지 않고 용이하게 성취된다. 또한, 평면 형태 버 (115) 의 양이 적어지고 버 (115) 가 용이하게 제거된다.
한편, 예를 들면, 도 3 에 도신한 종래 플라스틱 캡슐화 반도체 장치 (21) 에서, 아일런드 (524) 의 방열판 (523) 이 몰딩 다이에 의해서 삽입되는 경우에도, 일부 버가 생성되는 것이 곤란하다.
리드 (33) 및 아일런드 (35) 가 리드 프레임 (102) 의 압력 형성 프로세스에서 휘어지기 때문에, 리드 프레임 (33) 및 아일런든 (35) 를 휘기 위해서 제공되는 공구가 요구되지 않는다. 리드 (33) 는 리드프레임 (102) 의 본체 (105) 로부터의 분리 공정에 우선하여 휘어지고, 따라서, 리드 (33) 의 단자부 (39) 의 양호한 형태의 균일성이 확립된다. 리드 (33) 의 단자부 (39) 는 몰딩 프로세스 후에 휘어지지 않기 때문에, 패키지 (32) 가 무용한 응력에 기인하여 손상을 입는 위험이 없다.
리드 (33) 및 아일런드 (35) 의 양측 모두가 휘어지기 때문에, 리드 (33) 의 단부 (39) 는 패키지 (32) 의 바닥면과 동일한 평면에 위치될 수도 있고, 동시에 리드 (33) 의 본딩부 (38) 는 아일런드 (35) 의 칩장착부 (37) 와 동일한 평면에 위치될 수도 있다.
제 2 실시예
도 33 은 제 2 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31a) 를 나타낸 도면이다.
제 2 실시예에 따른 장치 (31a) 는 접지 리드 (40) 가 대응하는 리드 (33) 대신에 제공되는 것을 제외하고는, 제 1 실시예에 따른 장치 (31) 와 동일한 구성을 갖는다. 따라서, 도 33 과 동일하거나 또는 대응하는 소자에 대해서는 동일한 참조번호를 부여하며 동일한 구성에 대한 설명은 생략한다.
따라서, 장치 (31a) 는 제 1 실시예와 이점과 동일한 이점을 갖는 것이 명백하다.
각 접지 리드 (40) 는 본딩부 (38a), 단자부 (39a), 및 접속부 (68a) 에 의해서 형성된다. 아일런드 (35) 와 일체로된 접지 리드 (40) 는 리드 (33) 와 동일한 방법으로 접속부 (68a) 에서 휘어진다.
아일런드 (35) 와 접지 리드 (40) 의 결합은 단순 구성을 가능하게 하고 접지 접속을 확립한다.
사용중에, 접지 리드 (40) 및 아일런드 (35) 의 단부 (37) 는 배선 기판의 전기 전도성 패턴 또는 접지선에 전기적으로 접속된다. 접지 리드 (40) 는 고주파 전기 신호용으로 설계된 리드 (33) 에 인접하여 위치되는 것이 바람직한 이유는 리드 (33 및 40) 사이의 전기 절연성이 향상되는 부가적인 이점이 있기 때문이다.
제 2 실시예에 따른 반도체 장치 (31a) 가 제조되는 경우, 접리 리드 (40) 는 리드 (33) 와 함께 리드프레임 (102) 과 일체로되어 형성된다. 이경우에, 생산성은 접지용 리드 (40) 에 대한 배선 본딩 공정이 요구되지 않기 때문에 증가된다.
제 3 실시예
도 34 내지 도 41 은 제 3 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31b) 를 나타낸 도면이다.
제 3 실시예에 따른 장치 (31b) 는 아일런드 (35) 의 단부 (36) 가 패키지 (32) 로부터 측면으로 돌출되고 플라스틱 패키지 (32) 의 두개의 함몰부 (34) 가 해제되는 것을 제외하고는 제 2 실시예에 따른 장치 (31A) 와 동일한 구성을 갖는다. 따라서, 도 34 내지 도 41 과 동일한 소자 또는 대응하는 소자에 대해서 동일한 참조 번호를 부여하고 동일한 구성에 관련한 설명은 생략한다.
플라스틱 패키지 (32) 의 함몰부 (34) 가 해제되기 때문에, 방열 능력은 제 1 및 제 2 실시예에 따른 반도체 장치 (31 및 31a) 와 비겨하여 낮다. 그러나, 아일런드 (35) 의 2 개의 단부 (36) 는 패키지 (32) 로부터 돌출되고, 결과적으로, 방열 능력이 제 1 및 제 2 실시예에 따른 반도체 장치 (31 및 31a) 와 거의 동일하다.
장치 (31b) 의 크기 증가가 제 1 및 제 2 실시예에 따른 반도체 장치 (31 및 31a) 와 비교하여 아일런드 (35) 의 돌출 단부 (36) 에 기인하여 발생할 수 있는 단점이 있다.
제 4 실시예
도 42 내지 도 49 는 제 4 실시예에 다른 플라스틱 반도체 장치 (31c) 를 나타낸 도면이다.
제 4 실시예에 따른 장치 (31c) 는 아일런드 (35) 의 단부 (36) 뿐만 아니라 아일런드 (35) 의 2 개의 측부 (236) 가 패키지 (32) 로부터 돌출되고 플라스틱 패키지 (32) 의 2 개의 함몰부 (234) 가 플라스틱 패키지에 추가되는 것을 제외하고는, 제 1 실시예에 따른 장치 (31) 와 동일한 구성을 갖는다. 따라서, 도 42 내지 도 49 와 동일하거나 또는 대응하는 소자에 대해서는 동일한 참조 번호를 부여하고 동일한 구성에 관련한 설명은 생략한다.
아일런드 (35) 의 평면 형태는 거의 교차 형태이다. 플라스틱 패키지 (32) 의 2 개의 부가적인 함몰부 (234) 는 아일런드 (35) 의 2 개의 측부 (236) 가 노출되도록 형성된다.
제 1 실시예의 이점과 동일한 이점을 가짐과 아울러 방열 능력이 제 1 실시예에 따른 장치 (31) 와 비교하여 향상되는 이점이 있다.
제 1 내지 제 3 실시예에 따른 반도체 장치 (31, 31a, 및 31b) 와 비교하여 플라스틱 패키지 (32) 의 부가적인 함몰 (234) 때문에 리드 (33) 의 최대수가 감소되는 단점이 있다.
제 5 실시예
도 50 내지 57 은 제 5 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31d) 를 나타낸 도면이다.
아일런드 (35) 의 두개의 단부 (36) 중 하나 및 플라스틱 패키지 (32) 의 두개의 함몰부 (34) 중 하나가 해제되는 것을 제외하고는, 제 1 실시예에 따른 장치 (31) 와 동일한 구성을 갖는다. 따라서, 도 50 내지 도 57 과 동일하거나 또는 대응하는 소자에 대해서는 동일한 참조 번호가 부여되고 동일한 구성에 대한 설명은 생략한다.
아일런드 (35) 의 단부 (36) 대신에, 슬렌더 (slender) 단부 (104) 가 아일런드 (35) 의 칩장착부 (37) 에 접속되도록 제공된다.
제 1 실시예의 이점과 거의 동일한 이점이 있다. 그러나, 방열 능력이 플라스틱 패키지 (32) 의 함몰 (34) 과 아일런드 (35) 의 단부 (36) 의 해제에 기인하는 제 1 실시예에 따른 장치 (31) 와 비교하여 약간 저하된다.
제 6 실시예
도 58 내지 65 는 제 6 실시예에 따른 플라스틱 캡슐화 반도체 장치 (31e) 를 나타낸 도면이다.
제 6 실시예에 따른 장치 (31e) 는 아일런드 (35) 으 2 개의 단부 및 플라스틱 패키지 (32) 의 2 개의 함몰부 (34) 가 해제된 것을 제외하고는, 제 1 실시예에 따른 장치 (31) 와 동일한 구성을 갖는다. 따라서, 도 58 내지 도 65 와 동일하거나 또는 대응하는 소자에 대해서는 동일한 참조 번호를 부여하고 동일 한 구성에 대한 설명은 생략한다.
플라스틱 패키지 (32) 가 매우 단순한 형태이기 때문에, 몰딩 다이 (111 및 112) 는 단순하고 용이하게 제조되는 이점이 있다.
그러나, 방열 능력은 플라스틱 패키지 (32) 의 2 개의 함몰부 (34) 에 기인하는 제 1 실시예에 따른 장치 (31) 와 비교하여 약간 저하된다.
본 발명의 바람직한 실시예를 설명했지만, 본 발명의 취지를 벗어나지 않고 본 발명의 변경은 당해 분야에서 숙련된 자에게 명백한 것으로 이해되어져야 한다. 따라서, 본 발명의 범주는 이하 청구항에 의해서만 결정된다.
이상의 상세한 설명에 따르면, 본 발명은 습기가 LSI 칩에 도달하는 것을 방지하고 칩 크기를 증가시키지 않고 효율적인 방열을 가능하게 하는 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법을 제공하고, 고주파수 전기 신호에 따라 리드와 단자 사이의 전기적인 절연이 저하되는 것을 바아지하는 반도체 장치 및 그의 제조 방법을 제공하는데 있다.

Claims (11)

  1. 칩장착 영역을 갖는 전기 전도성 아일런드,
    상기 아일런드의 상기 칩장착영역에 고정되는 IC 칩,
    본딩 배선을 통해 상기 칩의 본딩 패드에 전기적으로 접속된 리드,
    상기 아일런드, 상기 칩, 상기 본딩 배선, 및 상기 리드의 내측부를 캡슐화하는 플라스틱 패키지,
    거의 평탄한 바닥면을 갖는 상기 패키지,
    상기 패키지로부터 돌출되고 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치되는 상기 리드의 외측부,
    상기 칩장착 영역을 제외한 위치에 상기 패키지로부터 노츨된 노출부를 갖는 상기 아일런드,
    상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치된 상기 아일런드의 상기 노출부의 하부면,
    상기 패키지에 전체적으로 매립된 상기 아일런드의 상기 칩 및 상기 칩장착영역, 및
    노출될 상기 패키지의 상기 바닥면을 향해 휘어지는 상기 칩장착영역을 제외한 상기 아일런드중 일부분을 구비하는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  2. 제 1 항에 있어서, 접지용 부가 리드를 또한 구비하고,
    상기 부가 리드는 상기 아일런드과 일체로되는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  3. 제 1 항에 있어서, 상기 아일런드의 상기 노출부의 상부면이 상기 패키지로부터 노출되는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  4. 제 1 항에 있어서, 상기 패키지는 상기 패키지로부터 상기 아일런드의 상기 노출부의 상부면을 노출시키도록 형성된 함몰부를 갖는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  5. 제 1 항에 있어서, 상기 아일런드의 상기 노출부의 상기 하부면이 상기 아일런드의 상기 노출부의 상부면보다 넓은 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  6. 제 1 항에 있어서, 상기 아일런드의 상기 노출부는 상기 패키지로부터 돌출되는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치.
  7. (a) 전기 전도성 금속판에 의해서 아일런드 및 리드 핑거를 갖는 리드 프레임을 준비하는 단계로서,
    상기 아일런드는 제 1 접속 부재에 의해서 상기 리드 프레임의 본체에 기계적으로 접속되고,
    상기 리드 핑거는 제 2 접속 부재에 의해서 상기 리드 프레임의 상기 본체에 기계적으로 접속되고,
    상기 아일런드는 칩장착 영역 및 칩장착영역을 제외한 위치에 위치된 노출 영역을 갖는, 리드 프레임을 준비하는 단계,
    (b) 본딩 패드를 갖는 IC 칩을 준비하는 단계,
    (c) 상기 아일런드의 상기 칩장착영역상에 상기 칩을 장착하는 단계,
    (d) 본딩 배선에 의해서 상기 리드 프레임의 상기 리드 핑거의 내측부에 상기 칩의 상기 본딩 패드를 전기적으로 접속시키는 단계,
    (e) 상기 리드 프레임의 상기 리드 핑거의 외측부를 홀딩 또는 고정시키는 동안 몰딩 다이의 캐비티에 상기 리드 프레임을 배치하는 단계,
    (f) 상기 몰딩 다이의 상기 캐비티로 용융 캡슐화 재료를 공급하는 단계,
    (g) 상기 몰딩 다이의 상기 캐비티로 공급된 상기 용융 캡슐화 재료를 경화시켜 플라스틱 패키지를 형성하는 단계로서,
    상기 아일런드, 상기 칩, 상기 본딩 배선, 및 상기 리드 핑거의 상기 내측부가 상기 패키지에 매립되고,
    상기 패키지는 거의 평탄한 바닥면을 가지며,
    상기 리드 핑거의 상기 외측부는 상기 패키지로부터 돌출되고 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치되고,
    상기 아일런드의 상기 노출부는 상기 칩장착영역을 제외한 위치에서 상기 패키지로부터 노출되고,
    상기 아일런드의 상기 노출부의 하부면은 상기 패키지의 상기 바닥면과 거의 동일한 평면에 위치되는, 플라스틱 패키지를 형성하는 단계,
    (h) 상기 리드 프레임의 상기 제 1 및 제 2 접속 부재를 절단함으로서 상기 리드 프레임으로 부터 상기 플라스틱 패키지를 분리하는 단계로 이루어지는 것을 특징으로 하는, 플라스틱 캡슐화 반도체 장치 제조 방법.
  8. 제 7 항에 있어서, 상기 몰딩 다이의 상기 캐비티는 상기 아일런드의 상기 노출부가 상기 패키지로부터 노출되는 것을 가능하게 하는 공간을 갖는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치 제조 방법.
  9. 제 7 항에 있어서, 상기 리드 프레임은 상기 아일런드의 상기 노출부 및 상기 리드 핑거의 상기 내측부가 상기 리드 핑거의 상기 외측부에 대하여 함몰되거나 또는 돌출되는 방식으로 단계 (a) 에서 준비되는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치 제조 방법.
  10. 제 7 항에 있어서, 상기 리드 프레임은 상기 아일런드가 단계 (a) 에서 접지용 부가 리드를 포함하도록 형성되고,
    상기 부가 리드는 상기 아일런드와 일체로되는 것을 특징으로하는 플라스틱 캡슐화 반도체 장치 제조 방법.
  11. 제 7 항에 있어서, 상기 몰딩 다이의 상기 캐비티는 공급되어 경화된 상기 캡슐화 재료가 소정의 두께를 갖는 버를 형성하는 것을 가능하게 하는 공간을 갖는 것을 특징으로 하는 플라스틱 캡슐화 반도체 장치 제조 방법.
KR1019980013876A 1997-04-17 1998-04-17 플라스틱캡슐화반도체장치및그의제조방법 KR100283299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9100328A JP3027954B2 (ja) 1997-04-17 1997-04-17 集積回路装置、その製造方法
JP97-100328 1997-04-17

Publications (2)

Publication Number Publication Date
KR19980081519A true KR19980081519A (ko) 1998-11-25
KR100283299B1 KR100283299B1 (ko) 2001-06-01

Family

ID=14271102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013876A KR100283299B1 (ko) 1997-04-17 1998-04-17 플라스틱캡슐화반도체장치및그의제조방법

Country Status (6)

Country Link
US (1) US6175150B1 (ko)
EP (1) EP0872886A3 (ko)
JP (1) JP3027954B2 (ko)
KR (1) KR100283299B1 (ko)
CN (1) CN1111906C (ko)
AU (1) AU739545B2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087803A (ko) * 2001-06-07 2001-09-26 김덕중 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
KR100853683B1 (ko) * 2002-08-14 2008-08-25 엘지전자 주식회사 반도체 패키지 실장구조

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6525405B1 (en) * 2000-03-30 2003-02-25 Alphatec Holding Company Limited Leadless semiconductor product packaging apparatus having a window lid and method for packaging
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
JP2002026168A (ja) * 2000-06-30 2002-01-25 Hitachi Ltd 半導体装置およびその製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
US6392288B1 (en) * 2000-12-04 2002-05-21 Semiconductor Components Industries Llc Lead frame for assembly for thin small outline plastic encapsulated packages
US20020121683A1 (en) * 2001-02-27 2002-09-05 Kelly Stephen G. Encapsulated die package with improved parasitic and thermal performance
US7253506B2 (en) * 2003-06-23 2007-08-07 Power-One, Inc. Micro lead frame package
JP2006203048A (ja) * 2005-01-21 2006-08-03 Matsushita Electric Ind Co Ltd 半導体装置
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
CN102456958A (zh) * 2010-10-23 2012-05-16 富士康(昆山)电脑接插件有限公司 电连接器及其制造方法
US9142932B2 (en) 2010-04-20 2015-09-22 Hon Hai Precision Industry Co., Ltd. Socket connector with contact terminal having oxidation-retarding preparation adjacent to solder portion perfecting solder joint
KR102004797B1 (ko) * 2014-10-31 2019-10-01 삼성전기주식회사 센서 패키지 및 그 제조 방법
CN105895612B (zh) * 2015-01-15 2020-04-24 恩智浦美国有限公司 带有散热引线框的半导体器件
JP6832094B2 (ja) 2016-08-05 2021-02-24 ローム株式会社 パワーモジュール及びモータ駆動回路
US20200035577A1 (en) * 2018-07-26 2020-01-30 Texas Instruments Incorporated Packaged integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4132856A (en) * 1977-11-28 1979-01-02 Burroughs Corporation Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby
EP0086724A3 (en) 1982-02-16 1985-04-24 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Integrated circuit lead frame with improved power dissipation
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPS6315453A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 表面実装型半導体装置及びその製造方法
JPS6441253A (en) 1987-08-06 1989-02-13 Mitsubishi Electric Corp Semiconductor device frame
JPH0263142A (ja) 1988-08-29 1990-03-02 Fujitsu Ltd モールド・パッケージおよびその製造方法
JPH0265355A (ja) 1988-08-31 1990-03-06 Nec Corp 蓄積プログラム制御式自動交換機
JPH0265355U (ko) * 1988-11-07 1990-05-16
JP2754236B2 (ja) 1989-04-26 1998-05-20 株式会社日立製作所 リードフレームおよびそれを使用する半導体装置の製造方法
JPH0449647A (ja) 1990-06-19 1992-02-19 Nec Corp 半導体装置
JPH04280664A (ja) * 1990-10-18 1992-10-06 Texas Instr Inc <Ti> 半導体装置用リードフレーム
JPH04206763A (ja) * 1990-11-30 1992-07-28 Mitsubishi Electric Corp 半導体装置
ES2103341T3 (es) * 1991-04-10 1997-09-16 Caddock Electronics Inc Resistor de tipo pelicula.
JP2958154B2 (ja) * 1991-05-17 1999-10-06 富士通株式会社 半導体装置
IT1252575B (it) * 1991-12-20 1995-06-19 Sgs Thomson Microelectronics Stampo e procedimento per la fabbricazione di dispositivi a semiconduttore in plastica, con dissipatore metallico visibile per il controllo della saldatura
JPH05326796A (ja) 1992-05-21 1993-12-10 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH0661400A (ja) 1992-08-10 1994-03-04 Fujitsu Ltd ヒートシンク付樹脂パッケージ半導体装置の製造方法
JP2934357B2 (ja) * 1992-10-20 1999-08-16 富士通株式会社 半導体装置
JPH06196603A (ja) * 1992-12-23 1994-07-15 Shinko Electric Ind Co Ltd リードフレームの製造方法
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
JP2889213B2 (ja) 1996-12-10 1999-05-10 松下電器産業株式会社 高周波電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010087803A (ko) * 2001-06-07 2001-09-26 김덕중 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
KR100853683B1 (ko) * 2002-08-14 2008-08-25 엘지전자 주식회사 반도체 패키지 실장구조

Also Published As

Publication number Publication date
KR100283299B1 (ko) 2001-06-01
AU6196598A (en) 1998-10-22
AU739545B2 (en) 2001-10-18
JPH10294415A (ja) 1998-11-04
EP0872886A2 (en) 1998-10-21
JP3027954B2 (ja) 2000-04-04
CN1111906C (zh) 2003-06-18
CN1196576A (zh) 1998-10-21
US6175150B1 (en) 2001-01-16
EP0872886A3 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
KR100283299B1 (ko) 플라스틱캡슐화반도체장치및그의제조방법
JP2924854B2 (ja) 半導体装置、その製造方法
US6400004B1 (en) Leadless semiconductor package
US6080602A (en) Method of producing a semiconductor device using a reduced mounting area
JP2875139B2 (ja) 半導体装置の製造方法
US6593169B2 (en) Method of making hybrid integrated circuit device
JP2001313363A (ja) 樹脂封止型半導体装置
EP0880176B1 (en) Semiconductor device having pellet mounted on radiating plate thereof
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6617200B2 (en) System and method for fabricating a semiconductor device
JPH11191561A (ja) 半導体装置の製造方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
JPH11191562A (ja) 半導体装置の製造方法
US6717822B1 (en) Lead-frame method and circuit module assembly including edge stiffener
JP2000349222A (ja) リードフレーム及び半導体パッケージ
KR100206880B1 (ko) 히트싱크가 부착된 컬럼형 패키지
CN217334014U (zh) 半导体器件
KR20000035215A (ko) 반도체 장치 및 그 제조 방법
JP2002110889A (ja) 半導体装置及びその製造方法
JP2976941B2 (ja) 半導体装置、その製造方法
KR100431501B1 (ko) 고전력 패키지 구조 및 제조 방법
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
CN114981963A (zh) 系统级封装及电子设备
JPH06163760A (ja) 放熱スラグを有した電子部品搭載用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee