JP2958154B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2958154B2
JP2958154B2 JP11353691A JP11353691A JP2958154B2 JP 2958154 B2 JP2958154 B2 JP 2958154B2 JP 11353691 A JP11353691 A JP 11353691A JP 11353691 A JP11353691 A JP 11353691A JP 2958154 B2 JP2958154 B2 JP 2958154B2
Authority
JP
Japan
Prior art keywords
leads
die pad
lead
bent
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11353691A
Other languages
English (en)
Other versions
JPH04340755A (ja
Inventor
義昭 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11353691A priority Critical patent/JP2958154B2/ja
Publication of JPH04340755A publication Critical patent/JPH04340755A/ja
Application granted granted Critical
Publication of JP2958154B2 publication Critical patent/JP2958154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、パッケージに封止されて電子回路基板の表
面上に実装される半導体装置に関する。
【0002】
【従来の技術】電子機器の小型化、薄型化に伴って、表
面実装形式の封止樹脂型の半導体装置が多用され、例え
ば図4、5に示すような装置が提案されている。
【0003】図4(A) は、第1の例を示すもので、半導
体チップを搭載するダイパッド41とこの周りに形成さ
れたリード42を同一平面上に形成し、リード42と半
導体チップ43をワイヤボンディングにより接続した状
態で、リード42の内端、ダイパッド41及び半導体チ
ップ43を上下から樹脂材44によって封止するものが
ある。
【0004】この装置を電子回路基板に取付ける場合に
は、図4(B) に示すように、半導体装置の側方に露出し
たリード42の露出部分を下方に折り曲げ、その底部を
回路基板45に半田付けしている。
【0005】しかし、この種の装置によれば、リード4
2を折り曲げる際に封止樹脂材44に応力がかかって内
部に亀裂46が生じ易いといった問題がある。
【0006】このため、図4(C) に示すようにリード4
7の内端と半導体チップ49の上を樹脂材50により覆
い、その底面を一致させる装置が提案され、この装置に
よれば、リードを折り曲げずに電子回路基板45に接続
することが可能になり、封止樹脂材50の内部に亀裂が
生じることもない。
【0007】ところが、この装置によれば、リード47
の全体が封止樹脂材50の下面から露出しているため
に、リード47に下方への力が加わると、図4(D) に示
すように、リード47が樹脂材50から剥離してしま
い、ワイヤ51に断線が生じ易くなるといった別の不都
合が生じる。
【0008】そこで、図5に示すように、予めリード5
2を折り曲げてその内端近傍に段部53を形成するとと
もに、その上段とダイパッド部54をほぼ同一の高さに
し、この状態でダイバッド54と折れ曲げ部53の上下
を樹脂材54により封止し、また、リード52の底面だ
けを封止樹脂材54から露出して樹脂材54の底面と一
致させた装置が、特開昭62−2560号公報、特開昭
63−151058号公報において提案されている。こ
れによれば、ワイヤの断線や封止樹脂の亀裂が生じるこ
とは避けられる。
【0009】
【発明が解決しようとする課題】しかし、この装置によ
れば、リード52を階段状に折り曲げただけなので、そ
の立上がり部分は平坦であり、ダイパッド54上の半導
体チップ55とリード57とをワイヤボンディングする
際に、ボンダーの押圧力によってリード53が傾斜して
変形することになり、ボンディングの不良が生じるとい
った不都合が生じる。
【0010】本発明はこのような問題に鑑みてなされた
ものであって、階段状の折り曲げのあるリードのワイヤ
ボンディングを良好に行うことができる半導体装置を提
供することを目的とする。
【0011】
【課題を解決するための手段】上記した課題は、図1に
例示するように、厚さ方向に階段状に折り曲げられ、そ
の立上がりが周方向に湾曲し又は折曲げてあるリード3
〜5と、複数の前記リード3〜5に囲まれるダイパッド
2と、前記ダイパッド2に搭載され、前記リード3〜5
にワイヤボンディングにより接続される半導体チップ7
と、前記ダイパッド2と前記半導体チップ7と前記リー
ド3〜5の折り曲げ部分とを覆い、前記リード3〜5の
底面を露出させたパッケージ6とを有することを特徴と
する半導体装置によって解決する。
【0012】または、前記ダイパッド2の周囲に複数配
置した前記リード3〜5の前記立上がり部が、同一円線
上に沿って周方向に湾曲していることを特徴とする上記
の半導体装置により解決する。
【0013】または、前記ダイパッド2の周囲に複数配
置した前記リード3〜5の前記立上がり部が、同一円線
上に沿って湾曲するとともに、前記パッケージ6の外側
面が前記リード3〜5の前記立ち上がり部の側面に沿っ
た形状に形成されていることを特徴とする上記の半導体
装置によって解決する。
【0014】
【作 用】本発明によれば、リード3〜5を厚み方向に
階段状に折り曲げるとともに、その立上がり部を周方向
に湾曲し又は折曲げるようにしている。
【0015】このため、リード3〜5の立ち上がり部分
の断面係数が増加し、ワイヤボンディングや半導体チッ
プ取付けの際にリードに加わる押圧力によってその立ち
上がり部は容易に変形せず、ワイヤボンディングの不良
は生じにくくなる。また、これにともなって、外部から
の押圧力に対するパッケージ6の強度も増加して強固に
なる。
【0016】また、第2の発明によれば、ダイパッド2
の周囲に複数配置したリード3〜5の立上がり部を、同
一円線上に沿って周方向に湾曲させているため、リード
3〜5の厚み方向への折り曲げをプレスによる絞り加工
によって行う場合等にその同方向の位置合わせの手間が
省け、作業が容易になる。
【0017】さらに第3の発明によれば、パッケージ6
の外側面がリード3〜5の立上がり側面に沿った形状に
作成されているために、リード3〜5の外側を覆うパッ
ケージ6の肉厚が均一になり、局部的な脆さがなくな
り、強度的に有利になる。
【0018】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。
【0019】図1(A) は本発明の一実施例を示す装置の
平面図、図1(B) は図1(A) のX−X線断面図、図1
(C) は図1(A) のY−Y線断面図である。
【0020】図中符号1は半導体装置で、その内部に
は、ダイパッド部2を一体形成してその部分の幅を狭く
した第一のリード3と、ダイパッド部2の両側に臨む第
二、第三のリード4,5が取付けられ、また、第二、第
三のリード4,5の内端側には膨大部4a,5aが形成
されており、これによりパッケージ6からの抜け出しが
防止されている。
【0021】また、第一のリード3におけるダイバッド
部2の周囲と、第二、第三のリード4,5のうちの膨大
部4a,5aの近傍は、それぞれ膜厚方向に階段状に折
り曲げられ、しかも、その立上がり部3a,4b,5b
は周方向に湾曲されており、これによって断面係数を大
きくしている。
【0022】上記したパッケージ6は、ダイパッド部2
とこれに搭載される半導体チップ7と各リード3〜5の
折り曲げ部分とを一体的に封止するもので、その底はリ
ード3〜5の底部と同一平面上になるように形成されて
いる。また、このパッケージ6は、例えばエポキシ系樹
脂より形成され、各リード3〜5の立上がり部3a,4
b,5bの外周面に沿った周面をもつ円柱状に成形され
ている。
【0023】なお、図中符号8は、半導体チップ7と各
リード3〜5を接続する金等のワイヤを示している。
【0024】次に、上記した実施例装置の作用について
説明する。
【0025】上述した実施例において、複数のリード3
〜5を厚み方向に階段状に折り曲げるとともに、それら
の立上がり部3a,4b,5bを周方向に湾曲させてい
るため、立上がり部の断面係数が増加して、ワイヤボン
ディング等の押圧力によってその側部は容易に変形しに
くくなる。この結果、ワイヤボンディングの不良は生じ
にくくなり、しかも、外部から半導体装置に加わる力に
対する強度も増加して強固になり、梱包や搬送において
変形し難くなる。
【0026】また、パッケージ6の外周面がリード3〜
5の側面に沿った形状に作成されているために、リード
3〜5の外側を覆う封止樹脂の肉厚が均一になり、局部
的な脆さがなくなり、強度的に有利になる。
【0027】次に、上記した半導体装置の形成工程につ
いて簡単に説明する。
【0028】まず、鉄ニッケル合金(FeNi)、銅合金等
のような厚さ数百μm導電性板を打ち抜いて、図2(A)
に示すような長尺状のリードフレーム10を形成し、そ
の内部に上記状態に配置した3つのリード3〜5を複数
箇所に形成する。ついで、リード3〜5及びその周辺を
金や銀によって被覆する。
【0029】この後に、プレスによって厚み方向に絞り
加工を行い、図2(B) に示すようなダイパッド部2とそ
の周囲の領域を持ち上げるように各リード3〜5を階段
状に折り曲げる(図3(A))。その段の高さは数百μm程
度とする。
【0030】この場合、円柱状の絞り型を用い、リード
3〜5の立上がり部3a,4b,5bの周が同一円線上
に湾曲するように成形する。この場合、同一円線上に沿
って湾曲させているために、その面方向の型の位置合わ
せが不要となって加工が容易となる。
【0031】次に、リード3〜5のダイパッド部2の上
に接着材を介して半導体チップ7を接着することになる
が、接着材としてロウ材を用いる場合には、図3(B) に
示すように、ダイパッド部2の上にロウ材11と半導体
チップ7を載せた後に、加熱して溶着することになる。
【0032】この溶着において若干の加圧が必要なため
に、同図に示すような円柱状の凸部を有する加熱ブロッ
ク12を用いることになるが、リードの立上がり部3
a,4b,5bは数百μmと低く、しかも周方向に湾曲
して断面係数が大きいため、加熱ブロック12を用いな
くてもよい。また加熱ブロック12を用いる場合には、
その円柱の面方向の位置合わせは自由となり、作業性が
向上する。
【0033】この後に、ダイパッド部2上の半導体チッ
プ7とリード3〜5とを金線によって接続するが、この
場合、リード3〜5の立上がり部3a,4b,5bを周
方向に湾曲させているため、ワイヤボンディングの押圧
力により容易に変形しにくくなる。この結果、ワイヤボ
ンディングの不良は生じにくくなる。
【0034】次に、トランスファーモールド法を用い、
図3(C) に示すような上部に凹部を有する型13のキャ
ビティーの底部にリード3〜5を置き、その中央に折り
曲げ部分を位置させる。そして樹脂導入路から溶融した
樹脂を供給し、半導体チップ7、ダイパッド部2及びリ
ード3〜5の立上がり部3a,4b,5bをこれにより
封止することになる。
【0035】この後に、リード3〜5をリードフレーム
10から切り離せば、図1に示すような半導体装置が完
成することになる。
【0036】なお、上記した実施例では折り曲げたリー
ドの立上がり部を周方向に湾曲させたが、周方向に直
角、鈍角等のような折り曲げ部を形成してもよい。
【0037】また、上記したパッケージは、樹脂材によ
り形成したが、セラミック、ガラス等によって形成して
もよい。
【0038】さらに、上記した実施例ではリードの数を
3つにしたが、その数はこれに限るものではなく、ま
た、ダイパッド部をリードから切離すようにしてもよ
い。
【0039】
【発明の効果】以上述べたように本発明によれば、リー
ドを厚み方向に階段状に折り曲げるとともに、その立上
がり部を周方向に湾曲し又は折曲げるようにしたので、
リードの立上がり部分の断面係数が増加し、ワイヤボン
ディングや半導体チップ取付けの際にリードに加わる押
圧力によってその立ち上がり部は容易に変形せず、ワイ
ヤボンディングの不良を防止できる。また、これにとも
なって、外部からの押圧力に対するパッケージの強度を
増加して強固にすることができる。
【0040】また、第2の発明によれば、ダイパッドの
周囲に複数配置したリードの立上がり部を同一円線上に
沿って周方向に湾曲させているため、リードの厚み方向
への折り曲げをプレスによる絞り加工によって行う場合
等にその周方向の位置合わせの手間が省け、作業性を向
上することができる。
【0041】さらに第3の発明によれば、パッケージの
外側面がリードの立上がり部側面に沿った形状に作成さ
れているために、リードの外側を覆うパッケージの肉厚
が均一になり、局部的な脆さをなくして、強度を向上す
ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例装置を示す平面図及び断面図
である。
【図2】本発明の一実施例装置に用いるリードフレーム
の一例を示す平面図である。
【図3】本発明の一実施例装置の形成工程の一例を示す
斜視図及び断面図である。
【図4】従来装置の第1、第2の例を示す断面図であ
る。
【図5】従来装置の第3の例を示す断面図である。
【符号の説明】
1 半導体装置 2 ダイパッド部 3、4、5 リード 3a、4b、5b 立上がり部 4a、5a 膨大部 6 パッケージ 7 半導体チップ 8 ワイヤ

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】厚さ方向に階段状に折り曲げられ、その立
    上がり部が周方向に湾曲し又は折曲げてあるリードと、 複数の前記リードに囲まれるダイパッドと、 前記ダイパッドに搭載され、前記リードにワイヤボンデ
    ィングにより接続される半導体チップと、 前記ダイパッドと前記半導体チップと前記リードの折り
    曲げ部分とを覆い、前記リードの底面を露出させたパッ
    ケージとを有することを特徴とする半導体装置。
  2. 【請求項2】前記ダイパッドの周囲に複数配置した前記
    リードの前記立上がり部が、同一円線上に沿って周方向
    に湾曲していることを特徴とする請求項1記載の半導体
    装置。
  3. 【請求項3】前記ダイパッドの周囲に複数配置した前記
    リードの前記立上がり部が、同一円線上に沿って周方向
    に湾曲するとともに、前記パッケージの外側面が前記リ
    ードの前記立上がり部の側面に沿った形状に形成されて
    いることを特徴とする請求項1記載の半導体装置。
JP11353691A 1991-05-17 1991-05-17 半導体装置 Expired - Lifetime JP2958154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11353691A JP2958154B2 (ja) 1991-05-17 1991-05-17 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11353691A JP2958154B2 (ja) 1991-05-17 1991-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH04340755A JPH04340755A (ja) 1992-11-27
JP2958154B2 true JP2958154B2 (ja) 1999-10-06

Family

ID=14614812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11353691A Expired - Lifetime JP2958154B2 (ja) 1991-05-17 1991-05-17 半導体装置

Country Status (1)

Country Link
JP (1) JP2958154B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3027954B2 (ja) 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法

Also Published As

Publication number Publication date
JPH04340755A (ja) 1992-11-27

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
KR100975692B1 (ko) 반도체 장치
US5227662A (en) Composite lead frame and semiconductor device using the same
US5652461A (en) Semiconductor device with a convex heat sink
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JP3492212B2 (ja) 半導体装置用パッケージ及びその製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP3893624B2 (ja) 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2958154B2 (ja) 半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPH04352436A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH06236956A (ja) 半導体装置及びその製造方法
JP2003017515A (ja) 混成集積回路装置およびその製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JPH083016Y2 (ja) 半導体用リードフレーム

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12