JP2003017515A - 混成集積回路装置およびその製造方法 - Google Patents
混成集積回路装置およびその製造方法Info
- Publication number
- JP2003017515A JP2003017515A JP2001196986A JP2001196986A JP2003017515A JP 2003017515 A JP2003017515 A JP 2003017515A JP 2001196986 A JP2001196986 A JP 2001196986A JP 2001196986 A JP2001196986 A JP 2001196986A JP 2003017515 A JP2003017515 A JP 2003017515A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- circuit device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
括にモールドする際、基板31下部の樹脂封止体41厚
をある一定の厚みで均一に形成することが困難でるとい
う問題等があった。 【解決手段】 本発明の混成集積回路装置の製造方法で
は、基板31裏面に形成される曲面31dを下金型44
側に、基板31表面に形成されるバリ31cを上金型4
5側に設置しトランスファーモールドする。そのこと
で、曲面31d利用し熱硬化性樹脂を矢印方向49に注
入し、基板31下部から熱硬化性樹脂を充填する。ま
た、バリ31cの破砕部は基板31下部の熱硬化性樹脂
内には混在しない。その結果、基板31下部には必要最
低限の樹脂厚が確保でき、高耐圧で熱放散性に優れ、ま
た、製品品質も良好な混成集積回路装置を実現できる。
Description
およびその製造方法に関し、混成集積回路基板にトラン
スファーモールドにより樹脂封止する混成集積回路装置
およびその製造方法に関するものである。
封止方法は、主に2種類の方法がある。
実装された混成集積回路基板の上に蓋をかぶせるような
形状の手段、一般にはケース材と呼ばれているものを採
用して封止しているものがある。この構造は、中空構造
やこの中に別途樹脂が注入されているものがある。
としてインジェクションモールドである。例えば、特開
平11−330317号公報に示してある。このインジ
ェクションモールドは、一般的に熱可塑性樹脂を採用
し、例えば、300℃に熱した樹脂を高射出圧力で注入
し一度に金型内に樹脂を充填することで樹脂を封止する
ものである。また、トランスファーモールドと比較する
と、金型内に樹脂を充填した後の樹脂の重合時間を必要
としないため作業時間が短縮できるメリットがある。
た従来の混成集積回路装置およびその製造方法につい
て、図11から図14を参照して説明する。
ては、ここではアルミニウム(以下、Alという)基板
1を採用して説明してゆく。
その上に更に絶縁性の優れた樹脂2が全面に形成されて
いる。但し、耐圧を考慮しなければ、この酸化物は省略
しても良い。
より成る導電路3aが形成され、トランジスタやIC等
の能動素子5、チップ抵抗、チップコンデンサ等の受動
素子6が半田12を介して実装され、所定の回路が実現
されている。ここで一部半田を採用せず、銀ペースト等
で電気的に接続されても良い。また、前記半導体素子5
がフェイスアップで実装される場合は、ボンディングに
より金属細線7を介して接続されている。更には、外部
リード8が半田を介して外部電極端子11と接続されて
おり封止樹脂体10から外部に露出されている。
は、PPS(ポリフェニルサルファイド)と呼ばれるも
のである。
0℃と非常に高く、高温の樹脂により半田12が溶けて
半田不良が発生する問題がある。そのため、予め半田の
接合部、金属細線7、能動素子5および受動素子6を覆
う様に熱硬化性樹脂(例えば、エポキシ樹脂)でポッテ
ィングし、オーバーコート9を形成している。このこと
で、熱可塑性樹脂の成型時、注入樹脂圧により、特に細
線(約30〜80μm)が倒れるのを防止したり、断線
を防止している。
aと熱可塑性樹脂により形成されている。つまり、支持
部材10aに載置された基板1をインジェクションモー
ルドにより熱可塑性樹脂で被覆している。そして、支持
部材10aと熱可塑性樹脂との当接部は、注入された高
熱の熱可塑性樹脂により支持部材10aの当接部が溶け
フルモールド構造を実現している。
従来の混成集積回路装置の製造方法について、図12か
ら図14を参照して説明する。
準備する工程、絶縁層形成工程、Cu箔圧着工程、部分
Niメッキ工程、Cu箔エッチング工程、ダイボンディ
ング工程、ワイヤーボンディング工程、ポッティング工
程、リード接続工程、支持部材取り付け工程、インジェ
クションモールド工程、リードカット工程の各工程から
構成されている。
示す。なお、図示しなくても明確な工程は図面を省略し
ている。
属基板を準備する工程、絶縁層形成工程、Cu箔圧着工
程、部分Niメッキ工程、Cu箔エッチング工程につい
て示す。
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。そして、本実施例では、熱放散性に優れ
た、例えば、厚さ1.5mm程度のAl基板1を用い
る。
た樹脂2を全面に形成する。そして、絶縁性樹脂2上に
は、混成集積回路を構成するCuの導電箔3を圧着す
る。Cu箔3上には、例えば、取り出し電極となるCu
箔3と能動素子5とを電気的に接続する金属細線7との
接着性を考慮し、Niメッキ4を全面に施す。
iメッキ4aおよび導電路3aを形成する。
グ工程、ワイヤボンディング工程について示す。
は、半田ペースト12等の導電性ペーストを介して能動
素子5、受動素子6を実装し、所定の回路を実現する。
ィング工程、リード接続工程および支持部材取り付け工
程について示す。
工程では、後のインジェクションモールド工程の前に、
予め、半田の接合部、金属細線7、能動素子5および受
動素子6を熱硬化性樹脂(例えば、エポキシ樹脂)でポ
ッティングし、オーバーコート9を形成する。
出力及び入力するための外部リード8を準備する。その
後、外部リード8を基板1の外周部に形成された外部接
続端子11と半田12を介して接続する。
ード8等を接続した混成集積回路基板1に支持部材10
aを載置する。基板1を支持部材10a上に載置するこ
とで、次工程で説明するインジェクションモールドの際
における基板1裏面の樹脂封止体10の厚みを確保する
ことができる。
ンモールド工程およびリードカット工程について示す。
でポッティングし、オーバーコート9を形成した後イン
ジェクションモールドにより樹脂封止体10を形成す
る。このとき、支持部材10aと熱可塑性樹脂との当接
部は、注入された高熱の熱可塑性樹脂により支持部材1
0aの当接部が溶けフルモールド構造の樹脂封止体10
となる。
カットし、外部リード8の長さの調整する。
集積回路装置が完成する。
ールド法が一般に行われている。このトランスファーモ
ールドによる混成集積回路装置では、例えば、Cuから
成るリードフレーム上に半導体素子が固着される。そし
て、半導体素子とリードとは金(以下、Auという)線
を介して電気的に接続されている。これは、Al細線が
折れ曲がり易い点、ボンディング時間が超音波を必要と
するため時間を要する点で採用できないためである。そ
のため、従来において、一枚の金属板から成り、金属板
上に回路が形成され、更に、Al細線によりワイヤーボ
ンディングされた基板を直接トランスファーモールドす
る混成集積回路装置は存在しなかった。その他、プリン
ト基板、セラミック基板の場合も同様に、Al細線によ
りワイヤーボンディングされ、直接トランスファーモー
ルドする混成集積回路装置は存在しなかった。
に、インジェクションモールドにより形成されている従
来の混成集積回路装置では、混成集積回路基板1を支持
部材10aに載置した後インジェクションモールドによ
り樹脂封止体10を形成していた。そのため、基板1下
部の絶縁部は、例えば、0.5〜1.0mm程度の厚み
にコントロールすることが容易であった。また、基板1
を支持部材10aに載置した後樹脂封止体10を形成し
ていたので、基板1の打ち抜き面が表面であるか、また
は、裏面であるかは問題ではなかった。
混成集積回路基板に直接樹脂封止体をトランスファーモ
ールドにより形成しているが、そのトランスファーモー
ルド時に基板を打ち抜く際に形成されるバリが破砕する
場合がある。そして、そのバリの破片が基板下部に形成
される樹脂封止体部に混在する。そのことにより、回路
電圧が基板に印加され、その高電圧が基板下部の樹脂封
止体に印加することで基板のバリが混在する樹脂封止体
では、耐圧性の信頼が得られないという問題があった。
の課題に鑑みてなされたもので、本発明である混成集積
回路装置では、少なくとも混成集積回路基板の表面に設
けられた導電パターンと、前記導電パターンに実装され
た半導体素子または受動素子と、前記半導体素子または
受動素子と前記導電パターンとを電気的に接続するアル
ミニウム細線と、前記導電パターンと接続され、出力ま
たは入力となり外部に延在されるリードと、前記基板を
一体にトランスファーモールドにより被覆する熱硬化性
樹脂とを有する混成集積回路装置において、前記基板の
打ち抜き面を底面に配置することを特徴とする。
前記打ち抜き面の反対面に前記導電パターンを形成し、
前記導電パターン形成する面側にバリが存在すること
で、前記基板の底面の前記熱硬化性樹脂内に前記バリの
破砕が混在することを防ぐ混成集積回路装置を実現でき
る。
には、前記基板の打ち抜き面の少なくとも周辺に曲面を
設け、前記曲面は前記基板の底面に配置されていること
を特徴とする。
半導体集積回路装置の製造方法では、少なくとも表面が
絶縁処理された混成集積回路基板を準備する工程と、前
記基板上に導電パターンを形成する工程と、前記導電パ
ターン上に半導体素子または受動素子を実装する工程
と、前記半導体素子または受動素子と前記導電パターン
とをアルミニウム細線を用いて電気的に接続する工程
と、前記基板を裏面から打ち抜く工程と、前記基板に出
力または入力となり外部に延在されるリードを接続する
工程と、前記基板を一体にトランスファーモールドによ
り熱硬化性樹脂をモールドする工程とを有することを特
徴とする。
好適には、前記基板を裏面から打ち抜く工程は、前記導
電パターンが形成された面側にバリを形成する工程であ
ることを特徴とする。
法は、好適には、前記基板を裏面から打ち抜く工程は、
前記基板の打ち抜き面の少なくとも打ち抜き部周辺に曲
面を形成することを特徴とする。
法は、好適には、前記トランスファーモールド工程は、
前記基板の前記曲面が形成された面側を底面に配置し、
前記曲面を利用して前記熱硬化性樹脂を注入することを
特徴とする。
に係る混成集積回路装置を図1(A)断面図、(B)平
面図および図2を参照しながら説明する。
積回路基板31は、基板31上に実装される半導体素子
等から発生する熱が考慮され、放熱性の優れた基板が採
用される。本実施例では、アルミニウム(以下、Alと
いう)基板31を用いた場合について説明する。尚、本
実施例では、基板31としてAl基板を用いたが、特に
限定する必要はない。
板、セラミック基板、金属基板等を用いても本実施例を
実現することができる。そして、金属基板としては、C
u基板、Fe基板、Fe−Ni基板等の合金またはAl
N(窒化アルミニウム)基板等を用いても良い。
に更に絶縁性の優れた、例えば、エポキシ樹脂からなる
絶縁樹脂32が全面に形成されている。但し、耐圧を考
慮しなければ、この金属酸化物は省略しても問題はな
い。
(図5参照)より成る導電路33aが形成され、導電路
33aを保護するように基板31上には、例えば、スク
リーン印刷によりエポキシ系樹脂がオーバーコートされ
ている。そして、導電路33a上にはパワートランジス
タ、小信号トランジスタやIC等の能動素子35、チッ
プ抵抗、チップコンデンサ等の受動素子36が半田40
を介して実装され、所定の回路が実現されている。ここ
で一部半田を採用せず、Agペースト等で電気的に接続
されても良い。また、半導体素子等の能動素子8がフェ
イスアップで実装される場合は、金属細線37を介して
接続されている。金属細線37としては、パワー系の半
導体素子の場合は、例えば、約150〜500μmφの
Al線が用いられる。一般にはこれを太線と呼んでい
る。また、セミパワー系や小信号系の半導体素子の場合
は、例えば、約30〜80μmφのAl線が用いられて
いる。一般にこれを細線と呼んでいる。そして、基板3
1の外周部に設けられている外部接続用端子38には、
CuやFe−Ni等の導電性部材からなる外部リード3
9が半田40等を介して接続されている。
の能動素子35、受動素子36、Al細線37等には、
樹脂封止体が直接形成されている。
スファーモールドに用いられる熱硬化性樹脂は、粘性が
低く、かつ、硬化温度が上記した接続手段に用いられた
ロウ材40(半田等)の融点、例えば、183℃よりも
低いことに特徴がある。そのことにより、図11に示し
たように、従来の混成集積回路装置における熱硬化性樹
脂(例えば、エポキシ樹脂)のポッティングによるオー
バーコート9を除去することができる。
路33aと電気的に接続する、例えば、約40μm程度
の径のAl細線がトランスファーモールド時の熱硬化性
樹脂で直接充填されても倒れたり、断線したり、折れ曲
がったりすることは無くなる。
体41の外部には、外部リード39が導出されており、
外部リード39は、使用目的に応じて長さが調整されて
いる。そして、樹脂封止体41には、外部リード39が
導出している側辺と対向する側に2箇所に押さえピンの
痕としてホール42が形成されている。ホール42は、
上記したトランスファーモールド時に押さえピン47
(図7参照)が基板31を固定しているため発生するも
のであり、樹脂封止体41形成後も存在する。
1の外周部43、つまり、基板31上の回路等が形成さ
れていない部分にホール42は形成されている。そし
て、ホール42は基板31の外周部43で、かつ、絶縁
樹脂32上に形成されているので、品質性、耐湿性の面
でも問題のない構造となっている。しかも、外周部43
は基板31を個々にプレスする際、回路領域との距離の
確保をする為に設けられているものである。結局、この
外周部43はデッドスペースであり、ここをピンの当接
領域として有効活用しているので、その分実装領域を有
効活用できるメリットがある。
に、基板31上には導電路33aが入り組んで形成され
ており、その導電路33a上にはパワートランジスタ、
小信号トランジスタやIC等の能動素子35、チップ抵
抗、チップコンデンサ等の受動素子36が半田40を介
して実装されており、また、外部接続用端子38を介し
て外部リードが接続されており所定の回路が実現されて
いる。
ペースに複雑な回路が形成されている。そして、本発明
の混成集積回路装置の特徴としては、基板31全面に絶
縁樹脂32を形成した後樹脂32上に複雑な回路を形成
し、その後、基板31に外部リード39を接着しトラン
スファーモールドにより直接樹脂封止体41を一体に形
成していることである。
より形成する場合は、例えば、表から裏まで完全に打ち
抜かれたリードフレームを使用する。エッチングによる
リードフレームも同様である。そして、完全に表から裏
まで加工されたリードフレームでは単純構造のTRリー
ドフレーム、ICのリードフレームは可能であるが、混
成集積回路の導電パターンの如き複雑な回路を形成でき
なかった。また、トランスファーモールドによるリード
フレームでは、図2(A)のような配線を形成する場
合、リードの反りを防止するためにいろいろな場所に吊
りリードによる固定が必要となる。このように、一般の
リードフレームを使った混成集積回路では、せいぜい能
動部品が数個実装されるのみであり、図2(A)のよう
な導電パターンを持つ混成集積回路を形成するには限界
があることとなる。
(金属基板で導電パターンを支持する構造)をとること
で、複雑な回路を有した基板31をトランスファーモー
ルドにより形成することができる。更に、本発明では、
基板31として熱伝導率の良い基板を使用しているので
基板31全体をヒートシンクと活用でき、実装される素
子の熱上昇を防止できる。しかも、基板31を介して発
生する熱を外部に放熱することができる。よって、トラ
ンスファーモールドされた従来のリードフレームによる
半導体装置に比べ、金属基板31が直接モールドされて
いるため、放熱性が優れ、回路特性の改善、小型化を実
現することができる。
基板31の特徴としては、基板31の打ち抜き面31a
側を裏面としその反対面31b側に導電路33a等を形
成している。そして、基板31の打ち抜き面31aおよ
び反対面31b側には、基板31を打ち抜く際に、それ
ぞれ曲面31d、バリ31cが形成されている。このバ
リ31cは、例えば、厚さ1.5mmの基板31の表面
に約100μm程度形成され、バリ31cは強度的にも
弱い構造となっている。
発明の混成集積回路装置では、バリ31cを有する面3
1bを混成集積回路基板31の表面として用いており、
また、詳細は後述するが、トランスファーモールド時の
樹脂の流れは基板31の底面から充填される。そのこと
により、トランスファーモールド時に破砕したバリ31
cが点在しても、基板31下部の樹脂封止体41部には
混在することはない構造である。
電圧は基板31に印加されたおり、混成集積回路では、
例えば、500〜700Vの電圧が印加されており基板
31にも同等の電圧が印加されていることとなる。そし
て、混成集積回路装置はシャーシ等に実装されて使用さ
れるがこの時、基板31、樹脂封止体41およびサーシ
とで寄生容量を形成する。このとき、破砕したバリ31
cが基板31下部の樹脂封止体41部に混在している
と、バリ31cは導電部材であるため寄生容量を低減さ
せ品質性の劣化した混成集積装置となる。
積回路装置としては、バリ31cを有する面31bを混
成集積回路基板31の表面として用いており、また、ト
ランスファーモールド時に破砕したバリ31cが点在し
ても、基板31下部の樹脂封止体41部には混在するこ
とはない構造である。そのことにより、本発明の混成集
積回路装置は、基板31下部には高耐圧となる樹脂厚を
有し、製品品質にも優れた混成集積回路装置を実現する
ことができる。
いる面を混成集積回路基板31の裏面として用いた場合
は、上記したように、トランスファーモールド時の樹脂
の流れによりバリ31cが破砕し基板31下部の樹脂封
止体41部には混在する可能性がある。更に、基板31
下部の樹脂封止体41部の厚さは、例えば、0.5mm
と肉薄に成形されているため、バリ31cは約100μ
m程度あるがバリ31c部では基板31裏面の樹脂封止
体41の厚みが確保されない。そのことにより、特に、
バリ31c部での基板31下部の樹脂封止体41部で
は、高耐圧でなくなり製品品質が確保されない。その結
果、上記したバリ31cを有する面31bを混成集積回
路基板31の表面として用いることが優れた混成集積回
路装置を実現することとなる。
ールドにより一体の樹脂封止体41により被覆されてい
ることにある。そのことにより、従来の混成集積回路装
置の樹脂封止体10では、支持部材10aと注入された
熱可塑性樹脂との当接部が形成されるが、本発明では、
この当接部が形成されず耐湿性の向上、また、支持部材
10aを不要とするため、材料コストや作業コストも大
幅に低減した混成集積回路装置を実現することができ
る。
は、トランスファーモールドで用いる樹脂は粘性が低
く、かつ、硬化温度が上記した接続手段に用いられた半
田の融点、例えば、183℃よりも低いことに特徴があ
る。そのことにより、本発明の混成集積回路装置では、
従来の混成集積回路装置における能動素子5、受動素子
6、金属細線7、半田接合部12等を被覆するオーバー
コート9を除去し、基板31上には直接樹脂封止体41
を形成できる。その結果、材料コストおよび作業コスト
を大幅に低減した混成集積回路装置を実現することがで
きる。
は、導電性金属である基板31上に約40μm程度の絶
縁樹脂32を全面に形成させ、絶縁樹脂32上にはCu
箔33により導電路33aが形成されている。また、基
板31はグランドになっていることで、本発明の混成集
積回路装置は磁気シールド構造を形成することができ
る。そのことにより、本発明の混成集積回路装置はシャ
ーシ等に設置されて使用されるが、混成集積回路装置の
外部で発生する電波は基板31上の回路に侵入する前に
基板31で防止される。その結果、混成集積回路装置の
外部で発生する外来ノイズは回路に侵入することはな
く、回路での誤作動を大幅に低減する混成集積回路装置
を実現することができる。
法を図4から図9を参照して説明する。
備する工程、絶縁層形成工程、Cu箔圧着工程、部分N
iメッキ工程、Cu箔エッチング工程、ダイボンディン
グ工程、ワイヤーボンディング工程、リード接続工程、
トランスファーモールド工程、リードカット工程の各工
程から構成されている。このフローから明確なように、
従来は、インジェクションモールドにより樹脂封止体を
形成していたが、トランスファーモールドによる樹脂封
止体を形成する工程を実現している。
なお、図示しなくても明確な工程は図面を省略してい
る。
る工程、絶縁層形成工程、Cu箔圧着工程について示
す。
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。例えば、パワートランジスタ、大規模化さ
れるLSI、デジタル信号処理回路等を1つの小型ハイ
ブリットICに集積すると、熱放散性が重要視される。
本実施例では、この点を考慮して熱放散性に優れた、例
えば、厚さ1.5mm程度の基板31を用いる。また、
本実施例では、基板31としてAl基板を用いたが、特
に限定する必要はない。
板、セラミック基板、金属基板等を用いても本実施例を
実現することができる。そして、金属基板としては、C
u基板、Fe基板、Fe−Ni基板等の合金またはAl
N基板等が考えられる。
され、その上に更に絶縁性の優れた、例えば、エポキシ
樹脂からなる樹脂32を全面に形成する。但し、耐圧を
考慮しなければ、この金属酸化物は省略しても問題はな
い。そして、絶縁性樹脂32上には、混成集積回路を構
成するCuの導電箔33を圧着する。Cu箔33上に
は、例えば、取り出し電極となるCu箔33と能動素子
35とを電気的に接続する金属細線37との接着性を考
慮し、Niメッキ34を全面に施す。
メッキ形成工程、Cu箔エッチング工程について示す。
印刷等によりNiメッキ34を必要とする部分にのみレ
ジストを残存させ、耐エッチングマスクを形成する。そ
して、エッチングによりCu箔33上には、例えば、取
り出し電極となる箇所にNiメッキ34aを選択的に形
成する。その後、レジストを除去し、再度、公知のスク
リーン印刷等によりCu箔33による導電路33aとし
て必要とする部分にのみレジストを残存させ、耐エッチ
ングマスクを形成する。そして、エッチングにより、絶
縁性樹脂32上にはCu箔33による導電路33aを形
成する。その後、導電路上には、例えば、スクリーン印
刷によりエポキシ樹脂から成る樹脂コーティングをす
る。これは保護膜であり、電気的接続箇所は除去され
る。
工程、ワイヤボンディング工程につて示す。
には、半田ペースト40等の導電性ペーストを介してパ
ワートランジスタ、小信号トランジスタやIC等の能動
素子35、チップ抵抗、チップコンデンサ等の受動素子
36を実装し、所定の回路を実現する。ここで一部半田
を採用せず、Agペースト等で電気的に接続しても良
い。また、パワートランジスタ、セミパワートランジス
タ等の能動素子35を実装する際は、能動素子35と導
電路33aとの間には熱放散性を考慮してヒートシンク
を設置する。
スアップで実装する場合は、ボンディングにより金属細
線37を介して電気的に接続する。そして、上記したよ
うに、能動素子35と導電路33aとを電気的に接着す
る金属細線37は、Cu箔33からなる導電路33aと
の接着性を考慮して、導電路33a上のNiメッキ34
aを介してワイヤボンディングされる。
l細線37が使用されるが、Al細線37は空気中で真
球状にボールアップすることが困難でステッチボンディ
ング法が使用される。しかし、ステッチボンディング法
では、ステッチ部が樹脂の応力により破壊されやすく、
また、Au細線と比較すると弾性係数が小さく樹脂圧に
より押し倒されやすいという特徴がある。そこで、Al
細線37を使用する際は、特に、樹脂封止体41形成時
に注意を要する。本発明においても、特に注意して形成
したが、詳細は後述することとする。
ついて示す。
には導電路33aが形成され、能動素子35、受動素子
36等が設置される。また、図面上では1枚の基板31
上には、1つの混成集積回路が形成されているように示
してあるが、実際には1枚の基板31上には同パターン
の混成集積回路が、例えば、2つまたは4つ形成されて
いる。そして、最初に準備された基板31(図5(A)
参照)自体も1枚の金属板を基板31の大きさを考慮し
て短冊状に打ち抜かれたものであるので、すでに基板3
1の外周部の打ち抜き面にも曲面31dが形成されてい
る。
の混成集積回路基板を形成するために、基板31を台座
61に設置する。このとき、図2(A)に示したよう
に、基板31には絶縁性樹脂32のみで何も形成されて
いないスペースである外周部43が形成されている。こ
の外周部43を台座61上に設置するため、既製の混成
集積回路が破壊されることはない。その後、共通の基板
31を打ち抜き面31a側からパンチ62にて打ち抜
き、個々の基板31が完成する。
抜き打ち面31aには曲面31dが形成され、抜き打ち
面31aの反対面31bにはバリ31cが形成される。
続工程について示す。
積回路からの信号を出力および入力するための外部リー
ド39を準備する。外部リード39としては、出力およ
び入力端子として用いるために導電性であるCu、Fe
−Ni等の材質からなり、更に、電流容量等考慮して外
部リード39の幅や厚さを決定する。そして、本発明の
実施例では、次工程であるトランスファーモールド工程
において詳細は説明するが、外部リード39の強度、バ
ネ性が必要とされるので、例えば、0.4〜0.5mm
程度の厚さの外部リード39を準備する。その後、外部
リード39を基板31の外周部に形成された外部接続用
端子38と半田40を介して接続する。このとき、接続
手段としては半田に限定する必要はなく、スポット溶接
等によっても接続することができる。
の特徴としては外部リード39を基板31の実装面に対
してやや角度、例えば、約10度をもって接続すること
にある。また、外部リード39と外部接続用の電極38
とを接続する半田40の融点より、次工程であるトラン
スファーモールド工程で用いる熱硬化性樹脂の硬化温度
が低いよりも高いことにもある。
ーモールド工程について示す。
4について説明するが、下金型44には外部リード39
の位置を固定するガイドピン46が形成してあり、その
結果、基板31の位置が固定される。
程において形成した外部リード39を接続した基板31
を下金型44に設置し、上金型45が下金型44と当接
することで外部リード39のみを挟持して基板31を固
定する。このとき、上記したように、外部リード39を
基板31に対して平行よりもやや角度をもって接続して
あるので、基板31の先端部は上金型45の方へ上が
る。しかし、基板31の先端部は上金型45に設けられ
た押さえピン47で固定されるため、基板31は下金型
44に対して裏面に空間をもって水平の位置を保つこと
ができる。このとき、図2に示したように、押さえピン
47は点でハッチングした基板31の外周部43上を固
定する。上記したように、外周部43は基板31上には
絶縁性樹脂32または場合によってはオーバーコートに
よるレジストが覆われているので、樹脂封止体41から
基板31表面が直接露出することを防ぐことができる。
4、45に形成されたゲート48から樹脂を注入し基板
31にトランスファーモールドにより樹脂封止体41を
形成する。本発明の特徴としては、例えば、樹脂注入温
度および金型温度を160〜180℃に保ち、能動素子
35、受動素子36およびAl細線37上には従来にお
けるオーバーコート9(図10参照)を行わずに、直接
熱硬化性樹脂をモールドする事にある。このとき、ゲー
ト48の位置を基板31の長側辺を有する端面、ここで
は、外部リード39設置側面と対抗する側の中央部に形
成する。このことにより、矢印49で示したように注入
する熱硬化性樹脂が、ゲート48からキャビティー54
(図9(B)参照)内に入る際に四方八方に分散する。
その結果、熱硬化性樹脂の注入速度も低減され、Al細
線37を倒したり、断線させたり等の影響を抑止するこ
とができる。
応する位置52に形成した場合、ゲート48からキャビ
ティー54内に注入する熱硬化性樹脂は、基板31の上
部、下部へとは分散する。しかし、上記の場合と異な
り、分散領域が狭いため、その結果、熱硬化性樹脂の注
入速度の低減が十分でないので、Al細線37を倒した
り、断線させたり等の現象がゲート位置48の場合より
発生しやすくなる。
混成集積回路装置の製造方法では、ゲート48からキャ
ビティー54内に注入する熱硬化性樹脂を、矢印49で
示したように最初に基板31の側面にあたるように注入
する。そして、樹脂は矢印49aで示したように基板3
1の上部および下部から注入し、基板31下部の樹脂封
止体41の厚みは、例えば、0.5mmに成形される。
このとき、上記したように、基板31は外部リード39
が金型44、45で固定され、更に、上金型45に形成
された押さえピン47により固定されている。そのた
め、基板31下部の樹脂封止体41の厚みは、例えば、
0.5mmに成形するには、基板31下部からの応力に
は強いが基板31上部からの応力には対応することがで
きないので、基板31下部から熱硬化性樹脂が充填しな
ければならない。
方法の特徴としては、金属基板打ち抜き工程で説明した
バリ31cを上金型45側に曲面31dを下金型44側
に設置しトランスファーモールドを行うことにある。こ
のとき、熱硬化性樹脂は基板31に形成された曲面31
dを利用して注入されるため、更に、基板31下部へと
充填される。
ず、基板31下部から成形されるので、厚みは0.5m
mと肉薄であるがより均一の厚さで成形される。また、
バリ31cは、例えば、厚さ1.5mmの基板31の表
面に約100μm程度形成され、バリ31cは強度的に
も弱い構造となっている。そのため、バリ31cはトラ
ンスファーモールドに樹脂圧により破砕し易いが、破砕
したバリ31cは基板31下部の樹脂封止体41内に混
在することはない。その結果、高耐圧で熱放散性に優
れ、また、製品品質も良好な混成集積回路装置の製造方
法を実現できる。
ジスタやIC等の能動素子35、チップ抵抗、チップコ
ンデンサ等の受動素子36および外部リード39を接続
する半田40の融点より、熱硬化性樹脂の硬化温度が低
いため、従来の混成集積回路装置によるオーバーコート
9を省略することができる。
す。
スファーモールド工程で金型44、45から外部リード
の厚み分だけ流出した樹脂は外部リード39に形成され
たタイバー39cで堰き止められ、そのまま硬化する。
つまり、外部リード39のタイバー39cより樹脂封止
体41側のリード間は流出樹脂50で充填されるが、外
部リード39のタイバーより先端にあるリード間には樹
脂が流出されない構造になっている。
に流出樹脂50も除去し、また使用目的に応じて外部リ
ード39の長さを調整、例えば、点線51の位置で外部
リード39をカットすることで、個々のリードに独立さ
せ、入出力端子として機能可能となる。
積回路装置が完成する。
置の製造方法としては、トランスファーモールド工程で
は、金属基板打ち抜き工程で説明したバリ31cを上金
型45側に曲面31dを下金型44側に設置し行うこと
にある。そのことにより、基板31下部の樹脂封止体4
1厚を必要最低限厚に、そして、均一に形成することが
でき、また、基板31下部の樹脂封止体41内に導電部
材である基板31の破砕部を混在させることはない。そ
の結果、高耐圧で熱放散性に優れ、また、製品品質も良
好な混成集積回路装置の製造方法を実現できる。
法としては、導電路33a、能動素子35、受動素子3
6等による混成集積回路が複数形成された共通の基板3
1を基板31の打ち抜き面31aから打ち抜き個々の基
板31を形成することである。そのことにより、上記し
た曲面31dを基板31に形成することができるので、
トランスファーモールド時に熱硬化性樹脂の流れを良好
にすることができる。
方法は、フルモールド型の混成集積回路装置について説
明してきたが上記の実施の形態には限定されない。例え
ば、混成集積回路基板の裏面が全面露出した形態の混成
集積回路装置も形成することができる。この場合は、上
記した効果の他に、更に、熱放散性の向上効果を得るこ
とができる。
1側面から導出される片側リード場合について説明した
がこの構造に限定されることはなく、両側リードや4方
向リードにおいても上記の効果の他に、更に、基板を安
定させた状態でトランスファーモールド工程を実現でき
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変更が可能である。
成集積回路基板の表面に打ち抜き工程において形成され
るバリを有し、また、前記混成集積回路基板の裏面に打
ち抜き工程において形成される曲面を有する。そして、
前記バリは強度的に弱い構造であり、トランスファーモ
ールド時に樹脂注入圧により破砕し易い構造を有する。
しかし、前記破砕したバリは前記基板下部の樹脂封止体
内には混在しない構造となっている。そのことにより、
本発明の混成集積回路装置は、前記基板下部には高耐圧
となる必要最低限の樹脂厚を有し、また、製品品質にも
優れた混成集積回路装置を実現することができる。
ば、前記トランスファーモールドで用いる前記熱硬化性
樹脂は粘性が低く、かつ、硬化温度が上記した接続手段
に用いられた半田の融点、例えば、183℃よりも低い
ことに特徴がある。そのことにより、本発明の混成集積
回路装置では、従来の混成集積回路装置における能動素
子、受動素子、金属細線、半田接合部等を被覆するオー
バーコート樹脂を除去することができる。その結果、前
記混成集積回路基板上には直接、前記熱硬化性樹脂が被
覆し、従来の前記ポッティングによる材料コストおよび
作業コストを大幅に低減した混成集積回路装置を実現す
ることができる。
法によれば、混成集積回路基板をトランスファーモール
ドにより一体にモールドする工程において、前記基板に
形成されているバリを上金型側に、曲面を下金型側に設
置し行うことにある。そのことにより、前記基板下部の
樹脂封止体厚を必要最低限厚に、そして、均一に形成す
ることができ、また、前記基板下部の前記樹脂封止体内
に導電部材である前記バリの破砕部を混在させることは
ない。その結果、高耐圧で熱放散性に優れ、また、製品
品質も良好な混成集積回路装置の製造方法を実現でき
る。
法としては、導電路、能動素子、受動素子等による混成
集積回路が複数形成された共通の前記基板を裏面から打
ち抜き個々の前記基板を形成することである。そのこと
により、前記曲面を前記基板裏面に形成することができ
るので、トランスファーモールド時に熱硬化性樹脂の流
れを良好にすることができる。
法としては、基板打ち抜き工程において、前記混成集積
回路が形成されていない前記基板の外周部を台座に当接
して行う。そのことにより、前記基板上に形成された前
記混成集積回路を破壊することなく、前記基板の裏面に
前記曲面を形成することができる。
(B)平面図を説明する図である。
(B)断面図を説明する図である。
打ち面の断面図を説明する図である。
図である。
る図である。
る図である。
る図である。
る図である。
る図である。
する図である。
図である。
図である。
る図である。
る図である。
Claims (12)
- 【請求項1】 少なくとも混成集積回路基板の表面に設
けられた導電パターンと、 前記導電パターンに実装された半導体素子または受動素
子と、 前記半導体素子または受動素子と前記導電パターンとを
電気的に接続するアルミニウム細線と、 前記導電パターンに接続され、出力または入力となり外
部に延在されるリードと、 前記基板を一体にトランスファーモールドにより被覆す
る熱硬化性樹脂とを有する混成集積回路装置において、 前記基板の打ち抜き面を底面に配置することを特徴とす
る混成集積回路装置。 - 【請求項2】 前記打ち抜き面の反対面に前記導電パタ
ーンを形成することを特徴とする請求項1記載の混成集
積回路装置。 - 【請求項3】 前記基板の導電パターンを形成する面側
にバリが存在することを特徴とする請求項1または請求
項2記載の混成集積回路装置。 - 【請求項4】 前記基板の打ち抜き面の少なくとも打ち
抜き部周辺に曲面を設けることを特徴とする請求項1か
ら請求項3のいずれかに記載の混成集積回路装置。 - 【請求項5】 前記基板は、金属基板からなることを特
徴とする請求項1から請求項4のいずれかに記載の混成
集積回路装置。 - 【請求項6】 前記熱硬化性樹脂は、前記半導体素子、
前記受動素子または前記アルミニウム細線を直接被覆し
ていることを特徴とする請求項1記載の混成集積回路装
置。 - 【請求項7】 少なくとも表面が絶縁処理された混成集
積回路基板を準備する工程と、 前記基板上に導電パターンを形成する工程と、 前記導電パターン上に半導体素子または受動素子を実装
する工程と、 前記基板を裏面から打ち抜く工程と、 前記半導体素子または受動素子と前記導電パターンとを
アルミニウム細線を用いて電気的に接続する工程と、 前記基板に出力または入力となり外部に延在されるリー
ドを接続する工程と、 前記基板を一体にトランスファーモールドにより熱硬化
性樹脂をモールドする工程とを有することを特徴とする
混成集積回路装置の製造方法。 - 【請求項8】 前記基板を裏面から打ち抜く工程は、前
記導電パターンが形成された面側にバリを形成する工程
であることを特徴とする請求項7記載の混成集積回路装
置の製造方法。 - 【請求項9】 前記基板を裏面から打ち抜く工程は、前
記基板の打ち抜き面の少なくとも打ち抜き部周辺に曲面
を形成することを特徴とする請求項7または請求項8記
載の混成集積回路装置の製造方法。 - 【請求項10】 前記トランスファーモールド工程は、
前記基板の前記曲面が形成された面側を底面に配置し、
前記曲面を利用して前記熱硬化性樹脂を注入することを
特徴とする請求項7記載の混成集積回路装置の製造方
法。 - 【請求項11】 前記トランスファーモールド工程で
は、前記熱硬化性樹脂は、前記半導体素子、前記受動素
子または前記Al細線を直接被覆することを特徴とする
請求項7記載の混成集積回路装置の製造方法。 - 【請求項12】 前記基板は、金属基板からなることを
特徴とする請求項7から請求項10のいずれかに記載の
混成集積回路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196986A JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
TW091111650A TW585015B (en) | 2001-06-28 | 2002-05-31 | Hybrid integrated circuit device and method for manufacturing same |
US10/183,758 US6975024B2 (en) | 2001-06-28 | 2002-06-27 | Hybrid integrated circuit device and manufacturing method thereof |
CNB021251428A CN100463169C (zh) | 2001-06-28 | 2002-06-28 | 混合集成电路装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196986A JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017515A true JP2003017515A (ja) | 2003-01-17 |
JP4614585B2 JP4614585B2 (ja) | 2011-01-19 |
Family
ID=19034690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001196986A Expired - Lifetime JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4614585B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100718A (ja) * | 2009-10-05 | 2011-05-19 | Yazaki Corp | コネクタ |
US8614397B2 (en) | 2010-07-22 | 2013-12-24 | On Semiconductor Trading, Ltd. | Circuit device |
US8624408B2 (en) | 2010-07-22 | 2014-01-07 | On Semiconductor Trading, Ltd. | Circuit device and method of manufacturing the same |
JP2016195261A (ja) * | 2011-07-29 | 2016-11-17 | パナソニックIpマネジメント株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュール |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224241A (ja) * | 1993-01-25 | 1994-08-12 | Toyota Autom Loom Works Ltd | 樹脂封止回路装置の成形方法 |
JPH11204724A (ja) * | 1997-11-13 | 1999-07-30 | Mitsubishi Electric Corp | パワーモジュール |
-
2001
- 2001-06-28 JP JP2001196986A patent/JP4614585B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224241A (ja) * | 1993-01-25 | 1994-08-12 | Toyota Autom Loom Works Ltd | 樹脂封止回路装置の成形方法 |
JPH11204724A (ja) * | 1997-11-13 | 1999-07-30 | Mitsubishi Electric Corp | パワーモジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100718A (ja) * | 2009-10-05 | 2011-05-19 | Yazaki Corp | コネクタ |
US8614397B2 (en) | 2010-07-22 | 2013-12-24 | On Semiconductor Trading, Ltd. | Circuit device |
US8624408B2 (en) | 2010-07-22 | 2014-01-07 | On Semiconductor Trading, Ltd. | Circuit device and method of manufacturing the same |
JP2016195261A (ja) * | 2011-07-29 | 2016-11-17 | パナソニックIpマネジメント株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP4614585B2 (ja) | 2011-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
JP3877401B2 (ja) | 半導体装置の製造方法 | |
US20060033209A1 (en) | Hybrid integrated circuit device | |
JP2001015679A (ja) | 半導体装置及びその製造方法 | |
US6975024B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2000077596A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4614585B2 (ja) | 混成集積回路装置の製造方法 | |
JP4623871B2 (ja) | 混成集積回路装置 | |
JP2000243875A (ja) | 半導体装置 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP4614579B2 (ja) | 混成集積回路装置の製造方法 | |
JP2002110889A (ja) | 半導体装置及びその製造方法 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
JPH08181168A (ja) | 半導体装置 | |
JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2568057B2 (ja) | 集積回路装置 | |
JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH10189834A (ja) | 半導体装置 | |
US20020125554A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4614585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |