JP4614585B2 - 混成集積回路装置の製造方法 - Google Patents
混成集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4614585B2 JP4614585B2 JP2001196986A JP2001196986A JP4614585B2 JP 4614585 B2 JP4614585 B2 JP 4614585B2 JP 2001196986 A JP2001196986 A JP 2001196986A JP 2001196986 A JP2001196986 A JP 2001196986A JP 4614585 B2 JP4614585 B2 JP 4614585B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- hybrid integrated
- circuit device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/2076—Diameter ranges equal to or larger than 100 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は、混成集積回路装置およびその製造方法に関し、混成集積回路基板にトランスファーモールドにより樹脂封止する混成集積回路装置およびその製造方法に関するものである。
【0002】
【従来の技術】
一般に、混成集積回路装置に採用される封止方法は、主に2種類の方法がある。
【0003】
第1の方法は、半導体素子等の回路素子が実装された混成集積回路基板の上に蓋をかぶせるような形状の手段、一般にはケース材と呼ばれているものを採用して封止しているものがある。この構造は、中空構造やこの中に別途樹脂が注入されているものがある。
【0004】
第2の方法は、半導体ICのモールド方法としてインジェクションモールドである。例えば、特開平11−330317号公報に示してある。このインジェクションモールドは、一般的に熱可塑性樹脂を採用し、例えば、300℃に熱した樹脂を高射出圧力で注入し一度に金型内に樹脂を充填することで樹脂を封止するものである。また、トランスファーモールドと比較すると、金型内に樹脂を充填した後の樹脂の重合時間を必要としないため作業時間が短縮できるメリットがある。
【0005】
以下に、インジェクションモールドを用いた従来の混成集積回路装置およびその製造方法について、図11から図14を参照して説明する。
【0006】
先ず、図11に示すように、金属基板としては、ここではアルミニウム(以下、Alという)基板1を採用して説明してゆく。
【0007】
このAl基板1は、表面が陽極酸化され、その上に更に絶縁性の優れた樹脂2が全面に形成されている。但し、耐圧を考慮しなければ、この酸化物は省略しても良い。
【0008】
そして、この樹脂2の上に、例えば、Cuより成る導電路3aが形成され、トランジスタやIC等の能動素子5、チップ抵抗、チップコンデンサ等の受動素子6が半田12を介して実装され、所定の回路が実現されている。ここで一部半田を採用せず、銀ペースト等で電気的に接続されても良い。また、前記半導体素子5がフェイスアップで実装される場合は、ボンディングにより金属細線7を介して接続されている。更には、外部リード8が半田を介して外部電極端子11と接続されており封止樹脂体10から外部に露出されている。
【0009】
ここで、熱可塑性樹脂として採用したものは、PPS(ポリフェニルサルファイド)と呼ばれるものである。
【0010】
そして、熱可塑性樹脂の注入温度が約300℃と非常に高く、高温の樹脂により半田12が溶けて半田不良が発生する問題がある。そのため、予め半田の接合部、金属細線7、能動素子5および受動素子6を覆う様に熱硬化性樹脂(例えば、エポキシ樹脂)でポッティングし、オーバーコート9を形成している。このことで、熱可塑性樹脂の成型時、注入樹脂圧により、特に細線(約30〜80μm)が倒れるのを防止したり、断線を防止している。
【0011】
そして、樹脂封止体10は、支持部材10aと熱可塑性樹脂により形成されている。つまり、支持部材10aに載置された基板1をインジェクションモールドにより熱可塑性樹脂で被覆している。そして、支持部材10aと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材10aの当接部が溶けフルモールド構造を実現している。
【0012】
次に、インジェクションモールドを用いた従来の混成集積回路装置の製造方法について、図12から図14を参照して説明する。
【0013】
図12は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Cu箔圧着工程、部分Niメッキ工程、Cu箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、ポッティング工程、リード接続工程、支持部材取り付け工程、インジェクションモールド工程、リードカット工程の各工程から構成されている。
【0014】
図13および図14に、各工程の断面図を示す。なお、図示しなくても明確な工程は図面を省略している。
【0015】
先ず、図13(A)および(B)では、金属基板を準備する工程、絶縁層形成工程、Cu箔圧着工程、部分Niメッキ工程、Cu箔エッチング工程について示す。
【0016】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。そして、本実施例では、熱放散性に優れた、例えば、厚さ1.5mm程度のAl基板1を用いる。
【0017】
次に、アルミ基板1上に更に絶縁性の優れた樹脂2を全面に形成する。そして、絶縁性樹脂2上には、混成集積回路を構成するCuの導電箔3を圧着する。Cu箔3上には、例えば、取り出し電極となるCu箔3と能動素子5とを電気的に接続する金属細線7との接着性を考慮し、Niメッキ4を全面に施す。
【0018】
その後、公知のスクリーン印刷等を用いNiメッキ4aおよび導電路3aを形成する。
【0019】
次に、図13(C)では、ダイボンディング工程、ワイヤボンディング工程について示す。
【0020】
前工程において形成された導電路3a上には、半田ペースト12等の導電性ペーストを介して能動素子5、受動素子6を実装し、所定の回路を実現する。
【0021】
次に、図14(A)、(B)では、ポッティング工程、リード接続工程および支持部材取り付け工程について示す。
【0022】
図14(A)に示すように、ポッティング工程では、後のインジェクションモールド工程の前に、予め、半田の接合部、金属細線7、能動素子5および受動素子6を熱硬化性樹脂(例えば、エポキシ樹脂)でポッティングし、オーバーコート9を形成する。
【0023】
次に、上記した混成集積回路からの信号を出力及び入力するための外部リード8を準備する。その後、外部リード8を基板1の外周部に形成された外部接続端子11と半田12を介して接続する。
【0024】
次に、図14(B)に示すように、外部リード8等を接続した混成集積回路基板1に支持部材10aを載置する。基板1を支持部材10a上に載置することで、次工程で説明するインジェクションモールドの際における基板1裏面の樹脂封止体10の厚みを確保することができる。
【0025】
次に、図14(C)では、インジェクションモールド工程およびリードカット工程について示す。
【0026】
図示したように、基板1上を熱硬化性樹脂でポッティングし、オーバーコート9を形成した後インジェクションモールドにより樹脂封止体10を形成する。このとき、支持部材10aと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材10aの当接部が溶けフルモールド構造の樹脂封止体10となる。
【0027】
最後に、外部リード8を使用目的に応じてカットし、外部リード8の長さの調整する。
【0028】
上記した工程により、図11に示した混成集積回路装置が完成する。
【0029】
一方、半導体チップは、トランスファーモールド法が一般に行われている。このトランスファーモールドによる混成集積回路装置では、例えば、Cuから成るリードフレーム上に半導体素子が固着される。そして、半導体素子とリードとは金(以下、Auという)線を介して電気的に接続されている。これは、Al細線が折れ曲がり易い点、ボンディング時間が超音波を必要とするため時間を要する点で採用できないためである。そのため、従来において、一枚の金属板から成り、金属板上に回路が形成され、更に、Al細線によりワイヤーボンディングされた基板を直接トランスファーモールドする混成集積回路装置は存在しなかった。その他、プリント基板、セラミック基板の場合も同様に、Al細線によりワイヤーボンディングされ、直接トランスファーモールドする混成集積回路装置は存在しなかった。
【0030】
【発明が解決しようとする課題】
図11に示したように、インジェクションモールドにより形成されている従来の混成集積回路装置では、混成集積回路基板1を支持部材10aに載置した後インジェクションモールドにより樹脂封止体10を形成していた。そのため、基板1下部の絶縁部は、例えば、0.5〜1.0mm程度の厚みにコントロールすることが容易であった。また、基板1を支持部材10aに載置した後樹脂封止体10を形成していたので、基板1の打ち抜き面が表面であるか、または、裏面であるかは問題ではなかった。
【0031】
しかし、本発明の混成集積回路装置では、混成集積回路基板に直接樹脂封止体をトランスファーモールドにより形成しているが、そのトランスファーモールド時に基板を打ち抜く際に形成されるバリが破砕する場合がある。そして、そのバリの破片が基板下部に形成される樹脂封止体部に混在する。そのことにより、回路電圧が基板に印加され、その高電圧が基板下部の樹脂封止体に印加することで基板のバリが混在する樹脂封止体では、耐圧性の信頼が得られないという問題があった。
【0032】
【課題を解決するための手段】
本発明は、上記した従来の課題に鑑みてなされたもので、本発明である混成集積回路装置の製造方法では、
少なくとも金属基板の表面が絶縁樹脂により絶縁処理され、前記絶縁樹脂上に形成された導電路に素子が実装され、前記金属基板は打ち抜きによって表面側にはバリが、裏面側には曲面が形成され、外周部に設けられた外部接続用端子に外部リードが接続された混成集積回路基板を準備し、
前記混成集積回路基板を一体にトランスファーモールドにより熱硬化性樹脂をモールドする混成集積回路装置の製造方法であり、
注入する前記熱硬化性樹脂が前記混成集積回路基板の側面に最初に当たるように、金型に設けられたゲートの位置が、前記外部リードの設置側面と対向する側の中央部に形成され、前記金型と前記混成集積回路基板との間に充填される前記熱硬化性樹脂は、前記曲面を利用して注入されることで解決するものである。
【0039】
【発明の実施の形態】
以下に、本発明の第1の実施形態に係る混成集積回路装置を図1(A)断面図、(B)平面図および図2を参照しながら説明する。
【0040】
先ず、図1(A)に示したように、混成集積回路基板31は、基板31上に実装される半導体素子等から発生する熱が考慮され、放熱性の優れた基板が採用される。本実施例では、アルミニウム(以下、Alという)基板31を用いた場合について説明する。尚、本実施例では、基板31としてAl基板を用いたが、特に限定する必要はない。
【0041】
例えば、基板31としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Cu基板、Fe基板、Fe−Ni基板等の合金またはAlN(窒化アルミニウム)基板等を用いても良い。
【0042】
基板31は、表面が陽極酸化され、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる絶縁樹脂32が全面に形成されている。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。
【0043】
そして、この樹脂32上には、Cu箔33(図5参照)より成る導電路33aが形成され、導電路33aを保護するように基板31上には、例えば、スクリーン印刷によりエポキシ系樹脂がオーバーコートされている。そして、導電路33a上にはパワートランジスタ、小信号トランジスタやIC等の能動素子35、チップ抵抗、チップコンデンサ等の受動素子36が半田40を介して実装され、所定の回路が実現されている。ここで一部半田を採用せず、Agペースト等で電気的に接続されても良い。また、半導体素子等の能動素子8がフェイスアップで実装される場合は、金属細線37を介して接続されている。金属細線37としては、パワー系の半導体素子の場合は、例えば、約150〜500μmφのAl線が用いられる。一般にはこれを太線と呼んでいる。また、セミパワー系や小信号系の半導体素子の場合は、例えば、約30〜80μmφのAl線が用いられている。一般にこれを細線と呼んでいる。そして、基板31の外周部に設けられている外部接続用端子38には、CuやFe−Ni等の導電性部材からなる外部リード39が半田40等を介して接続されている。
【0044】
本発明の特徴は、混成集積回路基板31上の能動素子35、受動素子36、Al細線37等には、樹脂封止体が直接形成されている。
【0045】
つまり、樹脂封止体41において、トランスファーモールドに用いられる熱硬化性樹脂は、粘性が低く、かつ、硬化温度が上記した接続手段に用いられたロウ材40(半田等)の融点、例えば、183℃よりも低いことに特徴がある。そのことにより、図11に示したように、従来の混成集積回路装置における熱硬化性樹脂(例えば、エポキシ樹脂)のポッティングによるオーバーコート9を除去することができる。
【0046】
その結果、特に、小信号系のIC等を導電路33aと電気的に接続する、例えば、約40μm程度の径のAl細線がトランスファーモールド時の熱硬化性樹脂で直接充填されても倒れたり、断線したり、折れ曲がったりすることは無くなる。
【0047】
次に、図1(B)に示すように、樹脂封止体41の外部には、外部リード39が導出されており、外部リード39は、使用目的に応じて長さが調整されている。そして、樹脂封止体41には、外部リード39が導出している側辺と対向する側に2箇所に押さえピンの痕としてホール42が形成されている。ホール42は、上記したトランスファーモールド時に押さえピン47(図7参照)が基板31を固定しているため発生するものであり、樹脂封止体41形成後も存在する。
【0048】
また、図2(A)に示したように、基板31の外周部43、つまり、基板31上の回路等が形成されていない部分にホール42は形成されている。そして、ホール42は基板31の外周部43で、かつ、絶縁樹脂32上に形成されているので、品質性、耐湿性の面でも問題のない構造となっている。しかも、外周部43は基板31を個々にプレスする際、回路領域との距離の確保をする為に設けられているものである。結局、この外周部43はデッドスペースであり、ここをピンの当接領域として有効活用しているので、その分実装領域を有効活用できるメリットがある。
【0049】
次に、図2(A)、(B)に示したように、基板31上には導電路33aが入り組んで形成されており、その導電路33a上にはパワートランジスタ、小信号トランジスタやIC等の能動素子35、チップ抵抗、チップコンデンサ等の受動素子36が半田40を介して実装されており、また、外部接続用端子38を介して外部リードが接続されており所定の回路が実現されている。
【0050】
図示したように、基板31上には小さいスペースに複雑な回路が形成されている。そして、本発明の混成集積回路装置の特徴としては、基板31全面に絶縁樹脂32を形成した後樹脂32上に複雑な回路を形成し、その後、基板31に外部リード39を接着しトランスファーモールドにより直接樹脂封止体41を一体に形成していることである。
【0051】
従来において、トランスファーモールドにより形成する場合は、例えば、表から裏まで完全に打ち抜かれたリードフレームを使用する。エッチングによるリードフレームも同様である。そして、完全に表から裏まで加工されたリードフレームでは単純構造のTRリードフレーム、ICのリードフレームは可能であるが、混成集積回路の導電路の如き複雑な回路を形成できなかった。また、トランスファーモールドによるリードフレームでは、図2(A)のような配線を形成する場合、リードの反りを防止するためにいろいろな場所に吊りリードによる固定が必要となる。このように、一般のリードフレームを使った混成集積回路では、せいぜい能動部品が数個実装されるのみであり、図2(A)のような導電路を持つ混成集積回路を形成するには限界があることとなる。
【0052】
つまり、本発明の混成集積回路装置の構造(金属基板で導電路を支持する構造)をとることで、複雑な回路を有した基板31をトランスファーモールドにより形成することができる。更に、本発明では、基板31として熱伝導率の良い基板を使用しているので基板31全体をヒートシンクと活用でき、実装される素子の熱上昇を防止できる。しかも、基板31を介して発生する熱を外部に放熱することができる。よって、トランスファーモールドされた従来のリードフレームによる半導体装置に比べ、金属基板31が直接モールドされているため、放熱性が優れ、回路特性の改善、小型化を実現することができる。
【0053】
次に、図3に示したように、混成集積回路基板31の特徴としては、基板31の打ち抜き面31a側を裏面としその反対面31b側に導電路33a等を形成している。そして、基板31の打ち抜き面31aおよび反対面31b側には、基板31を打ち抜く際に、それぞれ曲面31d、バリ31cが形成されている。このバリ31cは、例えば、厚さ1.5mmの基板31の表面に約100μm程度形成され、バリ31cは強度的にも弱い構造となっている。
【0054】
ここで、図1(A)にも示したように、本発明の混成集積回路装置では、バリ31cを有する面31bを混成集積回路基板31の表面として用いており、また、詳細は後述するが、トランスファーモールド時の樹脂の流れは基板31の底面から充填される。そのことにより、トランスファーモールド時に破砕したバリ31cが点在しても、基板31下部の樹脂封止体41部には混在することはない構造である。
【0055】
また、図2では図示してはいないが、回路電圧は基板31に印加されたおり、混成集積回路では、例えば、500〜700Vの電圧が印加されており基板31にも同等の電圧が印加されていることとなる。そして、混成集積回路装置はシャーシ等に実装されて使用されるがこの時、基板31、樹脂封止体41およびサーシとで寄生容量を形成する。このとき、破砕したバリ31cが基板31下部の樹脂封止体41部に混在していると、バリ31cは導電部材であるため寄生容量を低減させ品質性の劣化した混成集積装置となる。
【0056】
しかし、上記したように、本発明の混成集積回路装置としては、バリ31cを有する面31bを混成集積回路基板31の表面として用いており、また、トランスファーモールド時に破砕したバリ31cが点在しても、基板31下部の樹脂封止体41部には混在することはない構造である。そのことにより、本発明の混成集積回路装置は、基板31下部には高耐圧となる樹脂厚を有し、製品品質にも優れた混成集積回路装置を実現することができる。
【0057】
一方で、例えば、バリ31cが形成されている面を混成集積回路基板31の裏面として用いた場合は、上記したように、トランスファーモールド時の樹脂の流れによりバリ31cが破砕し基板31下部の樹脂封止体41部には混在する可能性がある。更に、基板31下部の樹脂封止体41部の厚さは、例えば、0.5mmと肉薄に成形されているため、バリ31cは約100μm程度あるがバリ31c部では基板31裏面の樹脂封止体41の厚みが確保されない。そのことにより、特に、バリ31c部での基板31下部の樹脂封止体41部では、高耐圧でなくなり製品品質が確保されない。その結果、上記したバリ31cを有する面31bを混成集積回路基板31の表面として用いることが優れた混成集積回路装置を実現することとなる。
【0058】
更に、本発明の特徴は、トランスファーモールドにより一体の樹脂封止体41により被覆されていることにある。そのことにより、従来の混成集積回路装置の樹脂封止体10では、支持部材10aと注入された熱可塑性樹脂との当接部が形成されるが、本発明では、この当接部が形成されず耐湿性の向上、また、支持部材10aを不要とするため、材料コストや作業コストも大幅に低減した混成集積回路装置を実現することができる。
【0059】
更に、本発明の混成集積回路装置としては、トランスファーモールドで用いる樹脂は粘性が低く、かつ、硬化温度が上記した接続手段に用いられた半田の融点、例えば、183℃よりも低いことに特徴がある。そのことにより、本発明の混成集積回路装置では、従来の混成集積回路装置における能動素子5、受動素子6、金属細線7、半田接合部12等を被覆するオーバーコート9を除去し、基板31上には直接樹脂封止体41を形成できる。その結果、材料コストおよび作業コストを大幅に低減した混成集積回路装置を実現することができる。
【0060】
更に、本発明の混成集積回路装置としては、導電性金属である基板31上に約40μm程度の絶縁樹脂32を全面に形成させ、絶縁樹脂32上にはCu箔33により導電路33aが形成されている。また、基板31はグランドになっていることで、本発明の混成集積回路装置は磁気シールド構造を形成することができる。そのことにより、本発明の混成集積回路装置はシャーシ等に設置されて使用されるが、混成集積回路装置の外部で発生する電波は基板31上の回路に侵入する前に基板31で防止される。その結果、混成集積回路装置の外部で発生する外来ノイズは回路に侵入することはなく、回路での誤作動を大幅に低減する混成集積回路装置を実現することができる。
【0061】
次に、本発明の混成集積回路装置の製造方法を図4から図9を参照して説明する。
【0062】
図4は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Cu箔圧着工程、部分Niメッキ工程、Cu箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、リード接続工程、トランスファーモールド工程、リードカット工程の各工程から構成されている。このフローから明確なように、従来は、インジェクションモールドにより樹脂封止体を形成していたが、トランスファーモールドによる樹脂封止体を形成する工程を実現している。
【0063】
図5から図9に、各工程の断面図を示す。なお、図示しなくても明確な工程は図面を省略している。
【0064】
先ず、図5(A)では、金属基板を準備する工程、絶縁層形成工程、Cu箔圧着工程について示す。
【0065】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。例えば、パワートランジスタ、大規模化されるLSI、デジタル信号処理回路等を1つの小型ハイブリットICに集積すると、熱放散性が重要視される。本実施例では、この点を考慮して熱放散性に優れた、例えば、厚さ1.5mm程度の基板31を用いる。また、本実施例では、基板31としてAl基板を用いたが、特に限定する必要はない。
【0066】
例えば、基板31としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Cu基板、Fe基板、Fe−Ni基板等の合金またはAlN基板等が考えられる。
【0067】
次に、アルミ基板31は、表面が陽極酸化され、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる樹脂32を全面に形成する。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。そして、絶縁樹脂32上には、混成集積回路を構成するCuの導電箔33を圧着する。Cu箔33上には、例えば、取り出し電極となるCu箔33と能動素子35とを電気的に接続する金属細線37との接着性を考慮し、Niメッキ34を全面に施す。
【0068】
次に、図5(B)では、引き続き部分Niメッキ形成工程、Cu箔エッチング工程について示す。
【0069】
Niメッキ34上には、公知のスクリーン印刷等によりNiメッキ34を必要とする部分にのみレジストを残存させ、耐エッチングマスクを形成する。そして、エッチングによりCu箔33上には、例えば、取り出し電極となる箇所にNiメッキ34aを選択的に形成する。その後、レジストを除去し、再度、公知のスクリーン印刷等によりCu箔33による導電路33aとして必要とする部分にのみレジストを残存させ、耐エッチングマスクを形成する。そして、エッチングにより、絶縁樹脂32上にはCu箔33による導電路33aを形成する。その後、導電路上には、例えば、スクリーン印刷によりエポキシ樹脂から成る樹脂コーティングをする。これは保護膜であり、電気的接続箇所は除去される。
【0070】
次に、図5(C)では、ダイボンディング工程、ワイヤボンディング工程につて示す。
【0071】
前工程において形成された導電路33a上には、半田ペースト40等の導電性ペーストを介してパワートランジスタ、小信号トランジスタやIC等の能動素子35、チップ抵抗、チップコンデンサ等の受動素子36を実装し、所定の回路を実現する。ここで一部半田を採用せず、Agペースト等で電気的に接続しても良い。また、パワートランジスタ、セミパワートランジスタ等の能動素子35を実装する際は、能動素子35と導電路33aとの間には熱放散性を考慮してヒートシンクを設置する。
【0072】
次に、半導体素子等の能動素子35フェイスアップで実装する場合は、ボンディングにより金属細線37を介して電気的に接続する。そして、上記したように、能動素子35と導電路33aとを電気的に接着する金属細線37は、Cu箔33からなる導電路33aとの接着性を考慮して、導電路33a上のNiメッキ34aを介してワイヤボンディングされる。
【0073】
ここで、金属細線37としては、特に、Al細線37が使用されるが、Al細線37は空気中で真球状にボールアップすることが困難でステッチボンディング法が使用される。しかし、ステッチボンディング法では、ステッチ部が樹脂の応力により破壊されやすく、また、Au細線と比較すると弾性係数が小さく樹脂圧により押し倒されやすいという特徴がある。そこで、Al細線37を使用する際は、特に、樹脂封止体41形成時に注意を要する。本発明においても、特に注意して形成したが、詳細は後述することとする。
【0074】
次に、図6では、金属基板打ち抜き工程について示す。
【0075】
前工程までに説明したように、基板31上には導電路33aが形成され、能動素子35、受動素子36等が設置される。また、図面上では1枚の基板31上には、1つの混成集積回路が形成されているように示してあるが、実際には1枚の基板31上には同パターンの混成集積回路が、例えば、2つまたは4つ形成されている。そして、最初に準備された基板31(図5(A)参照)自体も1枚の金属板を基板31の大きさを考慮して短冊状に打ち抜かれたものであるので、すでに基板31の外周部の打ち抜き面にも曲面31dが形成されている。
【0076】
そして、図示したように、基板31は個々の混成集積回路基板を形成するために、基板31を台座61に設置する。このとき、図2(A)に示したように、基板31には絶縁樹脂32のみで何も形成されていないスペースである外周部43が形成されている。この外周部43を台座61上に設置するため、既製の混成集積回路が破壊されることはない。その後、共通の基板31を打ち抜き面31a側からパンチ62にて打ち抜き、個々の基板31が完成する。
【0077】
この打ち抜き工程において、基板31には抜き打ち面31aには曲面31dが形成され、抜き打ち面31aの反対面31bにはバリ31cが形成される。
【0078】
次に、図7(A)、(B)では、リード接続工程について示す。
【0079】
図7(A)に示すように、上記した混成集積回路からの信号を出力および入力するための外部リード39を準備する。外部リード39としては、出力および入力端子として用いるために導電性であるCu、Fe−Ni等の材質からなり、更に、電流容量等考慮して外部リード39の幅や厚さを決定する。そして、本発明の実施例では、次工程であるトランスファーモールド工程において詳細は説明するが、外部リード39の強度、バネ性が必要とされるので、例えば、0.4〜0.5mm程度の厚さの外部リード39を準備する。その後、外部リード39を基板31の外周部に形成された外部接続用端子38と半田40を介して接続する。このとき、接続手段としては半田に限定する必要はなく、スポット溶接等によっても接続することができる。
【0080】
ここで、図7(B)に示すように、本発明の特徴としては外部リード39を基板31の実装面に対してやや角度、例えば、約10度をもって接続することにある。また、外部リード39と外部接続用の電極38とを接続する半田40の融点より、次工程であるトランスファーモールド工程で用いる熱硬化性樹脂の硬化温度が低いよりも高いことにもある。
【0081】
次に、図8および図9では、トランスファーモールド工程について示す。
【0082】
図8(A)に示すように、先ず、下金型44について説明するが、下金型44には外部リード39の位置を固定するガイドピン46が形成してあり、その結果、基板31の位置が固定される。
【0083】
そして、図8(B)に示したように、前工程において形成した外部リード39を接続した基板31を下金型44に設置し、上金型45が下金型44と当接することで外部リード39のみを挟持して基板31を固定する。このとき、上記したように、外部リード39を基板31に対して平行よりもやや角度をもって接続してあるので、基板31の先端部は上金型45の方へ上がる。しかし、基板31の先端部は上金型45に設けられた押さえピン47で固定されるため、基板31は下金型44に対して裏面に空間をもって水平の位置を保つことができる。このとき、図2に示したように、押さえピン47は点でハッチングした基板31の外周部43上を固定する。上記したように、外周部43は基板31上には絶縁樹脂32または場合によってはオーバーコートによるレジストが覆われているので、樹脂封止体41から基板31表面が直接露出することを防ぐことができる。
【0084】
次に、図9(A)に示すように、金型44、45に形成されたゲート48から樹脂を注入し基板31にトランスファーモールドにより樹脂封止体41を形成する。本発明の特徴としては、例えば、樹脂注入温度および金型温度を160〜180℃に保ち、能動素子35、受動素子36およびAl細線37上には従来におけるオーバーコート9(図10参照)を行わずに、直接熱硬化性樹脂をモールドする事にある。このとき、ゲート48の位置を基板31の長側辺を有する端面、ここでは、外部リード39設置側面と対抗する側の中央部に形成する。このことにより、矢印49で示したように注入する熱硬化性樹脂が、ゲート48からキャビティー54(図9(B)参照)内に入る際に四方八方に分散する。その結果、熱硬化性樹脂の注入速度も低減され、Al細線37を倒したり、断線させたり等の影響を抑止することができる。
【0085】
例えば、ゲート48を基板31の端部に対応する位置52に形成した場合、ゲート48からキャビティー54内に注入する熱硬化性樹脂は、基板31の上部、下部へとは分散する。しかし、上記の場合と異なり、分散領域が狭いため、その結果、熱硬化性樹脂の注入速度の低減が十分でないので、Al細線37を倒したり、断線させたり等の現象がゲート位置48の場合より発生しやすくなる。
【0086】
次に、図9(B)に示すように、本発明の混成集積回路装置の製造方法では、ゲート48からキャビティー54内に注入する熱硬化性樹脂を、矢印49で示したように最初に基板31の側面にあたるように注入する。そして、樹脂は矢印49aで示したように基板31の上部および下部から注入し、基板31下部の樹脂封止体41の厚みは、例えば、0.5mmに成形される。このとき、上記したように、基板31は外部リード39が金型44、45で固定され、更に、上金型45に形成された押さえピン47により固定されている。そのため、基板31下部の樹脂封止体41の厚みは、例えば、0.5mmに成形するには、基板31下部からの応力には強いが基板31上部からの応力には対応することができないので、基板31下部から熱硬化性樹脂が充填しなければならない。
【0087】
そこで、本発明の混成集積回路装置の製造方法の特徴としては、金属基板打ち抜き工程で説明したバリ31cを上金型45側に曲面31dを下金型44側に設置しトランスファーモールドを行うことにある。このとき、熱硬化性樹脂は基板31に形成された曲面31dを利用して注入されるため、更に、基板31下部へと充填される。
【0088】
そのことにより、樹脂封止体41は、先ず、基板31下部から成形されるので、厚みは0.5mmと肉薄であるがより均一の厚さで成形される。また、バリ31cは、例えば、厚さ1.5mmの基板31の表面に約100μm程度形成され、バリ31cは強度的にも弱い構造となっている。そのため、バリ31cはトランスファーモールドに樹脂圧により破砕し易いが、破砕したバリ31cは基板31下部の樹脂封止体41内に混在することはない。その結果、高耐圧で熱放散性に優れ、また、製品品質も良好な混成集積回路装置の製造方法を実現できる。
【0089】
更に、パワートランジスタ、小信号トランジスタやIC等の能動素子35、チップ抵抗、チップコンデンサ等の受動素子36および外部リード39を接続する半田40の融点より、熱硬化性樹脂の硬化温度が低いため、従来の混成集積回路装置によるオーバーコート9を省略することができる。
【0090】
図10では、リードカット工程について示す。
【0091】
図10に示すように、前工程であるトランスファーモールド工程で金型44、45から外部リードの厚み分だけ流出した樹脂は外部リード39に形成されたタイバー39cで堰き止められ、そのまま硬化する。つまり、外部リード39のタイバー39cより樹脂封止体41側のリード間は流出樹脂50で充填されるが、外部リード39のタイバーより先端にあるリード間には樹脂が流出されない構造になっている。
【0092】
そして、タイバー39cを打ち抜くと同時に流出樹脂50も除去し、また使用目的に応じて外部リード39の長さを調整、例えば、点線51の位置で外部リード39をカットすることで、個々のリードに独立させ、入出力端子として機能可能となる。
【0093】
上記した工程により、図1に示した混成集積回路装置が完成する。
【0094】
上記したように、本発明の混成集積回路装置の製造方法としては、トランスファーモールド工程では、金属基板打ち抜き工程で説明したバリ31cを上金型45側に曲面31dを下金型44側に設置し行うことにある。そのことにより、基板31下部の樹脂封止体41厚を必要最低限厚に、そして、均一に形成することができ、また、基板31下部の樹脂封止体41内に導電部材である基板31の破砕部を混在させることはない。その結果、高耐圧で熱放散性に優れ、また、製品品質も良好な混成集積回路装置の製造方法を実現できる。
【0095】
更に、本発明の混成集積回路装置の製造方法としては、導電路33a、能動素子35、受動素子36等による混成集積回路が複数形成された共通の基板31を基板31の打ち抜き面31aから打ち抜き個々の基板31を形成することである。そのことにより、上記した曲面31dを基板31に形成することができるので、トランスファーモールド時に熱硬化性樹脂の流れを良好にすることができる。
【0096】
本発明の混成集積回路装置およびその製造方法は、フルモールド型の混成集積回路装置について説明してきたが上記の実施の形態には限定されない。例えば、混成集積回路基板の裏面が全面露出した形態の混成集積回路装置も形成することができる。この場合は、上記した効果の他に、更に、熱放散性の向上効果を得ることができる。
【0097】
更に、本実施例では、外部リードが基板の1側面から導出される片側リード場合について説明したがこの構造に限定されることはなく、両側リードや4方向リードにおいても上記の効果の他に、更に、基板を安定させた状態でトランスファーモールド工程を実現できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0098】
【発明の効果】
本発明の混成集積回路装置によれば、混成集積回路基板の表面に打ち抜き工程において形成されるバリを有し、また、前記混成集積回路基板の裏面に打ち抜き工程において形成される曲面を有する。そして、前記バリは強度的に弱い構造であり、トランスファーモールド時に樹脂注入圧により破砕し易い構造を有する。しかし、前記破砕したバリは前記基板下部の樹脂封止体内には混在しない構造となっている。そのことにより、本発明の混成集積回路装置は、前記基板下部には高耐圧となる必要最低限の樹脂厚を有し、また、製品品質にも優れた混成集積回路装置を実現することができる。
【0099】
更に、本発明の混成集積回路装置によれば、前記トランスファーモールドで用いる前記熱硬化性樹脂は粘性が低く、かつ、硬化温度が上記した接続手段に用いられた半田の融点、例えば、183℃よりも低いことに特徴がある。そのことにより、本発明の混成集積回路装置では、従来の混成集積回路装置における能動素子、受動素子、金属細線、半田接合部等を被覆するオーバーコート樹脂を除去することができる。その結果、前記混成集積回路基板上には直接、前記熱硬化性樹脂が被覆し、従来の前記ポッティングによる材料コストおよび作業コストを大幅に低減した混成集積回路装置を実現することができる。
【0100】
また、本発明の混成集積回路装置の製造方法によれば、混成集積回路基板をトランスファーモールドにより一体にモールドする工程において、前記基板に形成されているバリを上金型側に、曲面を下金型側に設置し行うことにある。そのことにより、前記基板下部の樹脂封止体厚を必要最低限厚に、そして、均一に形成することができ、また、前記基板下部の前記樹脂封止体内に導電部材である前記バリの破砕部を混在させることはない。その結果、高耐圧で熱放散性に優れ、また、製品品質も良好な混成集積回路装置の製造方法を実現できる。
【0101】
更に、本発明の混成集積回路装置の製造方法としては、導電路、能動素子、受動素子等による混成集積回路が複数形成された共通の前記基板を裏面から打ち抜き個々の前記基板を形成することである。そのことにより、前記曲面を前記基板裏面に形成することができるので、トランスファーモールド時に熱硬化性樹脂の流れを良好にすることができる。
【0102】
更に、本発明の混成集積回路装置の製造方法としては、基板打ち抜き工程において、前記混成集積回路が形成されていない前記基板の外周部を台座に当接して行う。そのことにより、前記基板上に形成された前記混成集積回路を破壊することなく、前記基板の裏面に前記曲面を形成することができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の(A)断面図、(B)平面図を説明する図である。
【図2】本発明の混成集積回路装置の(A)平面図、(B)断面図を説明する図である。
【図3】本発明の混成集積回路装置における基板の抜き打ち面の断面図を説明する図である。
【図4】本発明の混成集積回路装置の製造方法のフロー図である。
【図5】本発明の混成集積回路装置の製造方法を説明する図である。
【図6】本発明の混成集積回路装置の製造方法を説明する図である。
【図7】本発明の混成集積回路装置の製造方法を説明する図である。
【図8】本発明の混成集積回路装置の製造方法を説明する図である。
【図9】本発明の混成集積回路装置の製造方法を説明する図である。
【図10】本発明の混成集積回路装置の製造方法を説明する図である。
【図11】従来の混成集積回路装置の断面図を説明する図である。
【図12】従来の混成集積回路装置の製造方法のフロー図である。
【図13】従来の混成集積回路装置の製造方法を説明する図である。
【図14】従来の混成集積回路装置の製造方法を説明する図である。
Claims (6)
- 少なくとも金属基板の表面が絶縁樹脂により絶縁処理され、前記絶縁樹脂上に形成された導電路に素子が実装され、前記金属基板は打ち抜きによって表面側にはバリが、裏面側には曲面が形成され、外周部に設けられた外部接続用端子に外部リードが接続された混成集積回路基板を準備し、
前記混成集積回路基板を一体にトランスファーモールドにより熱硬化性樹脂をモールドする混成集積回路装置の製造方法であり、
注入する前記熱硬化性樹脂が前記混成集積回路基板の側面に最初に当たるように、金型に設けられたゲートの位置が、前記外部リードの設置側面と対向する側の中央部に形成され、前記金型と前記混成集積回路基板との間に充填される前記熱硬化性樹脂は、前記曲面を利用して注入されることを特徴とする混成集積回路装置の製造方法。 - 前記素子は、約30〜80μmφの金属細線で前記導電パターンに接続される請求項1に記載の混成集積回路装置の製造方法。
- 前記金型を構成する上金型と下金型とが当接することで、前記外部リードを挟持し、前記混成集積回路基板の裏面は前記下金型に対して裏面に空間をもって水平の位置を保つように、前記上金型に設けられた押さえピンで前記混成集積回路基板を固定する請求項2に記載の混成集積回路装置の製造方法。
- 前記押えピンの固定位置は、前記基板上の回路が形成されていない外周部で、前記絶縁樹脂またはレジストから成るオーバーコートの上に設けられる請求項3に記載の混成集積回路装置の製造方法。
- 前記外部リードは、前記混成集積回路基板の一側辺または両側辺に設けられる請求項4に記載の混成集積回路装置の製造方法。
- 前記混成集積回路基板は、アルミニウム、Cu、Fe、Fe−NiまたはAlNである請求項1〜請求項5のいずれかに記載の混成集積回路装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196986A JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
TW091111650A TW585015B (en) | 2001-06-28 | 2002-05-31 | Hybrid integrated circuit device and method for manufacturing same |
US10/183,758 US6975024B2 (en) | 2001-06-28 | 2002-06-27 | Hybrid integrated circuit device and manufacturing method thereof |
CNB021251428A CN100463169C (zh) | 2001-06-28 | 2002-06-28 | 混合集成电路装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196986A JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017515A JP2003017515A (ja) | 2003-01-17 |
JP4614585B2 true JP4614585B2 (ja) | 2011-01-19 |
Family
ID=19034690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001196986A Expired - Lifetime JP4614585B2 (ja) | 2001-06-28 | 2001-06-28 | 混成集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4614585B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100718A (ja) * | 2009-10-05 | 2011-05-19 | Yazaki Corp | コネクタ |
JP5563917B2 (ja) | 2010-07-22 | 2014-07-30 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置及びその製造方法 |
JP5607447B2 (ja) | 2010-07-22 | 2014-10-15 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 回路装置 |
WO2013018344A1 (ja) * | 2011-07-29 | 2013-02-07 | 三洋電機株式会社 | 素子搭載用基板およびその製造方法、ならびに半導体モジュールおよびその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224241A (ja) * | 1993-01-25 | 1994-08-12 | Toyota Autom Loom Works Ltd | 樹脂封止回路装置の成形方法 |
JPH11204724A (ja) * | 1997-11-13 | 1999-07-30 | Mitsubishi Electric Corp | パワーモジュール |
-
2001
- 2001-06-28 JP JP2001196986A patent/JP4614585B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06224241A (ja) * | 1993-01-25 | 1994-08-12 | Toyota Autom Loom Works Ltd | 樹脂封止回路装置の成形方法 |
JPH11204724A (ja) * | 1997-11-13 | 1999-07-30 | Mitsubishi Electric Corp | パワーモジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2003017515A (ja) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4614586B2 (ja) | 混成集積回路装置の製造方法 | |
US6861734B2 (en) | Resin-molded semiconductor device | |
US6215175B1 (en) | Semiconductor package having metal foil die mounting plate | |
KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
US5198964A (en) | Packaged semiconductor device and electronic device module including same | |
JP4614584B2 (ja) | 混成集積回路装置およびその製造方法 | |
US6420783B2 (en) | Semiconductor device and a method of manufacturing the same | |
US6975024B2 (en) | Hybrid integrated circuit device and manufacturing method thereof | |
JP2586835B2 (ja) | 半導体集積回路 | |
JP4614585B2 (ja) | 混成集積回路装置の製造方法 | |
JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
JP4623871B2 (ja) | 混成集積回路装置 | |
JP4614579B2 (ja) | 混成集積回路装置の製造方法 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3314574B2 (ja) | 半導体装置の製造方法 | |
JP3321006B2 (ja) | 半導体装置 | |
JP3408246B2 (ja) | 混成集積回路装置の製造方法 | |
JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
JP2002237559A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 | |
JPH0927583A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
US6717278B2 (en) | Semiconductor device having a resist edge positioned over througholes | |
JPH08181168A (ja) | 半導体装置 | |
JPH05206193A (ja) | 半導体装置 | |
JP2002280510A (ja) | 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101019 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4614585 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |