JP2002110889A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002110889A JP2002110889A JP2000296380A JP2000296380A JP2002110889A JP 2002110889 A JP2002110889 A JP 2002110889A JP 2000296380 A JP2000296380 A JP 2000296380A JP 2000296380 A JP2000296380 A JP 2000296380A JP 2002110889 A JP2002110889 A JP 2002110889A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- semiconductor chip
- semiconductor device
- lead
- sealing body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 接地インダクタンスを低減し、高周波特性の
良好なパッケージング技術を提供する。 【解決手段】 タブの半導体チップ搭載領域に搭載した
半導体チップと、このタブの周囲に配置され封止体外に
露出して外部端子となるリードとを電気的に接続した半
導体装置において、前記タブのボンディング領域と半導
体チップの電源回路用のパッドとを電気的に接続し、前
記タブの一部を前記封止体外に露出させ、このタブの露
出部分を半導体装置の電源用外部端子とする。タブの露
出部分を接地電源用外部端子として用いるため、リード
を外部端子として用いていた従来の半導体装置と比較し
て、伝送経路が短縮され、その断面積が増加するため、
低インダクタンス・低インピーダンス化を図ることが可
能となる。
良好なパッケージング技術を提供する。 【解決手段】 タブの半導体チップ搭載領域に搭載した
半導体チップと、このタブの周囲に配置され封止体外に
露出して外部端子となるリードとを電気的に接続した半
導体装置において、前記タブのボンディング領域と半導
体チップの電源回路用のパッドとを電気的に接続し、前
記タブの一部を前記封止体外に露出させ、このタブの露
出部分を半導体装置の電源用外部端子とする。タブの露
出部分を接地電源用外部端子として用いるため、リード
を外部端子として用いていた従来の半導体装置と比較し
て、伝送経路が短縮され、その断面積が増加するため、
低インダクタンス・低インピーダンス化を図ることが可
能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体装置の高周波特性の向
上に適用して有効な技術に関するものである。
の製造方法に関し、特に、半導体装置の高周波特性の向
上に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置として、製造が比較的容易で
低コストであることから、樹脂を用いた封止体によって
半導体チップを覆い、封止体から延在するリードを外部
端子とするＳＯＰ型、ＳＯＪ型或いはＱＦＰ型等の半導
体装置が広く用いられている。
低コストであることから、樹脂を用いた封止体によって
半導体チップを覆い、封止体から延在するリードを外部
端子とするＳＯＰ型、ＳＯＪ型或いはＱＦＰ型等の半導
体装置が広く用いられている。
【０００３】これらＱＦＰ型等の半導体装置では、半導
体装置の外部端子となるリードが封止体側面から延在し
ているために、実装状態では、リードと配線基板との接
続領域が半導体装置の周囲に必要となる。このため、半
導体装置周囲の前記接続領域の面積を縮小して電子装置
を小型化するために、前記封止体の底面外周部にてリー
ド底面を封止体から露出させて半導体装置の外部端子と
する底面端子型の半導体装置が考えられた。底面端子型
の半導体装置としては、ＱＦＮ（Quad Flat Nonlead）
型或いはＳＯＮ（Small Outline Nonlead）型等の半導
体装置が知られている。こうした底面端子型の半導体装
置については、例えば特開昭６３‐２９６２５２号公報
或いは特開平９‐１６２３２７号公報に開示されてい
る。
体装置の外部端子となるリードが封止体側面から延在し
ているために、実装状態では、リードと配線基板との接
続領域が半導体装置の周囲に必要となる。このため、半
導体装置周囲の前記接続領域の面積を縮小して電子装置
を小型化するために、前記封止体の底面外周部にてリー
ド底面を封止体から露出させて半導体装置の外部端子と
する底面端子型の半導体装置が考えられた。底面端子型
の半導体装置としては、ＱＦＮ（Quad Flat Nonlead）
型或いはＳＯＮ（Small Outline Nonlead）型等の半導
体装置が知られている。こうした底面端子型の半導体装
置については、例えば特開昭６３‐２９６２５２号公報
或いは特開平９‐１６２３２７号公報に開示されてい
る。
【０００４】また、前述したＱＦＰ型或いはＱＦＮ型等
の半導体装置の組立てにはリードフレームが用いられて
おり、半導体チップをレジン又は銀ペーストによってタ
ブに固定し、半導体チップのパッドとリードとがボンデ
ィングワイヤによって電気的に接続されている。このボ
ンディング後に、半導体チップ、タブ、ボンディングワ
イヤが例えばエポキシ樹脂からなる封止体によって封止
され、ダムバー及びタイバーが切断されて各リードは機
械的・電気的に分離され、分離されたリードを所定形状
に成形して、半導体装置が完成する。
の半導体装置の組立てにはリードフレームが用いられて
おり、半導体チップをレジン又は銀ペーストによってタ
ブに固定し、半導体チップのパッドとリードとがボンデ
ィングワイヤによって電気的に接続されている。このボ
ンディング後に、半導体チップ、タブ、ボンディングワ
イヤが例えばエポキシ樹脂からなる封止体によって封止
され、ダムバー及びタイバーが切断されて各リードは機
械的・電気的に分離され、分離されたリードを所定形状
に成形して、半導体装置が完成する。
【０００５】
【発明が解決しようとする課題】半導体装置では、携帯
電話等の移動体通信に代表されるように、播送される情
報量の飛躍的な増加によって高速通信網の整備が必須と
なり、使用周波数の高速化が進められ、このような高周
波信号を処理するための半導体装置には高周波ＲＦ特性
の向上が求められている。このため、高周波信号を処理
する半導体チップを搭載した半導体装置では、パッケー
ジングの技術についても、半導体チップと実装基板との
伝送系となるリード等にも高周波特性を活かした構造と
することが求められ、接地インダクタンスを低減するこ
とが必要となっている。
電話等の移動体通信に代表されるように、播送される情
報量の飛躍的な増加によって高速通信網の整備が必須と
なり、使用周波数の高速化が進められ、このような高周
波信号を処理するための半導体装置には高周波ＲＦ特性
の向上が求められている。このため、高周波信号を処理
する半導体チップを搭載した半導体装置では、パッケー
ジングの技術についても、半導体チップと実装基板との
伝送系となるリード等にも高周波特性を活かした構造と
することが求められ、接地インダクタンスを低減するこ
とが必要となっている。
【０００６】本発明の課題は、接地インダクタンスを低
減し、高周波特性の良好なパッケージング技術を提供す
ることにある。本発明の前記ならびにその他の課題と新
規な特徴は、本明細書の記述及び添付図面から明らかに
なるであろう。
減し、高周波特性の良好なパッケージング技術を提供す
ることにある。本発明の前記ならびにその他の課題と新
規な特徴は、本明細書の記述及び添付図面から明らかに
なるであろう。
【０００７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
【０００８】タブの半導体チップ搭載領域に搭載した半
導体チップと、このタブの周囲に配置され封止体外に露
出して外部端子となるリードとを電気的に接続した半導
体装置において、前記タブのボンディング領域と半導体
チップの電源回路用のパッドとを電気的に接続し、前記
タブの一部を前記封止体外に露出させ、このタブの露出
部分を半導体装置の電源用外部端子とする。
導体チップと、このタブの周囲に配置され封止体外に露
出して外部端子となるリードとを電気的に接続した半導
体装置において、前記タブのボンディング領域と半導体
チップの電源回路用のパッドとを電気的に接続し、前記
タブの一部を前記封止体外に露出させ、このタブの露出
部分を半導体装置の電源用外部端子とする。
【０００９】また、タブの半導体チップ搭載領域に搭載
した半導体チップと、このタブの周囲に配置され封止体
外に露出して外部端子となるリードとを電気的に接続し
た半導体装置において、前記タブのボンディング領域と
半導体チップの接地電源用のパッドとを電気的に接続
し、前記タブの底面を前記封止体の底面から露出させ、
この露出しているタブの底面を半導体装置の接地電源用
外部端子とする。
した半導体チップと、このタブの周囲に配置され封止体
外に露出して外部端子となるリードとを電気的に接続し
た半導体装置において、前記タブのボンディング領域と
半導体チップの接地電源用のパッドとを電気的に接続
し、前記タブの底面を前記封止体の底面から露出させ、
この露出しているタブの底面を半導体装置の接地電源用
外部端子とする。
【００１０】更に、タブの半導体チップ搭載領域に搭載
した半導体チップと、このタブの周囲に配置され封止体
外に露出して外部端子となるリードとを電気的に接続す
る半導体装置の製造方法において、タブの半導体チップ
搭載領域に半導体チップを搭載する工程と、前記半導体
チップのパッドとリードとをボンディングし、前記半導
体チップの接地電源用のパッドとタブのボンディング領
域とをボンディングする工程と、前記タブの底面を露出
させて封止体を形成する工程とを有する。
した半導体チップと、このタブの周囲に配置され封止体
外に露出して外部端子となるリードとを電気的に接続す
る半導体装置の製造方法において、タブの半導体チップ
搭載領域に半導体チップを搭載する工程と、前記半導体
チップのパッドとリードとをボンディングし、前記半導
体チップの接地電源用のパッドとタブのボンディング領
域とをボンディングする工程と、前記タブの底面を露出
させて封止体を形成する工程とを有する。
【００１１】（作用）タブの露出部分を接地電源用外部
端子として用いるため、リードを外部端子として用いて
いた従来の半導体装置と比較して、伝送経路が短縮さ
れ、その断面積が増加するため、低インダクタンス・低
インピーダンス化を図ることが可能となる。なお、従来
の半導体装置にも、半導体チップを搭載するタブを封止
体から露出させているものがあるが、それらの半導体装
置ではタブを放熱板としても利用しているに過ぎず、単
に放熱性を考慮しているに留まり、高周波特性の点は考
慮されていない。
端子として用いるため、リードを外部端子として用いて
いた従来の半導体装置と比較して、伝送経路が短縮さ
れ、その断面積が増加するため、低インダクタンス・低
インピーダンス化を図ることが可能となる。なお、従来
の半導体装置にも、半導体チップを搭載するタブを封止
体から露出させているものがあるが、それらの半導体装
置ではタブを放熱板としても利用しているに過ぎず、単
に放熱性を考慮しているに留まり、高周波特性の点は考
慮されていない。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。なお、実施の形態を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
する。なお、実施の形態を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１３】（実施の形態１）図１は本発明の一実施の
形態であるＱＦＰ型半導体装置を封止体を透過して示す
平面図であり、図１中のａ‐ａ線に沿った縦断面図を基
板実装状態として図２に示してある。
形態であるＱＦＰ型半導体装置を封止体を透過して示す
平面図であり、図１中のａ‐ａ線に沿った縦断面図を基
板実装状態として図２に示してある。
【００１４】本実施の形態の半導体装置では、単結晶シ
リコン等の半導体基板に所定の素子を形成した半導体チ
ップ１を、レジン又は銀ペースト等の接合剤２によって
タブ３の半導体チップ搭載領域３ａに固定し、半導体チ
ップ１のパッド１ａとリード４のインナーリード４ａの
内端とをボンディングワイヤ５によって電気的に接続し
てある。半導体チップ１の電源回路の接地用パッド１ａ
は接地用のリード４と接続するが、並列して接地用のパ
ッド１ａとタブ３のボンディング領域３ｂとをボンディ
ングワイヤ５によって接続する。
リコン等の半導体基板に所定の素子を形成した半導体チ
ップ１を、レジン又は銀ペースト等の接合剤２によって
タブ３の半導体チップ搭載領域３ａに固定し、半導体チ
ップ１のパッド１ａとリード４のインナーリード４ａの
内端とをボンディングワイヤ５によって電気的に接続し
てある。半導体チップ１の電源回路の接地用パッド１ａ
は接地用のリード４と接続するが、並列して接地用のパ
ッド１ａとタブ３のボンディング領域３ｂとをボンディ
ングワイヤ５によって接続する。
【００１５】半導体チップ１、タブ３、リード４のイン
ナーリード４ａ、ボンディングワイヤ５は、例えばエポ
キシ樹脂にフィラを混入させた封止樹脂を用いた封止体
６によってタブ３の一部である底面を露出させて封止す
る。リード４のアウターリード４ｂは、封止体６の側面
から露出し、実装状態では、アウターリード４ｂの外端
が配線基板に接続固定される。
ナーリード４ａ、ボンディングワイヤ５は、例えばエポ
キシ樹脂にフィラを混入させた封止樹脂を用いた封止体
６によってタブ３の一部である底面を露出させて封止す
る。リード４のアウターリード４ｂは、封止体６の側面
から露出し、実装状態では、アウターリード４ｂの外端
が配線基板に接続固定される。
【００１６】配線基板は、配線層７がガラスエポキシ或
いはムライトセラミック等の絶縁性材料を板状に成形し
た基体８の表面或いは内部に形成されており、最上層に
形成された配線層７が部分的に、半導体装置の外部端子
であるアウターリード４ｂとの接続端子７ａとなってお
り、実装状態では、接続端子７ａとアウターリード４ｂ
とを接合剤であるハンダ９によって接続する。そして、
本実施の形態の半導体装置では、封止体６から露出して
いるタブ３の露出部分を半導体装置の接地電源用外部端
子として用い、その底面を接地電位の配線層７の接続端
子７ｂに接合剤であるハンダ９によって接続する。
いはムライトセラミック等の絶縁性材料を板状に成形し
た基体８の表面或いは内部に形成されており、最上層に
形成された配線層７が部分的に、半導体装置の外部端子
であるアウターリード４ｂとの接続端子７ａとなってお
り、実装状態では、接続端子７ａとアウターリード４ｂ
とを接合剤であるハンダ９によって接続する。そして、
本実施の形態の半導体装置では、封止体６から露出して
いるタブ３の露出部分を半導体装置の接地電源用外部端
子として用い、その底面を接地電位の配線層７の接続端
子７ｂに接合剤であるハンダ９によって接続する。
【００１７】このように、タブ３の露出部分を接地電源
用外部端子として用いるため、リード４を外部端子とし
て用いていた従来の半導体装置と比較して、伝送経路が
短縮され、その断面積が増加するため、接地伝送経路の
低インダクタンス・低抵抗化を図ることが可能となり、
ボンディングワイヤの短縮によって低インピーダンス化
を図ることが可能となる。これによって、アイソレーシ
ョン特性が向上し、ＲＦ特性が格段に向上する。
用外部端子として用いるため、リード４を外部端子とし
て用いていた従来の半導体装置と比較して、伝送経路が
短縮され、その断面積が増加するため、接地伝送経路の
低インダクタンス・低抵抗化を図ることが可能となり、
ボンディングワイヤの短縮によって低インピーダンス化
を図ることが可能となる。これによって、アイソレーシ
ョン特性が向上し、ＲＦ特性が格段に向上する。
【００１８】また、タブ３の露出部分を接地電源用外部
端子として用いるので、電源供給の問題だけを考えた場
合には、半導体チップ１の電源回路の接地用パッド１ａ
を接地用のリードＶｃｃと接続しなくてもよい。しか
し、接地用パッド１ａと接続した接地用のリードＶｃｃ
を、高周波信号の入出力リードＲＦｉｎ，ＲＦｏｕｔに
隣接させて配置することによって、高周波信号を安定化
させることができる利点がある。加えて、接地用のリー
ドＶｃｃを設けておくことによって、従来の半導体装置
のピン配置と互換性をもたせることが可能になる。これ
らの利点が必要とされない場合であれば、接地用のリー
ドＶｃｃと半導体チップ１とをボンディング接続しない
構成、更に接地用のリードＶｃｃを設けずに少ピン化す
る構成とすることも可能である。
端子として用いるので、電源供給の問題だけを考えた場
合には、半導体チップ１の電源回路の接地用パッド１ａ
を接地用のリードＶｃｃと接続しなくてもよい。しか
し、接地用パッド１ａと接続した接地用のリードＶｃｃ
を、高周波信号の入出力リードＲＦｉｎ，ＲＦｏｕｔに
隣接させて配置することによって、高周波信号を安定化
させることができる利点がある。加えて、接地用のリー
ドＶｃｃを設けておくことによって、従来の半導体装置
のピン配置と互換性をもたせることが可能になる。これ
らの利点が必要とされない場合であれば、接地用のリー
ドＶｃｃと半導体チップ１とをボンディング接続しない
構成、更に接地用のリードＶｃｃを設けずに少ピン化す
る構成とすることも可能である。
【００１９】ところで、封止体６の樹脂とタブ３或いは
リード４の金属とでは、熱膨張係数に違いがある。フィ
ラ等により調整して熱膨張係数を近付けたとしても、熱
による収縮・膨張の過渡的な特性は変えることができ
ず、この相違から収縮・膨張の速度が異なり、熱による
収縮・膨張の際に前記樹脂と金属との界面にずれが生じ
る。こうしたずれは、半導体装置の中心から遠ざかるに
連れて大きくなるため、タブ３の周縁に位置するボンデ
ィング領域３ｂでは、このずれによってボンディングワ
イヤ５に剪断応力が働き、ボンディングワイヤ５が外れ
て導通が絶たれてしまうことがある。こうした断線は単
に電源供給の問題に留まらず、例えば高周波信号の配線
と隣接して設けられた接地配線が断線した場合には、伝
送される高周波信号に影響を与えることになる。
リード４の金属とでは、熱膨張係数に違いがある。フィ
ラ等により調整して熱膨張係数を近付けたとしても、熱
による収縮・膨張の過渡的な特性は変えることができ
ず、この相違から収縮・膨張の速度が異なり、熱による
収縮・膨張の際に前記樹脂と金属との界面にずれが生じ
る。こうしたずれは、半導体装置の中心から遠ざかるに
連れて大きくなるため、タブ３の周縁に位置するボンデ
ィング領域３ｂでは、このずれによってボンディングワ
イヤ５に剪断応力が働き、ボンディングワイヤ５が外れ
て導通が絶たれてしまうことがある。こうした断線は単
に電源供給の問題に留まらず、例えば高周波信号の配線
と隣接して設けられた接地配線が断線した場合には、伝
送される高周波信号に影響を与えることになる。
【００２０】このような断線を防止するためには、図３
に部分平面図を示し、図３中のａ‐ａ線に沿った縦断面
図を図４に示しているように、収縮前記タブのボンディ
ング領域と半導体チップ搭載領域との間に孔或いはスリ
ットからなる分離部１０を設けることが有効である。こ
の分離部１０によって半導体チップ搭載領域３ａとボン
ディング領域３ｂとが分断されているため、半導体チッ
プ搭載領域３ａの熱応力はボンディング領域３ｂには伝
わりにくくなる。加えて、この分離部１０に充填された
樹脂によってタブ３の上下に位置する樹脂が一体化さ
れ、ボンディング領域３ｂは近傍の樹脂と挙動をともに
することとなり、樹脂とボンディング領域３ｂとの間に
生じるずれが小さくなるため、ボンディングワイヤ５に
大きな剪断応力が加えられることがなくなる。
に部分平面図を示し、図３中のａ‐ａ線に沿った縦断面
図を図４に示しているように、収縮前記タブのボンディ
ング領域と半導体チップ搭載領域との間に孔或いはスリ
ットからなる分離部１０を設けることが有効である。こ
の分離部１０によって半導体チップ搭載領域３ａとボン
ディング領域３ｂとが分断されているため、半導体チッ
プ搭載領域３ａの熱応力はボンディング領域３ｂには伝
わりにくくなる。加えて、この分離部１０に充填された
樹脂によってタブ３の上下に位置する樹脂が一体化さ
れ、ボンディング領域３ｂは近傍の樹脂と挙動をともに
することとなり、樹脂とボンディング領域３ｂとの間に
生じるずれが小さくなるため、ボンディングワイヤ５に
大きな剪断応力が加えられることがなくなる。
【００２１】また、図５は本発明の一実施の形態の変形
例を封止体を透過して示す平面図である。この例では、
接地用のリード４をタブに直接接続して一体化してあ
る。このため半導体チップ１とのボンディングを１本の
ボンディングワイヤで行なうことができる。この場合
に、インナーリード４ａがタブ３に近接しているため
に、ボンディング領域３ｂの段上げが難しくなることが
ある。こうした場合には、図６に部分平面図を示すよう
にタブ３に切り込みを設けて、この部分で段上げを行な
う構成とすることが可能である。
例を封止体を透過して示す平面図である。この例では、
接地用のリード４をタブに直接接続して一体化してあ
る。このため半導体チップ１とのボンディングを１本の
ボンディングワイヤで行なうことができる。この場合
に、インナーリード４ａがタブ３に近接しているため
に、ボンディング領域３ｂの段上げが難しくなることが
ある。こうした場合には、図６に部分平面図を示すよう
にタブ３に切り込みを設けて、この部分で段上げを行な
う構成とすることが可能である。
【００２２】続いて、本実施の形態の半導体装置の製造
方法について説明する。本実施の形態の半導体装置は、
個々の半導体装置に用いられるタブ及びリードの組がタ
イバー或いはダムバーによって一体化されたタブ及びリ
ードの組が連続して複数組形成され、夫々のリードフレ
ームを用いており、リードフレームとしては、例えばＦ
ｅ‐Ｎｉ系合金或いはＣｕ系合金等からなり、半導体チ
ップ１が搭載されるタブ３の全周囲にわたって複数の信
号用のリード４が配置されており、タブ３はリード４の
間に設けられたタブ吊りリード１１によってタブ３をフ
レームに支持している。
方法について説明する。本実施の形態の半導体装置は、
個々の半導体装置に用いられるタブ及びリードの組がタ
イバー或いはダムバーによって一体化されたタブ及びリ
ードの組が連続して複数組形成され、夫々のリードフレ
ームを用いており、リードフレームとしては、例えばＦ
ｅ‐Ｎｉ系合金或いはＣｕ系合金等からなり、半導体チ
ップ１が搭載されるタブ３の全周囲にわたって複数の信
号用のリード４が配置されており、タブ３はリード４の
間に設けられたタブ吊りリード１１によってタブ３をフ
レームに支持している。
【００２３】そして、このリードフレームの夫々のタブ
３の半導体チップ搭載領域３ａに夫々半導体チップ１を
レジン又は銀ペーストによって固定し、半導体チップ１
のパッド１ａ電極とインナーリード４ａとをボンディン
グワイヤ５によって接続し、半導体チップ１をリードフ
レームに実装する。半導体チップ１とインナーリード４
ａとのボンディングの際に、半導体チップ１の接地電源
用のパッド１ａとタブ３のボンディング領域３ｂとをボ
ンディングする。
３の半導体チップ搭載領域３ａに夫々半導体チップ１を
レジン又は銀ペーストによって固定し、半導体チップ１
のパッド１ａ電極とインナーリード４ａとをボンディン
グワイヤ５によって接続し、半導体チップ１をリードフ
レームに実装する。半導体チップ１とインナーリード４
ａとのボンディングの際に、半導体チップ１の接地電源
用のパッド１ａとタブ３のボンディング領域３ｂとをボ
ンディングする。
【００２４】次に、半導体チップ１を実装したリードフ
レームを、金型のキャビデイ内に半導体チップ１、タブ
３、リード４、ボンディングワイヤ５を収容して、封止
樹脂を注入して封止体６を形成する。この時、タブ３の
下面は金型に密着させているため、封止樹脂が付着せず
に封止体６の底面にタブ３の底面が露出することとな
る。この後、タイバー或いはダムバーを切断し、個々の
半導体装置に分離して、アウターリード４ｂをガルウイ
ング等に成形する。
レームを、金型のキャビデイ内に半導体チップ１、タブ
３、リード４、ボンディングワイヤ５を収容して、封止
樹脂を注入して封止体６を形成する。この時、タブ３の
下面は金型に密着させているため、封止樹脂が付着せず
に封止体６の底面にタブ３の底面が露出することとな
る。この後、タイバー或いはダムバーを切断し、個々の
半導体装置に分離して、アウターリード４ｂをガルウイ
ング等に成形する。
【００２５】（実施の形態２）図７は本発明の他の実施
の形態であるＱＦＮ型半導体装置を封止体を透過して示
す平面図であり、図７中のａ‐ａ線に沿った縦断面図を
基板実装状態として図８に示してある。
の形態であるＱＦＮ型半導体装置を封止体を透過して示
す平面図であり、図７中のａ‐ａ線に沿った縦断面図を
基板実装状態として図８に示してある。
【００２６】本実施の形態の半導体装置では、単結晶シ
リコン等の半導体基板に所定の素子を形成した半導体チ
ップ１を、レジン又は銀ペースト等の接合剤２によって
タブ３の半導体チップ搭載領域３ａに固定し、半導体チ
ップ１のパッド１ａとリード４のインナーリード４ａの
内端とをボンディングワイヤ５によって電気的に接続し
てある。半導体チップ１の電源回路の接地用パッド１ａ
は接地用のリード４と接続するが、並列して接地用のパ
ッド１ａとタブ３のボンディング領域３ｂとをボンディ
ングワイヤ５によって接続する。
リコン等の半導体基板に所定の素子を形成した半導体チ
ップ１を、レジン又は銀ペースト等の接合剤２によって
タブ３の半導体チップ搭載領域３ａに固定し、半導体チ
ップ１のパッド１ａとリード４のインナーリード４ａの
内端とをボンディングワイヤ５によって電気的に接続し
てある。半導体チップ１の電源回路の接地用パッド１ａ
は接地用のリード４と接続するが、並列して接地用のパ
ッド１ａとタブ３のボンディング領域３ｂとをボンディ
ングワイヤ５によって接続する。
【００２７】半導体チップ１、タブ３、リード４の上面
及び側面、ボンディングワイヤ５は、例えばエポキシ樹
脂にフィラを混入させた封止樹脂を用いた封止体６によ
ってタブ３の一部である底面及びリード４の底面を露出
させて封止する。実装状態では、このリード４の底面が
配線基板に接続固定される。こうした底面端子型の半導
体装置では、半導体チップを封止する封止体の底面に夫
々複数のリードが設けられているために、半導体装置を
配線基板に実装する場合に、その周囲に接続領域を設け
る必要がないため半導体装置の実装状態での占有面積が
減少し、周囲のスペースを有効に利用することができる
という利点がある。
及び側面、ボンディングワイヤ５は、例えばエポキシ樹
脂にフィラを混入させた封止樹脂を用いた封止体６によ
ってタブ３の一部である底面及びリード４の底面を露出
させて封止する。実装状態では、このリード４の底面が
配線基板に接続固定される。こうした底面端子型の半導
体装置では、半導体チップを封止する封止体の底面に夫
々複数のリードが設けられているために、半導体装置を
配線基板に実装する場合に、その周囲に接続領域を設け
る必要がないため半導体装置の実装状態での占有面積が
減少し、周囲のスペースを有効に利用することができる
という利点がある。
【００２８】配線基板は、配線層７がガラスエポキシ或
いはムライトセラミック等の絶縁性材料を板状に成形し
た基体８の表面或いは内部に形成されており、最上層に
形成された配線層７が部分的に、半導体装置の外部端子
であるリード４の底面との接続端子７ａとなっており、
実装状態では、接続端子７ａとリード４の底面とを接合
剤であるハンダ９によって接続する。そして、本実施の
形態の半導体装置では、封止体６から露出しているタブ
３の露出部分を半導体装置の接地電源用外部端子として
用い、その底面を接地電位の配線層７の接続端子７ｂに
接合剤であるハンダ９によって接続する。
いはムライトセラミック等の絶縁性材料を板状に成形し
た基体８の表面或いは内部に形成されており、最上層に
形成された配線層７が部分的に、半導体装置の外部端子
であるリード４の底面との接続端子７ａとなっており、
実装状態では、接続端子７ａとリード４の底面とを接合
剤であるハンダ９によって接続する。そして、本実施の
形態の半導体装置では、封止体６から露出しているタブ
３の露出部分を半導体装置の接地電源用外部端子として
用い、その底面を接地電位の配線層７の接続端子７ｂに
接合剤であるハンダ９によって接続する。
【００２９】なお、ボンディング領域３ｂは、ハーフエ
ッチングによってその底面側を除去し、この部分に封止
体６が形成してある。これは、ボンディング領域３ｂの
底面が露出していると、配線基板に実装する際にタブ３
を接続するハンダ９が隣接するリード４を接続するハン
ダ９と一体化してしまうハンダブリッジが生じるのを防
止するためである。
ッチングによってその底面側を除去し、この部分に封止
体６が形成してある。これは、ボンディング領域３ｂの
底面が露出していると、配線基板に実装する際にタブ３
を接続するハンダ９が隣接するリード４を接続するハン
ダ９と一体化してしまうハンダブリッジが生じるのを防
止するためである。
【００３０】このように、タブ３の露出部分を接地電源
用外部端子として用いるため、リード４を外部端子とし
て用いていた従来の半導体装置と比較して、伝送経路が
短縮され、その断面積が増加するため、接地伝送経路の
低インダクタンス・低抵抗化を図ることが可能となり、
ボンディングワイヤの短縮によって低インピーダンス化
を図ることが可能となる。これによって、アイソレーシ
ョン特性が向上し、ＲＦ特性が格段に向上する。
用外部端子として用いるため、リード４を外部端子とし
て用いていた従来の半導体装置と比較して、伝送経路が
短縮され、その断面積が増加するため、接地伝送経路の
低インダクタンス・低抵抗化を図ることが可能となり、
ボンディングワイヤの短縮によって低インピーダンス化
を図ることが可能となる。これによって、アイソレーシ
ョン特性が向上し、ＲＦ特性が格段に向上する。
【００３１】また、図９に封止体を透過して平面図を示
し、図９中のａ‐ａ線に沿った縦断面図を図１０に示す
本実施の形態の変形例では、接地用のリード４をタブに
直接接続して一体化し、リード４の一部をボンディング
領域３ｂとしている。このため半導体チップ１とのボン
ディングを１本のボンディングワイヤで行なうことがで
きる。この場合に、タブ３とリード４との間をハーフエ
ッチングしてあるが、この構成によって、前述したハン
ダブリッジを防止するとともに、前述した実施の形態の
分離部１０に相当する機能を発揮する。即ち、ハーフエ
ッチングされた部分に充填された樹脂によってリード４
の上に位置する樹脂がリード４と一体化されて近傍の樹
脂と挙動をともにすることとなり、樹脂とリード４のボ
ンディング領域３ｂとの間に生じるずれが小さくなるた
め、ボンディングワイヤ５に大きな剪断応力が加えられ
ることがなくなる。
し、図９中のａ‐ａ線に沿った縦断面図を図１０に示す
本実施の形態の変形例では、接地用のリード４をタブに
直接接続して一体化し、リード４の一部をボンディング
領域３ｂとしている。このため半導体チップ１とのボン
ディングを１本のボンディングワイヤで行なうことがで
きる。この場合に、タブ３とリード４との間をハーフエ
ッチングしてあるが、この構成によって、前述したハン
ダブリッジを防止するとともに、前述した実施の形態の
分離部１０に相当する機能を発揮する。即ち、ハーフエ
ッチングされた部分に充填された樹脂によってリード４
の上に位置する樹脂がリード４と一体化されて近傍の樹
脂と挙動をともにすることとなり、樹脂とリード４のボ
ンディング領域３ｂとの間に生じるずれが小さくなるた
め、ボンディングワイヤ５に大きな剪断応力が加えられ
ることがなくなる。
【００３２】また本実施の形態は、図９に封止体を透過
して平面図を示し、図９中のａ‐ａ線に沿った縦断面図
を図１０に示す本実施の形態の変形例のように、通常の
タブ３の周縁部をボンディング領域３ｂとして実施する
こともできる。従来のリードフレームをそのまま流用す
ることも可能となり、本発明の実施が容易となる。
して平面図を示し、図９中のａ‐ａ線に沿った縦断面図
を図１０に示す本実施の形態の変形例のように、通常の
タブ３の周縁部をボンディング領域３ｂとして実施する
こともできる。従来のリードフレームをそのまま流用す
ることも可能となり、本発明の実施が容易となる。
【００３３】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。
【００３４】例えば、以上の説明では、主として本発明
者によってなされた発明をその背景となった利用分野で
あるＱＦＰ型或いはＱＦＮ型半導体装置に適用した場合
について説明したが、それに限定されるものではなく、
本発明は、他の形式の表面実装型半導体装置にも広く適
用が可能である。
者によってなされた発明をその背景となった利用分野で
あるＱＦＰ型或いはＱＦＮ型半導体装置に適用した場合
について説明したが、それに限定されるものではなく、
本発明は、他の形式の表面実装型半導体装置にも広く適
用が可能である。
【００３５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、伝送経路が短縮され、その断面
積が増加するため、接地伝送経路の低インダクタンス・
低抵抗化を図ることが可能となるという効果がある。 （２）本発明によれば、ボンディングワイヤの短縮によ
って低インピーダンス化を図ることが可能となるという
効果がある。 （３）本発明によれば、上記効果（１）（２）により、
アイソレーション特性が向上するという効果がある。 （４）本発明によれば、上記効果（２）（１）により、
ＲＦ特性が格段に向上するという効果がある。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）本発明によれば、伝送経路が短縮され、その断面
積が増加するため、接地伝送経路の低インダクタンス・
低抵抗化を図ることが可能となるという効果がある。 （２）本発明によれば、ボンディングワイヤの短縮によ
って低インピーダンス化を図ることが可能となるという
効果がある。 （３）本発明によれば、上記効果（１）（２）により、
アイソレーション特性が向上するという効果がある。 （４）本発明によれば、上記効果（２）（１）により、
ＲＦ特性が格段に向上するという効果がある。
【図１】本発明の一実施の形態である半導体装置を示す
平面図である。
平面図である。
【図２】図１中のａ‐ａ線に沿った縦断面図である。
【図３】本実施の形態の分離部を示す部分平面図であ
る。
る。
【図４】図３中のａ‐ａ線に沿った縦断面図である。
【図５】本発明の一実施の形態の変形例を示す平面図で
ある。
ある。
【図６】本例の段上げ部分を示す部分平面図である。
【図７】本発明の他の実施の形態である半導体装置を示
す平面図である。
す平面図である。
【図８】図７中のａ‐ａ線に沿った縦断面図である。
【図９】本発明の他の実施の形態の変形例である半導体
装置を示す平面図である。
装置を示す平面図である。
【図１０】図９中のａ‐ａ線に沿った縦断面図である。
【図１１】本発明の一実施の形態である半導体装置の変
形例を示す縦断面図である。
形例を示す縦断面図である。
【図１２】図１１中のａ‐ａ線に沿った縦断面図であ
る。
る。
１…半導体チップ、２…接合剤、３…タブ、３ａ…半導
体チップ搭載領域、３ｂ…ボンディング領域、４…リー
ド、４ａ…インナーリード、４ｂ…アウターリード、５
…ボンディングワイヤ、６…封止体、７…配線層、８…
基体、９…ハンダ、１０…分離部、１１…タブ吊りリー
ド。
体チップ搭載領域、３ｂ…ボンディング領域、４…リー
ド、４ａ…インナーリード、４ｂ…アウターリード、５
…ボンディングワイヤ、６…封止体、７…配線層、８…
基体、９…ハンダ、１０…分離部、１１…タブ吊りリー
ド。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 俊 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 DA10 FA00 5F044 AA01 AA11 5F067 AA00 AB02 BC13 BD00
Claims (5)
- 【請求項１】 タブの半導体チップ搭載領域に搭載した
半導体チップと、このタブの周囲に配置され封止体外に
露出して外部端子となるリードとを電気的に接続した半
導体装置において、 前記タブのボンディング領域と半導体チップの電源回路
用のパッドとを電気的に接続し、前記タブの一部を前記
封止体外に露出させ、このタブの露出部分を半導体装置
の電源用外部端子とすることを特徴とする半導体装置。 - 【請求項２】 タブの半導体チップ搭載領域に搭載した
半導体チップと、このタブの周囲に配置され封止体外に
露出して外部端子となるリードとを電気的に接続した半
導体装置において、 前記タブのボンディング領域と半導体チップの接地電源
用のパッドとを電気的に接続し、前記タブの底面を前記
封止体の底面から露出させ、この露出しているタブの底
面を半導体装置の接地電源用外部端子とすることを特徴
とする半導体装置。 - 【請求項３】 前記タブのボンディング領域の高さが、
タブの半導体チップ搭載領域の高さとは異なっており、
半導体チップのパッドの高さに近付けられていることを
特徴とする請求項１又は請求項２に記載の半導体装置。 - 【請求項４】 前記タブのボンディング領域と半導体チ
ップ搭載領域との間に孔或いはスリットが設けられてい
ることを特徴とする請求項１乃至請求項３の何れか一項
に記載の半導体装置。 - 【請求項５】 タブの半導体チップ搭載領域に搭載した
半導体チップと、このタブの周囲に配置され封止体外に
露出して外部端子となるリードとを電気的に接続する半
導体装置の製造方法において、 タブの半導体チップ搭載領域に半導体チップを搭載する
工程と、 前記半導体チップのパッドとリードとをボンディング
し、前記半導体チップの接地電源用のパッドとタブのボ
ンディング領域とをボンディングする工程と、 前記タブの底面を露出させて封止体を形成する工程とを
有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296380A JP2002110889A (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000296380A JP2002110889A (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005195940A Division JP4252563B2 (ja) | 2005-07-05 | 2005-07-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110889A true JP2002110889A (ja) | 2002-04-12 |
| JP2002110889A5 JP2002110889A5 (ja) | 2005-06-23 |
Family
ID=18778669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000296380A Withdrawn JP2002110889A (ja) | 2000-09-28 | 2000-09-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002110889A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258159A (ja) * | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | 半導体装置 |
| JP2011014758A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | リードフレーム及びこれを用いた電子部品 |
| CN110299341A (zh) * | 2013-06-14 | 2019-10-01 | 瑞萨电子株式会社 | 半导体器件和电子器件 |
| WO2020095474A1 (ja) * | 2018-11-06 | 2020-05-14 | パナソニックＩｐマネジメント株式会社 | 回路基板 |
| JP7475944B2 (ja) | 2020-04-17 | 2024-04-30 | ルビコン株式会社 | コンデンサデバイス、パワーユニット及びコンデンサデバイスの製造方法 |
-
2000
- 2000-09-28 JP JP2000296380A patent/JP2002110889A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010258159A (ja) * | 2009-04-23 | 2010-11-11 | Renesas Electronics Corp | 半導体装置 |
| JP2011014758A (ja) * | 2009-07-03 | 2011-01-20 | Renesas Electronics Corp | リードフレーム及びこれを用いた電子部品 |
| CN110299341A (zh) * | 2013-06-14 | 2019-10-01 | 瑞萨电子株式会社 | 半导体器件和电子器件 |
| CN110299341B (zh) * | 2013-06-14 | 2022-11-04 | 瑞萨电子株式会社 | 半导体器件和电子器件 |
| WO2020095474A1 (ja) * | 2018-11-06 | 2020-05-14 | パナソニックＩｐマネジメント株式会社 | 回路基板 |
| JP7475944B2 (ja) | 2020-04-17 | 2024-04-30 | ルビコン株式会社 | コンデンサデバイス、パワーユニット及びコンデンサデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6627981B2 (en) | Resin-packaged semiconductor device | |
| US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| JPH05109972A (ja) | リードフレーム及び集積回路チツプのパツケージ・アセンブリ | |
| KR100369907B1 (ko) | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP3839178B2 (ja) | 半導体装置 | |
| US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
| JP2003086726A (ja) | 高電力モノリシックマイクロ波集積回路パッケージ | |
| WO2007018473A1 (en) | Leadframe and semiconductor package | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JP4252563B2 (ja) | 半導体装置 | |
| KR100248035B1 (ko) | 반도체 패키지 | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| US20040159929A1 (en) | Semiconductor die package having two die paddles | |
| KR100379089B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| JP2004349397A (ja) | 半導体装置およびそれに用いられるリードフレーム | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2005142284A (ja) | 半導体装置 | |
| KR100212392B1 (ko) | 반도체 패키지 | |
| KR100381836B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20041005 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050506 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A761 | Written withdrawal of application |
Effective date: 20050706 Free format text: JAPANESE INTERMEDIATE CODE: A761 |