JP2001267484A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001267484A JP2001267484A JP2000070817A JP2000070817A JP2001267484A JP 2001267484 A JP2001267484 A JP 2001267484A JP 2000070817 A JP2000070817 A JP 2000070817A JP 2000070817 A JP2000070817 A JP 2000070817A JP 2001267484 A JP2001267484 A JP 2001267484A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- lead
- semiconductor device
- chip
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
(57)【要約】
【課題】 タブ露出構造の小形の半導体装置においてタ
ブまたはタブ吊りリードとリードのショートを防止す
る。 【解決手段】 半導体チップ２が樹脂封止されて形成さ
れた封止部３と、チップ支持面１ｃとその反対側の露出
面１ｄとを備え、かつチップ支持面１ｃの周縁部に露出
面１ｄより迫り出した突出部１ｆが形成されたタブ１ｂ
と、タブ１ｂから延在し、かつ封止部３の裏面３ａに露
出するタブ吊りリード１ｅと、タブ１ｂの周囲に配置さ
れ、かつ封止部３の裏面３ａの外周端部に被接続面１ｇ
を露出して配置された複数のリード１ａと、半導体チッ
プ２のパッド２ａとリード１ａとを接続するボンディン
グワイヤ４とからなり、タブ１ｂの露出面１ｄの面積を
チップ支持面１ｃより小さくして、チップ支持面１ｃの
チップ搭載領域を確保しつつ、封止部３の裏面３ａのタ
ブ１ｂとリード１ａのクリアランスを確保する。
ブまたはタブ吊りリードとリードのショートを防止す
る。 【解決手段】 半導体チップ２が樹脂封止されて形成さ
れた封止部３と、チップ支持面１ｃとその反対側の露出
面１ｄとを備え、かつチップ支持面１ｃの周縁部に露出
面１ｄより迫り出した突出部１ｆが形成されたタブ１ｂ
と、タブ１ｂから延在し、かつ封止部３の裏面３ａに露
出するタブ吊りリード１ｅと、タブ１ｂの周囲に配置さ
れ、かつ封止部３の裏面３ａの外周端部に被接続面１ｇ
を露出して配置された複数のリード１ａと、半導体チッ
プ２のパッド２ａとリード１ａとを接続するボンディン
グワイヤ４とからなり、タブ１ｂの露出面１ｄの面積を
チップ支持面１ｃより小さくして、チップ支持面１ｃの
チップ搭載領域を確保しつつ、封止部３の裏面３ａのタ
ブ１ｂとリード１ａのクリアランスを確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、タブ露出構造の小形の半導体装置のタブま
たはタブ吊りリードとリードのショート防止に適用して
有効な技術に関する。
関し、特に、タブ露出構造の小形の半導体装置のタブま
たはタブ吊りリードとリードのショート防止に適用して
有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った半導体装置として、ＣＳＰ
（Chip Size Package またはChip Scale Package) ある
いはＱＦＮ（Quad Flat Non-leaded Package) と呼ばれ
るチップサイズまたは半導体チップより若干大きい程度
の小形半導体パッケージが開発されている。
（Chip Size Package またはChip Scale Package) ある
いはＱＦＮ（Quad Flat Non-leaded Package) と呼ばれ
るチップサイズまたは半導体チップより若干大きい程度
の小形半導体パッケージが開発されている。
【０００４】これら小形半導体パッケージのうち、比較
的少ピン系のものに、低コスト化のためにリードフレー
ムを使用して組み立てられるものがあり、さらに、この
構造の小形半導体パッケージのうち、パワー系ＩＣ（In
tegrated Circuit）などでは放熱機能が必要となるた
め、半導体チップを支持するタブを封止部の裏面（半導
体装置実装側の面）に露出させる構造のものが考案され
ている。
的少ピン系のものに、低コスト化のためにリードフレー
ムを使用して組み立てられるものがあり、さらに、この
構造の小形半導体パッケージのうち、パワー系ＩＣ（In
tegrated Circuit）などでは放熱機能が必要となるた
め、半導体チップを支持するタブを封止部の裏面（半導
体装置実装側の面）に露出させる構造のものが考案され
ている。
【０００５】なお、リードフレームを用いて組み立てる
ＱＦＮの構造については、例えば、株式会社プレスジャ
ーナル１９９８年７月２７日発行、「月刊Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｗｏｒｌｄ増刊号'9９半導体組立・検
査技術」、５３〜５７頁に記載されており、さらに、特
開平８−８３８７０号公報には、タブ露出構造の半導体
装置が記載されている。
ＱＦＮの構造については、例えば、株式会社プレスジャ
ーナル１９９８年７月２７日発行、「月刊Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ Ｗｏｒｌｄ増刊号'9９半導体組立・検
査技術」、５３〜５７頁に記載されており、さらに、特
開平８−８３８７０号公報には、タブ露出構造の半導体
装置が記載されている。
【０００６】
【発明が解決しようとする課題】ところが、前記した技
術のタブ露出構造の小形の半導体装置（ＱＦＮ）では、
タブとこれを支持するタブ吊りリード（吊りリード）と
が封止部の裏面（半導体装置実装側の面）に露出するた
め、実装基板などへの実装時に半導体装置が位置ずれを
起こした場合、タブとリードとが、半田あるいは実装基
板の端子などの金属層によって接続し、これによってシ
ョートを引き起こすという問題が発生する。
術のタブ露出構造の小形の半導体装置（ＱＦＮ）では、
タブとこれを支持するタブ吊りリード（吊りリード）と
が封止部の裏面（半導体装置実装側の面）に露出するた
め、実装基板などへの実装時に半導体装置が位置ずれを
起こした場合、タブとリードとが、半田あるいは実装基
板の端子などの金属層によって接続し、これによってシ
ョートを引き起こすという問題が発生する。
【０００７】また、小形の半導体装置であるため、封止
部の裏面においてタブ吊りリードとこれの近傍に配置さ
れたリードとの距離も非常に近く、その結果、タブ吊り
リードとリードのクリアランスが非常に少ない。
部の裏面においてタブ吊りリードとこれの近傍に配置さ
れたリードとの距離も非常に近く、その結果、タブ吊り
リードとリードのクリアランスが非常に少ない。
【０００８】したがって、実装基板への実装時に半導体
装置が位置ずれを起こした場合や、あるいはタブ吊りリ
ードとリードに導電性異物が付着した場合などにタブ吊
りリードとリードでショートを引き起こすという問題が
発生する。
装置が位置ずれを起こした場合や、あるいはタブ吊りリ
ードとリードに導電性異物が付着した場合などにタブ吊
りリードとリードでショートを引き起こすという問題が
発生する。
【０００９】本発明の目的は、タブまたはタブ吊りリー
ドとリードのショート防止を図るタブ露出構造の半導体
装置およびその製造方法を提供することにある。
ドとリードのショート防止を図るタブ露出構造の半導体
装置およびその製造方法を提供することにある。
【００１０】さらに、本発明のその他の目的は、放熱効
果の向上を図るとともに、実装基板の配線レイアウトの
自由度を増やすタブ露出構造の半導体装置およびその製
造方法を提供することにある。
果の向上を図るとともに、実装基板の配線レイアウトの
自由度を増やすタブ露出構造の半導体装置およびその製
造方法を提供することにある。
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１３】すなわち、本発明の半導体装置は、半導体
チップが樹脂封止されて形成された封止部と、前記半導
体チップを支持するチップ支持面と前記封止部の半導体
装置実装側の面に露出する露出面とを備え、前記チップ
支持面の周縁部に前記露出面より迫り出した突出部が形
成されたタブと、前記タブの周囲に配置され、前記封止
部の前記半導体装置実装側の面に露出する複数のリード
と、前記半導体チップの表面電極とこれに対応する前記
リードとを接続する接続部材とを有するものである。
チップが樹脂封止されて形成された封止部と、前記半導
体チップを支持するチップ支持面と前記封止部の半導体
装置実装側の面に露出する露出面とを備え、前記チップ
支持面の周縁部に前記露出面より迫り出した突出部が形
成されたタブと、前記タブの周囲に配置され、前記封止
部の前記半導体装置実装側の面に露出する複数のリード
と、前記半導体チップの表面電極とこれに対応する前記
リードとを接続する接続部材とを有するものである。
【００１４】本発明によれば、タブのチップ支持面の周
縁部に露出面より迫り出した突出部が形成されているた
め、タブにおける半導体チップの搭載領域を確保しつ
つ、封止部の裏面におけるタブとリードのクリアランス
を十分に確保することができ、これによって、タブとリ
ードのショートを防止できる。
縁部に露出面より迫り出した突出部が形成されているた
め、タブにおける半導体チップの搭載領域を確保しつ
つ、封止部の裏面におけるタブとリードのクリアランス
を十分に確保することができ、これによって、タブとリ
ードのショートを防止できる。
【００１５】また、本発明の半導体装置は、半導体チッ
プが樹脂封止されて形成された封止部と、前記半導体チ
ップを支持するチップ支持面と前記封止部の半導体装置
実装側の面に露出する露出面とを備えたタブと、前記タ
ブから延在し、先端部が前記封止部の前記半導体装置実
装側の面に向かうように形成された吊り部を備え、前記
吊り部が前記封止部内に埋め込まれた吊りリードと、前
記タブの周囲に配置され、前記封止部の前記半導体装置
実装側の面に露出する複数のリードと、前記半導体チッ
プの表面電極とこれに対応する前記リードとを接続する
接続部材とを有するものである。
プが樹脂封止されて形成された封止部と、前記半導体チ
ップを支持するチップ支持面と前記封止部の半導体装置
実装側の面に露出する露出面とを備えたタブと、前記タ
ブから延在し、先端部が前記封止部の前記半導体装置実
装側の面に向かうように形成された吊り部を備え、前記
吊り部が前記封止部内に埋め込まれた吊りリードと、前
記タブの周囲に配置され、前記封止部の前記半導体装置
実装側の面に露出する複数のリードと、前記半導体チッ
プの表面電極とこれに対応する前記リードとを接続する
接続部材とを有するものである。
【００１６】本発明によれば、封止部の裏面において吊
りリードはその先端部以外の箇所は露出しないため、吊
りリードとリードのクリアランスを十分に確保すること
ができる。
りリードはその先端部以外の箇所は露出しないため、吊
りリードとリードのクリアランスを十分に確保すること
ができる。
【００１７】その結果、吊りリードとリードのショート
を防止できる。
を防止できる。
【００１８】また、本発明の半導体装置の製造方法は、
半導体チップを支持するチップ支持面と前記半導体チッ
プを樹脂封止して形成される封止部の半導体装置実装側
の面に露出する露出面とを備えたタブを有し、前記タブ
の前記チップ支持面の周縁部に前記露出面より迫り出し
た突出部が形成されたリードフレームを準備する工程
と、前記リードフレームの前記タブの前記チップ支持面
と前記半導体チップとを接合する工程と、前記半導体チ
ップの表面電極とこれに対応する前記リードフレームの
リードとを接続部材によって接続する工程と、前記タブ
の前記チップ支持面の前記突出部のチップ支持側と反対
側に封止用樹脂を回り込ませるとともに、前記タブの前
記露出面を前記封止部の前記半導体装置実装側の面に露
出させて前記封止部を形成して前記半導体チップを樹脂
封止する工程と、前記リードを前記リードフレームから
切断分離する工程とを有するものである。
半導体チップを支持するチップ支持面と前記半導体チッ
プを樹脂封止して形成される封止部の半導体装置実装側
の面に露出する露出面とを備えたタブを有し、前記タブ
の前記チップ支持面の周縁部に前記露出面より迫り出し
た突出部が形成されたリードフレームを準備する工程
と、前記リードフレームの前記タブの前記チップ支持面
と前記半導体チップとを接合する工程と、前記半導体チ
ップの表面電極とこれに対応する前記リードフレームの
リードとを接続部材によって接続する工程と、前記タブ
の前記チップ支持面の前記突出部のチップ支持側と反対
側に封止用樹脂を回り込ませるとともに、前記タブの前
記露出面を前記封止部の前記半導体装置実装側の面に露
出させて前記封止部を形成して前記半導体チップを樹脂
封止する工程と、前記リードを前記リードフレームから
切断分離する工程とを有するものである。
【００１９】さらに、本発明の半導体装置の製造方法
は、半導体チップを支持するチップ支持面が形成された
タブとこれの周囲に配置された複数のリードとを有し、
前記タブを支持する吊りリードに前記タブと前記リード
とに段差を設ける吊り部が形成されたリードフレームを
準備する工程と、前記リードフレームの前記タブの前記
チップ支持面と前記半導体チップとを接合する工程と、
前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、モールド金型の上金型と下金型とによって前記
吊りリードおよび前記リードのそれぞれ一部をクランプ
して前記上金型または前記下金型の何れか一方の合わせ
面に前記タブおよび前記リードを配置する工程と、前記
吊りリードの前記吊り部を封止用樹脂によって覆うとと
もに、前記タブの前記チップ支持面と反対側の露出面を
封止部の半導体装置実装側の面に露出させて前記封止部
を形成して前記半導体チップを樹脂封止する工程と、前
記リードおよび前記吊りリードを前記リードフレームか
ら切断分離する工程とを有するものである。
は、半導体チップを支持するチップ支持面が形成された
タブとこれの周囲に配置された複数のリードとを有し、
前記タブを支持する吊りリードに前記タブと前記リード
とに段差を設ける吊り部が形成されたリードフレームを
準備する工程と、前記リードフレームの前記タブの前記
チップ支持面と前記半導体チップとを接合する工程と、
前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、モールド金型の上金型と下金型とによって前記
吊りリードおよび前記リードのそれぞれ一部をクランプ
して前記上金型または前記下金型の何れか一方の合わせ
面に前記タブおよび前記リードを配置する工程と、前記
吊りリードの前記吊り部を封止用樹脂によって覆うとと
もに、前記タブの前記チップ支持面と反対側の露出面を
封止部の半導体装置実装側の面に露出させて前記封止部
を形成して前記半導体チップを樹脂封止する工程と、前
記リードおよび前記吊りリードを前記リードフレームか
ら切断分離する工程とを有するものである。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２１】（実施の形態１）図１は本発明の実施の形
態１による半導体装置（ＱＦＮ）の構造の一例を示す図
であり、（ａ）は平面図、（ｂ）は側面図、図２は図１
に示す半導体装置の構造を示す図であり、（ａ）は底面
図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図、図３は図
１に示す半導体装置の製造方法における組み立て手順の
一例を示す製造プロセスフロー図、図４（ａ),（ｂ),
（ｃ),（ｄ）は図１に示す半導体装置の製造方法におけ
る主要工程に対応した組み立て状態の一例を示す断面
図、図５は図１に示す半導体装置の実装基板への実装状
態の構造の一例を示す断面図であり、（ａ）は適正位置
実装、（ｂ）は位置ずれ実装である。
態１による半導体装置（ＱＦＮ）の構造の一例を示す図
であり、（ａ）は平面図、（ｂ）は側面図、図２は図１
に示す半導体装置の構造を示す図であり、（ａ）は底面
図、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図、図３は図
１に示す半導体装置の製造方法における組み立て手順の
一例を示す製造プロセスフロー図、図４（ａ),（ｂ),
（ｃ),（ｄ）は図１に示す半導体装置の製造方法におけ
る主要工程に対応した組み立て状態の一例を示す断面
図、図５は図１に示す半導体装置の実装基板への実装状
態の構造の一例を示す断面図であり、（ａ）は適正位置
実装、（ｂ）は位置ずれ実装である。
【００２２】図１に示す半導体装置は、樹脂封止形で、
かつ面実装形の小形半導体パッケージであり、本実施の
形態１ではこの半導体装置の一例として、ＱＦＮ５を取
り上げて説明する。
かつ面実装形の小形半導体パッケージであり、本実施の
形態１ではこの半導体装置の一例として、ＱＦＮ５を取
り上げて説明する。
【００２３】なお、ＱＦＮ５は、例えば、パワー系ＩＣ
などを搭載するものであり、したがって、放熱機能が必
要となるため、半導体チップ２を支持するチップ支持部
であるタブ１ｂの裏面（チップ支持面１ｃと反対側の
面）側を、樹脂モールドによって形成された封止部３の
半導体装置実装側の面（以降、裏面３ａという）に露出
させたタブ露出構造のものである。
などを搭載するものであり、したがって、放熱機能が必
要となるため、半導体チップ２を支持するチップ支持部
であるタブ１ｂの裏面（チップ支持面１ｃと反対側の
面）側を、樹脂モールドによって形成された封止部３の
半導体装置実装側の面（以降、裏面３ａという）に露出
させたタブ露出構造のものである。
【００２４】また、ＱＦＮ５は、図２（ａ）に示すよう
に、複数のリード１ａの被接続面１ｇが、封止部３の裏
面３ａの外周端部に並んで露出して配置されたペリフェ
ラル形のものであり、各リード１ａは、封止部３に埋め
込まれたインナリードと、封止部３の裏面３ａに露出す
るアウタリードとの両者の機能を兼ねている。
に、複数のリード１ａの被接続面１ｇが、封止部３の裏
面３ａの外周端部に並んで露出して配置されたペリフェ
ラル形のものであり、各リード１ａは、封止部３に埋め
込まれたインナリードと、封止部３の裏面３ａに露出す
るアウタリードとの両者の機能を兼ねている。
【００２５】図１、図２を用いて、ＱＦＮ５の詳細構成
について説明すると、半導体チップ２が樹脂封止されて
形成された封止部３と、半導体チップ２を支持するチッ
プ支持面１ｃと封止部３の裏面３ａに露出する露出面１
ｄとを備え、かつチップ支持面１ｃの周縁部に露出面１
ｄより迫り出した突出部１ｆが形成されたタブ１ｂと、
タブ１ｂの４つの角部から延在するとともに、封止部３
の裏面３ａにその対角線上に配置されるタブ吊りリード
１ｅ（吊りリード）と、タブ１ｂの周囲に配置され、か
つ封止部３の裏面３ａの外周端部に並んで被接続面１ｇ
を露出して配置された複数のリード１ａと、半導体チッ
プ２のパッド（表面電極）２ａとこれに対応するリード
１ａとを接続するボンディングワイヤ（接続部材）４と
からなる。
について説明すると、半導体チップ２が樹脂封止されて
形成された封止部３と、半導体チップ２を支持するチッ
プ支持面１ｃと封止部３の裏面３ａに露出する露出面１
ｄとを備え、かつチップ支持面１ｃの周縁部に露出面１
ｄより迫り出した突出部１ｆが形成されたタブ１ｂと、
タブ１ｂの４つの角部から延在するとともに、封止部３
の裏面３ａにその対角線上に配置されるタブ吊りリード
１ｅ（吊りリード）と、タブ１ｂの周囲に配置され、か
つ封止部３の裏面３ａの外周端部に並んで被接続面１ｇ
を露出して配置された複数のリード１ａと、半導体チッ
プ２のパッド（表面電極）２ａとこれに対応するリード
１ａとを接続するボンディングワイヤ（接続部材）４と
からなる。
【００２６】すなわち、本実施の形態１のＱＦＮ５は、
タブ１ｂにおけるチップ支持面１ｃの外周近傍の周縁部
に突出部１ｆが設けられたことにより、露出面１ｄの面
積をチップ支持面１ｃの面積より小さく形成してタブ１
ｂの断面形状を図２（ｂ）に示すような逆台形形状とす
るものである。
タブ１ｂにおけるチップ支持面１ｃの外周近傍の周縁部
に突出部１ｆが設けられたことにより、露出面１ｄの面
積をチップ支持面１ｃの面積より小さく形成してタブ１
ｂの断面形状を図２（ｂ）に示すような逆台形形状とす
るものである。
【００２７】これにより、チップ支持面１ｃの大きさを
従来のものと同じにすれば、これによるチップ搭載領域
を従来のものと同様に確保しつつ、封止部３の裏面３ａ
に露出するタブ１ｂの露出面１ｄの大きさを従来のもの
より小さくすることができる。
従来のものと同じにすれば、これによるチップ搭載領域
を従来のものと同様に確保しつつ、封止部３の裏面３ａ
に露出するタブ１ｂの露出面１ｄの大きさを従来のもの
より小さくすることができる。
【００２８】その結果、封止部３の裏面３ａにおけるタ
ブ１ｂとリード１ａ間のクリアランスを十分に確保する
ことが可能になる。
ブ１ｂとリード１ａ間のクリアランスを十分に確保する
ことが可能になる。
【００２９】なお、タブ１ｂのチップ支持面１ｃの周縁
部における突出部１ｆの形成方法については、例えば、
図４（ａ）に示すようなリードフレーム１を形成する際
のエッチング加工時に一緒に形成する。
部における突出部１ｆの形成方法については、例えば、
図４（ａ）に示すようなリードフレーム１を形成する際
のエッチング加工時に一緒に形成する。
【００３０】すなわち、エッチングによって各リード１
ａやタブ１ｂおよびタブ吊りリード１ｅなどを形成する
際に、タブ１ｂにおけるチップ支持面１ｃの面積がその
反対側の露出面１ｄより明らかに大きくなるようにタブ
１ｂを形成する。
ａやタブ１ｂおよびタブ吊りリード１ｅなどを形成する
際に、タブ１ｂにおけるチップ支持面１ｃの面積がその
反対側の露出面１ｄより明らかに大きくなるようにタブ
１ｂを形成する。
【００３１】その際、突出部１ｆを、チップ支持面１ｃ
の外周に沿ってその全周の周縁部に設ける。なお、図２
（ｂ）に示すように、突出部１ｆの露出面１ｄからの迫
り出し量（Ｐ）は、リードフレーム１の厚さを（Ｔ）と
すると、例えば、約（Ｔ／２）以上であることがエッチ
ングによる加工上好ましい。
の外周に沿ってその全周の周縁部に設ける。なお、図２
（ｂ）に示すように、突出部１ｆの露出面１ｄからの迫
り出し量（Ｐ）は、リードフレーム１の厚さを（Ｔ）と
すると、例えば、約（Ｔ／２）以上であることがエッチ
ングによる加工上好ましい。
【００３２】また、図５に示すように、実装基板８にＱ
ＦＮ５を実装した際には、封止部３の裏面３ａに露出し
た各リード１ａの被接続面１ｇが、それぞれに対応する
実装基板８の基板側端子８ａと半田９を介して接続さ
れ、さらに、封止部３の裏面３ａに露出したタブ１ｂの
露出面１ｄが、これに対応する実装基板８のタブ接続部
８ｂと半田９を介して接続される。
ＦＮ５を実装した際には、封止部３の裏面３ａに露出し
た各リード１ａの被接続面１ｇが、それぞれに対応する
実装基板８の基板側端子８ａと半田９を介して接続さ
れ、さらに、封止部３の裏面３ａに露出したタブ１ｂの
露出面１ｄが、これに対応する実装基板８のタブ接続部
８ｂと半田９を介して接続される。
【００３３】なお、半導体チップ２は、タブ１ｂのチッ
プ支持面１ｃ上にダイボンド材（例えば、銀ペーストな
ど）によって固定されている。
プ支持面１ｃ上にダイボンド材（例えば、銀ペーストな
ど）によって固定されている。
【００３４】これにより、半導体チップ２から発せられ
る熱をタブ１ｂの露出面１ｄおよび半田９さらにタブ接
続部８ｂを介して実装基板８に伝達することができ、そ
の結果、ＱＦＮ５における放熱効果を高めている。
る熱をタブ１ｂの露出面１ｄおよび半田９さらにタブ接
続部８ｂを介して実装基板８に伝達することができ、そ
の結果、ＱＦＮ５における放熱効果を高めている。
【００３５】ここで、タブ１ｂ、タブ吊りリード１ｅお
よび各リード１ａは、例えば、銅などの薄板材によって
形成され、その厚さは、0.１５〜0.２ｍｍ程度である。
よび各リード１ａは、例えば、銅などの薄板材によって
形成され、その厚さは、0.１５〜0.２ｍｍ程度である。
【００３６】また、半導体チップ２のパッド２ａとこれ
に対応するリード１ａとを接続するボンディングワイヤ
４（接続部材）は、例えば、金線などである。
に対応するリード１ａとを接続するボンディングワイヤ
４（接続部材）は、例えば、金線などである。
【００３７】さらに、封止部３は、モールド方法による
樹脂封止によって形成され、その際用いられる図４
（ｃ）に示す封止用樹脂７は、例えば、熱硬化性のエポ
キシ樹脂などである。
樹脂封止によって形成され、その際用いられる図４
（ｃ）に示す封止用樹脂７は、例えば、熱硬化性のエポ
キシ樹脂などである。
【００３８】次に、本実施の形態１のＱＦＮ５の製造方
法を図３に示す製造プロセスフロー図にしたがって説明
する。
法を図３に示す製造プロセスフロー図にしたがって説明
する。
【００３９】まず、半導体チップ２を支持するチップ支
持面１ｃと、半導体チップ２を樹脂封止して形成される
封止部３の裏面３ａに露出する露出面１ｄとを備えたタ
ブ１ｂを有し、かつタブ１ｂのチップ支持面１ｃの周縁
部にその反対側の露出面１ｄより迫り出した突出部１ｆ
が形成された図４（ａ）に示すリードフレーム１を準備
する（ステップＳ１）。
持面１ｃと、半導体チップ２を樹脂封止して形成される
封止部３の裏面３ａに露出する露出面１ｄとを備えたタ
ブ１ｂを有し、かつタブ１ｂのチップ支持面１ｃの周縁
部にその反対側の露出面１ｄより迫り出した突出部１ｆ
が形成された図４（ａ）に示すリードフレーム１を準備
する（ステップＳ１）。
【００４０】すなわち、タブ１ｂにおけるチップ支持面
１ｃの面積がその反対側の露出面１ｄより明らかに大き
く形成されたリードフレーム１を準備する。
１ｃの面積がその反対側の露出面１ｄより明らかに大き
く形成されたリードフレーム１を準備する。
【００４１】その際のタブ１ｂのチップ支持面１ｃの周
縁部における突出部１ｆの露出面１ｄからの迫り出し量
（Ｐ）は、図２（ｂ）に示すように、リードフレーム１
の厚さ（Ｔ）の約（Ｔ／２）以上であるが、突出部１ｆ
の数値はこれに限定されるものではない。
縁部における突出部１ｆの露出面１ｄからの迫り出し量
（Ｐ）は、図２（ｂ）に示すように、リードフレーム１
の厚さ（Ｔ）の約（Ｔ／２）以上であるが、突出部１ｆ
の数値はこれに限定されるものではない。
【００４２】なお、リードフレーム１は、１枚のリード
フレーム１から複数個のＱＦＮ５を製造することが可能
な短冊状の細長い多連のものであり、したがって、１枚
のリードフレーム１には、１個のＱＦＮ５に対応したパ
ッケージ領域が複数個形成されている。
フレーム１から複数個のＱＦＮ５を製造することが可能
な短冊状の細長い多連のものであり、したがって、１枚
のリードフレーム１には、１個のＱＦＮ５に対応したパ
ッケージ領域が複数個形成されている。
【００４３】また、リードフレーム１は、例えば、銅
（Ｃｕ）などによって形成された薄板材であり、その厚
さは、例えば、0.１５〜0.２ｍｍ程度であるが、前記材
料や前記厚さなどは、これらに限定されるものではな
い。
（Ｃｕ）などによって形成された薄板材であり、その厚
さは、例えば、0.１５〜0.２ｍｍ程度であるが、前記材
料や前記厚さなどは、これらに限定されるものではな
い。
【００４４】一方、図３のステップＳ２に基づいて主面
２ｂに半導体集積回路が形成された半導体チップ２を準
備した後、半導体チップ２を供給する。
２ｂに半導体集積回路が形成された半導体チップ２を準
備した後、半導体チップ２を供給する。
【００４５】その後、ステップＳ３に示すように、リー
ドフレーム１のタブ１ｂのチップ支持面１ｃと半導体チ
ップ２の裏面２ｃ（主面２ｂと反対側の面）とを接合す
るダイボンディングを行う。
ドフレーム１のタブ１ｂのチップ支持面１ｃと半導体チ
ップ２の裏面２ｃ（主面２ｂと反対側の面）とを接合す
るダイボンディングを行う。
【００４６】すなわち、図４（ｂ）に示すように、リー
ドフレーム１のタブ１ｂにダイボンド材（例えば、銀ペ
ーストなど）を介して主面２ｂを上方に向けて半導体チ
ップ２を固定するダイボンディング（ペレットボンディ
ングまたはチップマウントともいう）を行う。
ドフレーム１のタブ１ｂにダイボンド材（例えば、銀ペ
ーストなど）を介して主面２ｂを上方に向けて半導体チ
ップ２を固定するダイボンディング（ペレットボンディ
ングまたはチップマウントともいう）を行う。
【００４７】その後、半導体チップ２のパッド２ａとこ
れに対応するリード１ａとを接続部材であるボンディン
グワイヤ４によってワイヤボンディングして接続する
（ステップＳ４）。
れに対応するリード１ａとを接続部材であるボンディン
グワイヤ４によってワイヤボンディングして接続する
（ステップＳ４）。
【００４８】これにより、半導体チップ２のパッド２ａ
とこれに対応するリード１ａとがボンディングワイヤ４
によって接続される。
とこれに対応するリード１ａとがボンディングワイヤ４
によって接続される。
【００４９】その後、ステップＳ５に示すように、モー
ルド（ここでは、トランスファーモールド）による半導
体チップ２の樹脂封止を行う。
ルド（ここでは、トランスファーモールド）による半導
体チップ２の樹脂封止を行う。
【００５０】ここでは、図４（ｃ）に示すように、モー
ルド金型６の上金型６ａと下金型６ｂとによってワイヤ
ボンディング後のリードフレーム１をクランプした後、
キャビティ６ｃ内に液状の封止用樹脂７を供給して樹脂
モールドを行う。
ルド金型６の上金型６ａと下金型６ｂとによってワイヤ
ボンディング後のリードフレーム１をクランプした後、
キャビティ６ｃ内に液状の封止用樹脂７を供給して樹脂
モールドを行う。
【００５１】その際、上金型６ａと下金型６ｂのクラン
プにより、下金型６ｂの合わせ面６ｄに、リードフレー
ム１のタブ１ｂの露出面１ｄとリード１ａの被接続面１
ｇとが密着する。
プにより、下金型６ｂの合わせ面６ｄに、リードフレー
ム１のタブ１ｂの露出面１ｄとリード１ａの被接続面１
ｇとが密着する。
【００５２】なお、モールド金型６における上金型６ａ
と下金型６ｂの関係は、リードフレーム１の表裏面の配
置向きによって逆転してもよい。
と下金型６ｂの関係は、リードフレーム１の表裏面の配
置向きによって逆転してもよい。
【００５３】この上金型６ａと下金型６ｂによるクラン
プ状態で、キャビティ６ｃ内に封止用樹脂７を充填させ
ることにより、タブ１ｂのチップ支持面１ｃの突出部１
ｆのチップ支持側と反対側に封止用樹脂７が回り込んで
封止部３が形成される。
プ状態で、キャビティ６ｃ内に封止用樹脂７を充填させ
ることにより、タブ１ｂのチップ支持面１ｃの突出部１
ｆのチップ支持側と反対側に封止用樹脂７が回り込んで
封止部３が形成される。
【００５４】その際、下金型６ｂの合わせ面６ｄに、リ
ードフレーム１のタブ１ｂの露出面１ｄとリード１ａの
被接続面１ｇとが密着していることにより、露出面１ｄ
および被接続面１ｇには封止用樹脂７が回り込まないた
め、図４（ｄ）に示すように、タブ１ｂの露出面１ｄと
各リード１ａの被接続面１ｇとを封止部３の裏面３ａに
露出させることができる。
ードフレーム１のタブ１ｂの露出面１ｄとリード１ａの
被接続面１ｇとが密着していることにより、露出面１ｄ
および被接続面１ｇには封止用樹脂７が回り込まないた
め、図４（ｄ）に示すように、タブ１ｂの露出面１ｄと
各リード１ａの被接続面１ｇとを封止部３の裏面３ａに
露出させることができる。
【００５５】なお、本実施の形態１のＱＦＮ５では、封
止用樹脂７の充填時に、タブ１ｂのチップ支持面１ｃの
突出部１ｆのチップ支持側と反対側に封止用樹脂７が回
り込んで封止部３が形成される。
止用樹脂７の充填時に、タブ１ｂのチップ支持面１ｃの
突出部１ｆのチップ支持側と反対側に封止用樹脂７が回
り込んで封止部３が形成される。
【００５６】すなわち、タブ１ｂにおいてそのチップ支
持面１ｃがその反対側の露出面１ｄより面積が大きいた
め、タブ１ｂのチップ支持面１ｃの周縁部の突出部１ｆ
の裏面側に封止用樹脂７が回り込んで封止部３が形成さ
れ、その結果、封止部形成後のタブ１ｂの封止部３から
の剥離を防止できる。
持面１ｃがその反対側の露出面１ｄより面積が大きいた
め、タブ１ｂのチップ支持面１ｃの周縁部の突出部１ｆ
の裏面側に封止用樹脂７が回り込んで封止部３が形成さ
れ、その結果、封止部形成後のタブ１ｂの封止部３から
の剥離を防止できる。
【００５７】その後、ステップＳ６に示すように、各リ
ード１ａおよびタブ吊りリード１ｅをリードフレーム１
から切断分離するリード切断（個片化）を行い、これに
より、図１、図２に示すＱＦＮ５を完成させる（ステッ
プＳ７）。
ード１ａおよびタブ吊りリード１ｅをリードフレーム１
から切断分離するリード切断（個片化）を行い、これに
より、図１、図２に示すＱＦＮ５を完成させる（ステッ
プＳ７）。
【００５８】また、図５は、ＱＦＮ５の実装基板８への
実装形態を示したものである。
実装形態を示したものである。
【００５９】すなわち、半田９を介してＱＦＮ５を実装
基板８に実装するものであり、リード１ａの被接続面１
ｇと実装基板８の基板側端子８ａとが、また、タブ１ｂ
の露出面１ｄと実装基板８のタブ接続部８ｂとがそれぞ
れ半田９を介して接続される。
基板８に実装するものであり、リード１ａの被接続面１
ｇと実装基板８の基板側端子８ａとが、また、タブ１ｂ
の露出面１ｄと実装基板８のタブ接続部８ｂとがそれぞ
れ半田９を介して接続される。
【００６０】なお、図５（ａ）は、ＱＦＮ実装時のＱＦ
Ｎ５の位置ずれがほとんどない適正位置実装を示すもの
であり、また、図５（ｂ）はＱＦＮ５の位置ずれが発生
した位置ずれ実装の場合である。
Ｎ５の位置ずれがほとんどない適正位置実装を示すもの
であり、また、図５（ｂ）はＱＦＮ５の位置ずれが発生
した位置ずれ実装の場合である。
【００６１】図５（ｂ）に示すように、ＱＦＮ５の位置
ずれ実装が行われた場合であっても、リード１ａとタブ
１ｂの露出面１ｄとのクリアランスが十分確保されてい
るため、リード１ａとタブ１ｂとがショートすることは
ない。
ずれ実装が行われた場合であっても、リード１ａとタブ
１ｂの露出面１ｄとのクリアランスが十分確保されてい
るため、リード１ａとタブ１ｂとがショートすることは
ない。
【００６２】本実施の形態１のＱＦＮ５（半導体装置）
およびその製造方法によれば、以下のような作用効果が
得られる。
およびその製造方法によれば、以下のような作用効果が
得られる。
【００６３】すなわち、タブ１ｂのチップ支持面１ｃの
周縁部にその反対側の露出面１ｄより迫り出した突出部
１ｆが形成されていることにより、タブ１ｂにおける半
導体チップ２の搭載領域を確保しつつ、露出面１ｄの面
積を小さくすることができる。
周縁部にその反対側の露出面１ｄより迫り出した突出部
１ｆが形成されていることにより、タブ１ｂにおける半
導体チップ２の搭載領域を確保しつつ、露出面１ｄの面
積を小さくすることができる。
【００６４】その結果、封止部３の裏面３ａにおけるタ
ブ１ｂとリード１ａ間のクリアランスを大きくして前記
クリアランスを十分に確保することができる。
ブ１ｂとリード１ａ間のクリアランスを大きくして前記
クリアランスを十分に確保することができる。
【００６５】これにより、ＱＦＮ５の実装基板８への実
装時に、図５（ａ) に示すように、ＱＦＮ５が位置ずれ
することなく適正位置実装であっても、また、図５
（ｂ) に示すように、位置ずれを起こした位置ずれ実装
であっても、タブ１ｂとリード１ａ間のクリアランスが
十分に確保されているため、タブ１ｂとリード１ａ間の
ショートを防止できる。
装時に、図５（ａ) に示すように、ＱＦＮ５が位置ずれ
することなく適正位置実装であっても、また、図５
（ｂ) に示すように、位置ずれを起こした位置ずれ実装
であっても、タブ１ｂとリード１ａ間のクリアランスが
十分に確保されているため、タブ１ｂとリード１ａ間の
ショートを防止できる。
【００６６】したがって、ＱＦＮ５の実装性を向上でき
る。さらに、タブ１ｂが露出した構造であるため、放熱
効果の向上を図ることができる。
る。さらに、タブ１ｂが露出した構造であるため、放熱
効果の向上を図ることができる。
【００６７】（実施の形態２）図６は本発明の実施の形
態２による半導体装置（ＱＦＮ）の構造の一例を示す断
面図、図７は図６に示す半導体装置の構造を示す図であ
り、（ａ）は底面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う
断面図、（ｃ）は（ａ）のＣ−Ｃ線に沿う断面図、図８
は図６に示す半導体装置の構造を示す図であり、（ａ）
は図７（ａ）のＤ部を拡大して示す部分底面図、（ｂ）
は（ａ）のＥ−Ｅ線に沿う断面図、図９（ａ),（ｂ),
（ｃ),（ｄ）は図６に示す半導体装置の製造方法におけ
る主要工程に対応した組み立て状態の一例を示す断面
図、図１０は図６に示す半導体装置の実装基板への実装
状態の構造の一例を示す断面図であり、（ａ）は適正位
置実装、（ｂ）は位置ずれ実装、図１１は図６に示す半
導体装置による実装基板の配線レイアウトの有効性の一
例を示す平面図であり、（ａ）は比較例の半導体装置を
用いた際の実装基板の配線レイアウト、（ｂ）は図６に
示す半導体装置を用いた際の実装基板の配線レイアウト
である。
態２による半導体装置（ＱＦＮ）の構造の一例を示す断
面図、図７は図６に示す半導体装置の構造を示す図であ
り、（ａ）は底面図、（ｂ）は（ａ）のＢ−Ｂ線に沿う
断面図、（ｃ）は（ａ）のＣ−Ｃ線に沿う断面図、図８
は図６に示す半導体装置の構造を示す図であり、（ａ）
は図７（ａ）のＤ部を拡大して示す部分底面図、（ｂ）
は（ａ）のＥ−Ｅ線に沿う断面図、図９（ａ),（ｂ),
（ｃ),（ｄ）は図６に示す半導体装置の製造方法におけ
る主要工程に対応した組み立て状態の一例を示す断面
図、図１０は図６に示す半導体装置の実装基板への実装
状態の構造の一例を示す断面図であり、（ａ）は適正位
置実装、（ｂ）は位置ずれ実装、図１１は図６に示す半
導体装置による実装基板の配線レイアウトの有効性の一
例を示す平面図であり、（ａ）は比較例の半導体装置を
用いた際の実装基板の配線レイアウト、（ｂ）は図６に
示す半導体装置を用いた際の実装基板の配線レイアウト
である。
【００６８】本実施の形態２の半導体装置は、実施の形
態１の半導体装置と同様に、封止部３の裏面３ａにタブ
１ｂの露出面１ｄが露出するタブ露出構造のＱＦＮ５で
あり、封止部３の裏面３ａの外周端部に複数のリード１
ａの被接続面１ｇが並んで露出するペリフェラル形のも
のである。
態１の半導体装置と同様に、封止部３の裏面３ａにタブ
１ｂの露出面１ｄが露出するタブ露出構造のＱＦＮ５で
あり、封止部３の裏面３ａの外周端部に複数のリード１
ａの被接続面１ｇが並んで露出するペリフェラル形のも
のである。
【００６９】なお、ＱＦＮ５の外観の平面構造と側面構
造については、実施の形態１で説明した図１に示すもの
と同様である。
造については、実施の形態１で説明した図１に示すもの
と同様である。
【００７０】本実施の形態２のＱＦＮ５の構成は、半導
体チップ２が樹脂封止されて形成された封止部３と、半
導体チップ２を支持するチップ支持面１ｃと封止部３の
裏面３ａに露出する露出面１ｄとを備えたタブ１ｂと、
タブ１ｂの４つの角部から延在し、かつその先端部が封
止部３の裏面３ａに向かうように形成された吊り部１ｈ
を備えるとともに、吊り部１ｈが封止部３内に埋め込ま
れたタブ吊りリード１ｅ（吊りリード）と、タブ１ｂの
周囲に配置され、かつ封止部３の裏面３ａの外周端部に
並んで被接続面１ｇを露出して配置された複数のリード
１ａと、半導体チップ２のパッド（表面電極）２ａとこ
れに対応するリード１ａとを接続するボンディングワイ
ヤ（接続部材）４とからなる。
体チップ２が樹脂封止されて形成された封止部３と、半
導体チップ２を支持するチップ支持面１ｃと封止部３の
裏面３ａに露出する露出面１ｄとを備えたタブ１ｂと、
タブ１ｂの４つの角部から延在し、かつその先端部が封
止部３の裏面３ａに向かうように形成された吊り部１ｈ
を備えるとともに、吊り部１ｈが封止部３内に埋め込ま
れたタブ吊りリード１ｅ（吊りリード）と、タブ１ｂの
周囲に配置され、かつ封止部３の裏面３ａの外周端部に
並んで被接続面１ｇを露出して配置された複数のリード
１ａと、半導体チップ２のパッド（表面電極）２ａとこ
れに対応するリード１ａとを接続するボンディングワイ
ヤ（接続部材）４とからなる。
【００７１】すなわち、本実施の形態２のＱＦＮ５は、
図９（ａ）に示すような、予め、タブ下げ加工（タブ１
ｂとリード１ａのリード厚さ方向の位置に段差を設けた
加工）されたリードフレーム１を用いて組み立てたもの
であり、モールド時に、図９（ｃ),（ｄ）に示すよう
に、タブ１ｂとリード１ａとタブ吊りリード１ｅの先端
部１ｉとをモールド金型６の同一の合わせ面６ｄによっ
てクランプしてモールドを行うことにより、タブ１ｂと
各リード１ａとタブ吊りリード１ｅの先端部１ｉとをＱ
ＦＮ５の高さ方向に対してほぼ同じ高さに配置するもの
である。
図９（ａ）に示すような、予め、タブ下げ加工（タブ１
ｂとリード１ａのリード厚さ方向の位置に段差を設けた
加工）されたリードフレーム１を用いて組み立てたもの
であり、モールド時に、図９（ｃ),（ｄ）に示すよう
に、タブ１ｂとリード１ａとタブ吊りリード１ｅの先端
部１ｉとをモールド金型６の同一の合わせ面６ｄによっ
てクランプしてモールドを行うことにより、タブ１ｂと
各リード１ａとタブ吊りリード１ｅの先端部１ｉとをＱ
ＦＮ５の高さ方向に対してほぼ同じ高さに配置するもの
である。
【００７２】したがって、タブ吊りリード１ｅにおける
先端部１ｉ以外の箇所である吊り部１ｈは、タブ下げ加
工によってタブ１ｂから斜め上方に延在した状態となっ
ているため、タブ吊りリード１ｅの先端部１ｉがモール
ド金型６のクランプによって合わせ面６ｄに押しつけら
れると、吊り部１ｈの途中箇所で下方に撓んだ（曲げら
れた）状態となり、この状態で封止用樹脂７の充填が行
われる。
先端部１ｉ以外の箇所である吊り部１ｈは、タブ下げ加
工によってタブ１ｂから斜め上方に延在した状態となっ
ているため、タブ吊りリード１ｅの先端部１ｉがモール
ド金型６のクランプによって合わせ面６ｄに押しつけら
れると、吊り部１ｈの途中箇所で下方に撓んだ（曲げら
れた）状態となり、この状態で封止用樹脂７の充填が行
われる。
【００７３】その結果、図９（ｄ）に示すように、モー
ルド時にタブ吊りリード１ｅの吊り部１ｈが封止用樹脂
７によって覆われ、これにより、図７（ｂ),（ｃ）およ
び図８（ｂ）に示すように、吊り部１ｈが封止部３内に
埋め込まれた構造となる。
ルド時にタブ吊りリード１ｅの吊り部１ｈが封止用樹脂
７によって覆われ、これにより、図７（ｂ),（ｃ）およ
び図８（ｂ）に示すように、吊り部１ｈが封止部３内に
埋め込まれた構造となる。
【００７４】したがって、図７（ａ）および図８（ａ）
に示すように、ＱＦＮ５の封止部３の裏面３ａの角部付
近（図７（ａ）に示すＤ部付近）においてタブ吊りリー
ド１ｅの吊り部１ｈの両脇に配置されたリード１ａ間に
は、吊り部１ｈが露出して配置されることがなくなるた
め、この２つのリード１ａ間のクリアランスを十分に確
保することができる。
に示すように、ＱＦＮ５の封止部３の裏面３ａの角部付
近（図７（ａ）に示すＤ部付近）においてタブ吊りリー
ド１ｅの吊り部１ｈの両脇に配置されたリード１ａ間に
は、吊り部１ｈが露出して配置されることがなくなるた
め、この２つのリード１ａ間のクリアランスを十分に確
保することができる。
【００７５】ここで、図６は、ＱＦＮ５におけるリード
１ａ箇所の断面構造を示したものである。
１ａ箇所の断面構造を示したものである。
【００７６】なお、本実施の形態２のＱＦＮ５のその他
の構造については、実施の形態１のＱＦＮ５と同様であ
るため、その重複説明は省略する。
の構造については、実施の形態１のＱＦＮ５と同様であ
るため、その重複説明は省略する。
【００７７】次に、本実施の形態２のＱＦＮ５の製造方
法を説明する。
法を説明する。
【００７８】本実施の形態２のＱＦＮ５の主要の組み立
て手順は、実施の形態１のＱＦＮ５と同様であるため、
実施の形態２のＱＦＮ５の製造についても図３に示す製
造プロセスフロー図を用いて説明する。
て手順は、実施の形態１のＱＦＮ５と同様であるため、
実施の形態２のＱＦＮ５の製造についても図３に示す製
造プロセスフロー図を用いて説明する。
【００７９】まず、半導体チップ２を支持するチップ支
持面１ｃが形成されたタブ１ｂとこれの周囲に配置され
た複数のリード１ａとを有し、かつタブ１ｂを支持する
タブ吊りリード１ｅ（吊りリード）にタブ１ｂとリード
１ａとに段差を設ける吊り部１ｈが形成された図９
（ａ）に示すリードフレーム１を準備する（ステップＳ
１）。
持面１ｃが形成されたタブ１ｂとこれの周囲に配置され
た複数のリード１ａとを有し、かつタブ１ｂを支持する
タブ吊りリード１ｅ（吊りリード）にタブ１ｂとリード
１ａとに段差を設ける吊り部１ｈが形成された図９
（ａ）に示すリードフレーム１を準備する（ステップＳ
１）。
【００８０】すなわち、タブ下げ加工が行われたリード
フレーム１を準備する。
フレーム１を準備する。
【００８１】ここで、前記タブ下げ加工は、各リード１
ａの位置（高さ）に対してタブ１ｂの位置（高さ）が低
くなるように施した曲げ加工であり、リードフレーム１
の製造工程において行うものである。その際、リードフ
レーム１の厚さが、例えば、0.１５〜0.２ｍｍ程度であ
る場合、タブ下げ量は、0.１ｍｍ程度である。
ａの位置（高さ）に対してタブ１ｂの位置（高さ）が低
くなるように施した曲げ加工であり、リードフレーム１
の製造工程において行うものである。その際、リードフ
レーム１の厚さが、例えば、0.１５〜0.２ｍｍ程度であ
る場合、タブ下げ量は、0.１ｍｍ程度である。
【００８２】なお、リードフレーム１は、例えば、銅
（Ｃｕ）などによって形成された薄板材であるが、リー
ドフレーム１の前記材料や前記厚さ、さらにタブ下げ量
については、これらに限定されるものではない。
（Ｃｕ）などによって形成された薄板材であるが、リー
ドフレーム１の前記材料や前記厚さ、さらにタブ下げ量
については、これらに限定されるものではない。
【００８３】一方、ステップＳ２に基づいて主面２ｂに
半導体集積回路が形成された半導体チップ２を準備した
後、半導体チップ２を供給する。
半導体集積回路が形成された半導体チップ２を準備した
後、半導体チップ２を供給する。
【００８４】その後、ステップＳ３に示すように、リー
ドフレーム１のタブ１ｂのチップ支持面１ｃと半導体チ
ップ２の裏面２ｃ（主面２ｂと反対側の面）とを接合す
るダイボンディングを行う。
ドフレーム１のタブ１ｂのチップ支持面１ｃと半導体チ
ップ２の裏面２ｃ（主面２ｂと反対側の面）とを接合す
るダイボンディングを行う。
【００８５】すなわち、図９（ｂ）に示すように、リー
ドフレーム１のタブ１ｂにダイボンド材（例えば、銀ペ
ーストなど）を介して主面２ｂを上方に向けて半導体チ
ップ２を固定するダイボンディングを行う。
ドフレーム１のタブ１ｂにダイボンド材（例えば、銀ペ
ーストなど）を介して主面２ｂを上方に向けて半導体チ
ップ２を固定するダイボンディングを行う。
【００８６】その後、半導体チップ２のパッド２ａとこ
れに対応するリード１ａとを接続部材であるボンディン
グワイヤ４によってワイヤボンディングして接続する
（ステップＳ４）。
れに対応するリード１ａとを接続部材であるボンディン
グワイヤ４によってワイヤボンディングして接続する
（ステップＳ４）。
【００８７】これにより、半導体チップ２のパッド２ａ
とこれに対応するリード１ａとがボンディングワイヤ４
によって接続される。
とこれに対応するリード１ａとがボンディングワイヤ４
によって接続される。
【００８８】その後、ステップＳ５に示すように、モー
ルド（ここでは、トランスファーモールド）による半導
体チップ２の樹脂封止を行う。
ルド（ここでは、トランスファーモールド）による半導
体チップ２の樹脂封止を行う。
【００８９】ここでは、図９（ｃ),（ｄ）に示すよう
に、モールド金型６の上金型６ａと下金型６ｂとによっ
てワイヤボンディング後のリードフレーム１のリード１
ａの一部およびタブ吊りリード１ｅの先端部１ｉ付近
（一部）をそれぞれクランプし、これにより、下金型６
ｂの合わせ面６ｄにタブ１ｂの露出面１ｄおよびリード
１ａの被接続面１ｇを密着配置する。
に、モールド金型６の上金型６ａと下金型６ｂとによっ
てワイヤボンディング後のリードフレーム１のリード１
ａの一部およびタブ吊りリード１ｅの先端部１ｉ付近
（一部）をそれぞれクランプし、これにより、下金型６
ｂの合わせ面６ｄにタブ１ｂの露出面１ｄおよびリード
１ａの被接続面１ｇを密着配置する。
【００９０】この際、タブ吊りリード１ｅにおける先端
部１ｉ以外の箇所である吊り部１ｈは、タブ下げ加工に
よってタブ１ｂから斜め上方に延在した状態となってい
るため、タブ吊りリード１ｅの先端部１ｉ付近がモール
ド金型６のクランプによって合わせ面６ｄに押しつけら
れると、吊り部１ｈの途中箇所で下方に撓んだ（曲げら
れた）状態となり、この状態で封止用樹脂７の充填が行
われる。
部１ｉ以外の箇所である吊り部１ｈは、タブ下げ加工に
よってタブ１ｂから斜め上方に延在した状態となってい
るため、タブ吊りリード１ｅの先端部１ｉ付近がモール
ド金型６のクランプによって合わせ面６ｄに押しつけら
れると、吊り部１ｈの途中箇所で下方に撓んだ（曲げら
れた）状態となり、この状態で封止用樹脂７の充填が行
われる。
【００９１】したがって、この上金型６ａと下金型６ｂ
とによるクランプ状態で、キャビティ６ｃ内に封止用樹
脂７を充填させることにより、図９（ｄ）に示すよう
に、タブ吊りリード１ｅの吊り部１ｈが封止用樹脂７に
よって覆われ、これにより、図７（ｂ),（ｃ）および図
８（ｂ）に示すように、吊り部１ｈが封止部３内に埋め
込まれた構造となる。
とによるクランプ状態で、キャビティ６ｃ内に封止用樹
脂７を充填させることにより、図９（ｄ）に示すよう
に、タブ吊りリード１ｅの吊り部１ｈが封止用樹脂７に
よって覆われ、これにより、図７（ｂ),（ｃ）および図
８（ｂ）に示すように、吊り部１ｈが封止部３内に埋め
込まれた構造となる。
【００９２】その結果、図７（ａ）および図８（ａ）に
示すように、ＱＦＮ５の封止部３の裏面３ａの角部付近
（図７（ａ）に示すＤ部付近）においてタブ吊りリード
１ｅの吊り部１ｈの両脇に配置されたリード１ａ間に
は、吊り部１ｈが露出して配置されることがなくなる。
示すように、ＱＦＮ５の封止部３の裏面３ａの角部付近
（図７（ａ）に示すＤ部付近）においてタブ吊りリード
１ｅの吊り部１ｈの両脇に配置されたリード１ａ間に
は、吊り部１ｈが露出して配置されることがなくなる。
【００９３】さらに、モールド時、下金型６ｂの合わせ
面６ｄに、タブ１ｂの露出面１ｄとリード１ａの被接続
面１ｇとが密着していることにより、露出面１ｄおよび
被接続面１ｇには封止用樹脂７が回り込まないため、図
６に示すように、タブ１ｂの露出面１ｄと各リード１ａ
の被接続面１ｇとを封止部３の裏面３ａに露出させるこ
とができる。
面６ｄに、タブ１ｂの露出面１ｄとリード１ａの被接続
面１ｇとが密着していることにより、露出面１ｄおよび
被接続面１ｇには封止用樹脂７が回り込まないため、図
６に示すように、タブ１ｂの露出面１ｄと各リード１ａ
の被接続面１ｇとを封止部３の裏面３ａに露出させるこ
とができる。
【００９４】その後、ステップＳ６に示すように、各リ
ード１ａおよびタブ吊りリード１ｅをリードフレーム１
から切断分離するリード切断（個片化）を行い、これに
よって、図６〜図８に示す本実施の形態２のＱＦＮ５を
完成させる（ステップＳ７）。
ード１ａおよびタブ吊りリード１ｅをリードフレーム１
から切断分離するリード切断（個片化）を行い、これに
よって、図６〜図８に示す本実施の形態２のＱＦＮ５を
完成させる（ステップＳ７）。
【００９５】ここで、図１０は、本実施の形態２のＱＦ
Ｎ５の実装基板８への実装形態を示したものである。
Ｎ５の実装基板８への実装形態を示したものである。
【００９６】すなわち、半田９を介してＱＦＮ５を実装
基板８に実装するものであり、リード１ａの被接続面１
ｇと実装基板８の基板側端子８ａとが、半田９を介して
接続される。
基板８に実装するものであり、リード１ａの被接続面１
ｇと実装基板８の基板側端子８ａとが、半田９を介して
接続される。
【００９７】その際、図１０（ａ）は、ＱＦＮ実装時の
ＱＦＮ５の位置ずれがほとんどない適正位置実装を示す
ものであり、また、図１０（ｂ）はＱＦＮ５の位置ずれ
が発生した位置ずれ実装の場合である。
ＱＦＮ５の位置ずれがほとんどない適正位置実装を示す
ものであり、また、図１０（ｂ）はＱＦＮ５の位置ずれ
が発生した位置ずれ実装の場合である。
【００９８】図１０（ｂ）に示すように、ＱＦＮ５の位
置ずれ実装が行われた場合であっても、タブ吊りリード
１ｅの吊り部１ｈの両脇のリード１ａ間には吊り部１ｈ
が露出配置されないため、この２つのリード１ａ間のク
リアランスが十分確保できる。
置ずれ実装が行われた場合であっても、タブ吊りリード
１ｅの吊り部１ｈの両脇のリード１ａ間には吊り部１ｈ
が露出配置されないため、この２つのリード１ａ間のク
リアランスが十分確保できる。
【００９９】なお、本実施の形態２のＱＦＮ５のその他
の製造方法については、実施の形態１のＱＦＮ５の製造
方法と同様であるため、その重複説明は省略する。
の製造方法については、実施の形態１のＱＦＮ５の製造
方法と同様であるため、その重複説明は省略する。
【０１００】本実施の形態２のＱＦＮ５（半導体装置）
およびその製造方法によれば、以下のような作用効果が
得られる。
およびその製造方法によれば、以下のような作用効果が
得られる。
【０１０１】すなわち、タブ露出構造のＱＦＮ５におい
て、タブ吊りリード１ｅの吊り部１ｈが封止部３内に埋
め込まれることにより、封止部３の裏面３ａにおいてタ
ブ吊りリード１ｅはその先端部１ｉ以外の箇所は露出し
ないため、タブ吊りリード１ｅとリード１ａのクリアラ
ンスを大きくしてクリアランスを十分に確保することが
できる。
て、タブ吊りリード１ｅの吊り部１ｈが封止部３内に埋
め込まれることにより、封止部３の裏面３ａにおいてタ
ブ吊りリード１ｅはその先端部１ｉ以外の箇所は露出し
ないため、タブ吊りリード１ｅとリード１ａのクリアラ
ンスを大きくしてクリアランスを十分に確保することが
できる。
【０１０２】これにより、図１０（ｂ）に示すように、
ＱＦＮ５の実装基板８などへの実装時にＱＦＮ５が位置
ずれを起こしても、タブ吊りリード１ｅとリード１ａの
クリアランスが十分に確保されているため、タブ吊りリ
ード１ｅとリード１ａのショートを防止できる。
ＱＦＮ５の実装基板８などへの実装時にＱＦＮ５が位置
ずれを起こしても、タブ吊りリード１ｅとリード１ａの
クリアランスが十分に確保されているため、タブ吊りリ
ード１ｅとリード１ａのショートを防止できる。
【０１０３】さらに、導電性異物付着によるタブ吊りリ
ード１ｅとリード１ａのショートを防止できる。
ード１ｅとリード１ａのショートを防止できる。
【０１０４】したがって、ＱＦＮ５の実装性を向上でき
る。さらに、タブ１ｂが露出しているため、放熱効果の
向上を図ることができる。
る。さらに、タブ１ｂが露出しているため、放熱効果の
向上を図ることができる。
【０１０５】また、封止部３の裏面３ａにおいて、タブ
吊りリード１ｅはその先端部１ｉ以外の箇所である吊り
部１ｈが露出しないため、図１１（ｂ）に示すように、
実装基板８のＱＦＮ５のタブ吊りリード１ｅに対応した
タブ吊りリード接触領域８ｄを非常に小さくすることが
可能になり、実装基板８の角部付近の基板側端子８ａの
近傍の空き領域に配線８ｃを形成することが可能にな
る。
吊りリード１ｅはその先端部１ｉ以外の箇所である吊り
部１ｈが露出しないため、図１１（ｂ）に示すように、
実装基板８のＱＦＮ５のタブ吊りリード１ｅに対応した
タブ吊りリード接触領域８ｄを非常に小さくすることが
可能になり、実装基板８の角部付近の基板側端子８ａの
近傍の空き領域に配線８ｃを形成することが可能にな
る。
【０１０６】ここで、図１１（ａ）は比較例のタブ露出
構造の半導体装置を用いた際の実装基板８の配線レイア
ウトの一例を示すものであり、図１１（ｂ）は本実施の
形態２のＱＦＮ５を用いた際の実装基板８の配線レイア
ウトの一例を示すものである。
構造の半導体装置を用いた際の実装基板８の配線レイア
ウトの一例を示すものであり、図１１（ｂ）は本実施の
形態２のＱＦＮ５を用いた際の実装基板８の配線レイア
ウトの一例を示すものである。
【０１０７】すなわち、図１１（ａ）の比較例の実装基
板８と比べて、図１１（ｂ）に示す本実施の形態２のＱ
ＦＮ５を用いた場合、タブ吊りリード接触領域８ｄが非
常に小さく、角部付近の基板側端子８ａ間にタブ吊りリ
ード接触領域８ｄが形成されることがないため、この空
き領域に配線８ｃを形成することが可能になる。
板８と比べて、図１１（ｂ）に示す本実施の形態２のＱ
ＦＮ５を用いた場合、タブ吊りリード接触領域８ｄが非
常に小さく、角部付近の基板側端子８ａ間にタブ吊りリ
ード接触領域８ｄが形成されることがないため、この空
き領域に配線８ｃを形成することが可能になる。
【０１０８】したがって、実装基板８の配線レイアウト
の自由度を増やすことができる。
の自由度を増やすことができる。
【０１０９】その結果、図１１（ｂ）に示すように、実
装基板８における配線長を短くすることができ、かつ、
配線８ｃを直線的に形成できる。
装基板８における配線長を短くすることができ、かつ、
配線８ｃを直線的に形成できる。
【０１１０】これにより、タブ露出構造のＱＦＮ５の実
装基板８への実装時の電気的特性を向上できる。
装基板８への実装時の電気的特性を向上できる。
【０１１１】以上、本発明者によってなされた発明を発
明の実施の形態１，２に基づき具体的に説明したが、本
発明は前記発明の実施の形態１，２に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
明の実施の形態１，２に基づき具体的に説明したが、本
発明は前記発明の実施の形態１，２に限定されるもので
はなく、その要旨を逸脱しない範囲で種々変更可能であ
ることは言うまでもない。
【０１１２】例えば、前記実施の形態１で説明したタブ
１ｂ（チップ支持面１ｃを露出面１ｄより大きくする）
の形状と、前記実施の形態２で説明したタブ吊りリード
１ｅの吊り部１ｈを封止部３に埋め込む構造とを組み合
わせてもよい。
１ｂ（チップ支持面１ｃを露出面１ｄより大きくする）
の形状と、前記実施の形態２で説明したタブ吊りリード
１ｅの吊り部１ｈを封止部３に埋め込む構造とを組み合
わせてもよい。
【０１１３】これにより、両者の効果を合わせて得るこ
とが可能になる。
とが可能になる。
【０１１４】また、図１２の変形例に示すように、実施
の形態１のＱＦＮ５のタブ１ｂのチップ支持面１ｃと反
対側の面にヒートスプレッダ１０を取り付けて、封止部
３の裏面３ａにヒートスプレッダ１０を露出させても実
施の形態１で説明したＱＦＮ５と同様の効果を得ること
が可能になる。
の形態１のＱＦＮ５のタブ１ｂのチップ支持面１ｃと反
対側の面にヒートスプレッダ１０を取り付けて、封止部
３の裏面３ａにヒートスプレッダ１０を露出させても実
施の形態１で説明したＱＦＮ５と同様の効果を得ること
が可能になる。
【０１１５】すなわち、図１２（ａ）に示すように、リ
ードフレーム１のタブ１ｂにこれより大きさが小さいヒ
ートスプレッダ１０を、チップ支持面１ｃと反対側の面
に取り付け、このリードフレーム１を用いてＱＦＮ５を
組み立てるものである。
ードフレーム１のタブ１ｂにこれより大きさが小さいヒ
ートスプレッダ１０を、チップ支持面１ｃと反対側の面
に取り付け、このリードフレーム１を用いてＱＦＮ５を
組み立てるものである。
【０１１６】その際、タブ１ｂの周縁部のヒートスプレ
ッダ１０より迫り出した箇所がタブ１ｂの突出部１ｆに
なるとともに、モールド時には、図４に示すモールド金
型６のクランプによって相対的にタブ１ｂが上昇（上方
に位置シフト）し、これに伴ってタブ吊りリード１ｅも
浮き上がる（図１３（ｂ）参照）。
ッダ１０より迫り出した箇所がタブ１ｂの突出部１ｆに
なるとともに、モールド時には、図４に示すモールド金
型６のクランプによって相対的にタブ１ｂが上昇（上方
に位置シフト）し、これに伴ってタブ吊りリード１ｅも
浮き上がる（図１３（ｂ）参照）。
【０１１７】この状態で図４に示すように、封止用樹脂
７の充填を行うことにより、図１２（ｂ）に示すよう
に、ヒートスプレッダ１０がタブ１ｂの一部となって封
止部３の裏面３ａに露出するとともに、タブ１ｂおよび
タブ吊りリード１ｅは封止部３内に埋設される。
７の充填を行うことにより、図１２（ｂ）に示すよう
に、ヒートスプレッダ１０がタブ１ｂの一部となって封
止部３の裏面３ａに露出するとともに、タブ１ｂおよび
タブ吊りリード１ｅは封止部３内に埋設される。
【０１１８】したがって、タブ１ｂより面積の小さなヒ
ートスプレッダ１０が封止部３の裏面３ａに露出し、タ
ブ１ｂは完全に封止部３内に埋設されるため、タブ１ｂ
すなわちヒートスプレッダ１０とリード１ａとのクリア
ランスを十分に確保することが可能になる。
ートスプレッダ１０が封止部３の裏面３ａに露出し、タ
ブ１ｂは完全に封止部３内に埋設されるため、タブ１ｂ
すなわちヒートスプレッダ１０とリード１ａとのクリア
ランスを十分に確保することが可能になる。
【０１１９】これにより、ヒートスプレッダ１０とリー
ド１ａとが半田９を介して接続されることを防止でき
る。
ド１ａとが半田９を介して接続されることを防止でき
る。
【０１２０】また、図１３の変形例に示すように、図１
２に示すリードフレーム１と同様に、タブ１ｂのチップ
支持面１ｃと反対側の面にヒートスプレッダ１０を取り
付けてＱＦＮ５を組み立てた場合でも実施の形態２で説
明したＱＦＮ５と同様の効果を得ることができる。
２に示すリードフレーム１と同様に、タブ１ｂのチップ
支持面１ｃと反対側の面にヒートスプレッダ１０を取り
付けてＱＦＮ５を組み立てた場合でも実施の形態２で説
明したＱＦＮ５と同様の効果を得ることができる。
【０１２１】すなわち、図１３（ａ）に示すように、リ
ードフレーム１のタブ１ｂのチップ支持面１ｃと反対側
の面にヒートスプレッダ１０を取り付け、このリードフ
レーム１を用いてＱＦＮ５を組み立てる。
ードフレーム１のタブ１ｂのチップ支持面１ｃと反対側
の面にヒートスプレッダ１０を取り付け、このリードフ
レーム１を用いてＱＦＮ５を組み立てる。
【０１２２】その際、図１３（ｂ）に示すように、モー
ルド時には、モールド金型６のクランプによって相対的
にタブ１ｂが上昇（上方に位置シフト）し、これに伴っ
てタブ吊りリード１ｅも浮き上がるため、この状態で図
４（ｃ）に示す封止用樹脂７の充填を行った際には、モ
ールド金型６の下金型６ｂの合わせ面６ｄにヒートスプ
レッダ１０とタブ吊りリード１ｅの先端部１ｉ付近とリ
ード１ａとを密着させてモールドを行うことができると
ともに、タブ吊りリード１ｅの吊り部１ｈを前記封止用
樹脂７によって覆うことができる。
ルド時には、モールド金型６のクランプによって相対的
にタブ１ｂが上昇（上方に位置シフト）し、これに伴っ
てタブ吊りリード１ｅも浮き上がるため、この状態で図
４（ｃ）に示す封止用樹脂７の充填を行った際には、モ
ールド金型６の下金型６ｂの合わせ面６ｄにヒートスプ
レッダ１０とタブ吊りリード１ｅの先端部１ｉ付近とリ
ード１ａとを密着させてモールドを行うことができると
ともに、タブ吊りリード１ｅの吊り部１ｈを前記封止用
樹脂７によって覆うことができる。
【０１２３】その結果、実施の形態２のＱＦＮ５と同様
に、タブ吊りリード１ｅの吊り部１ｈを封止部３内に埋
め込んだＱＦＮ５とすることができ、これによって、実
施の形態２のＱＦＮ５と同様の効果を得ることができ
る。
に、タブ吊りリード１ｅの吊り部１ｈを封止部３内に埋
め込んだＱＦＮ５とすることができ、これによって、実
施の形態２のＱＦＮ５と同様の効果を得ることができ
る。
【０１２４】また、前記実施の形態１，２では、半導体
装置が、タブ露出構造のＱＦＮ５の場合を説明したが、
前記半導体装置は、樹脂封止形で、かつ小形のペリフェ
ラル形のタブ露出構造の半導体パッケージであれば、Ｑ
ＦＮ５以外のものであってもよい。
装置が、タブ露出構造のＱＦＮ５の場合を説明したが、
前記半導体装置は、樹脂封止形で、かつ小形のペリフェ
ラル形のタブ露出構造の半導体パッケージであれば、Ｑ
ＦＮ５以外のものであってもよい。
【０１２５】その際、前記実施の形態１，２のＱＦＮ５
（半導体装置）では、比較的ピン数が少ない場合を説明
したが、前記半導体装置が有するピン数は、特に限定さ
れるものではない。
（半導体装置）では、比較的ピン数が少ない場合を説明
したが、前記半導体装置が有するピン数は、特に限定さ
れるものではない。
【０１２６】なお、前記実施の形態１，２においては、
リードフレーム１を準備する際に、予めタブ１ｃに加工
（チップ支持面１ｃをその反対側の面より大きくする加
工またはタブ下げ加工）が施されたリードフレーム１を
準備する場合を説明したが、前記加工が施されていない
リードフレーム１を準備し、このリードフレーム１を搬
入した後、半導体装置の製造工程に、リードフレーム１
のタブ１ｃへの前記加工を行う工程を含めてもよい。
リードフレーム１を準備する際に、予めタブ１ｃに加工
（チップ支持面１ｃをその反対側の面より大きくする加
工またはタブ下げ加工）が施されたリードフレーム１を
準備する場合を説明したが、前記加工が施されていない
リードフレーム１を準備し、このリードフレーム１を搬
入した後、半導体装置の製造工程に、リードフレーム１
のタブ１ｃへの前記加工を行う工程を含めてもよい。
【０１２７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１２８】（１）．タブのチップ支持面の周縁部にそ
の反対側の露出面より迫り出した突出部が形成されてい
ることにより、タブにおける半導体チップの搭載領域を
確保しつつ、封止部の裏面におけるタブとリードのクリ
アランスを十分に確保することができる。これにより、
半導体装置の実装基板などへの実装時に半導体装置が位
置ずれを起こした際にもタブとリードのショートを防止
できる。
の反対側の露出面より迫り出した突出部が形成されてい
ることにより、タブにおける半導体チップの搭載領域を
確保しつつ、封止部の裏面におけるタブとリードのクリ
アランスを十分に確保することができる。これにより、
半導体装置の実装基板などへの実装時に半導体装置が位
置ずれを起こした際にもタブとリードのショートを防止
できる。
【０１２９】（２）．前記（１）により、半導体装置の
実装性を向上できる。さらに、タブ露出構造であるた
め、放熱効果の向上を図ることができる。
実装性を向上できる。さらに、タブ露出構造であるた
め、放熱効果の向上を図ることができる。
【０１３０】（３）．吊りリードの吊り部が封止部内に
埋め込まれることにより、封止部の裏面において吊りリ
ードはその先端部以外の箇所は露出しないため、吊りリ
ードとリードのクリアランスを十分に確保することがで
きる。これにより、半導体装置の実装基板などへの実装
時に半導体装置が位置ずれを起こした際にも、吊りリー
ドとリードのショートを防止できる。さらに、導電性異
物付着による吊りリードとリードのショートを防止でき
る。したがって、半導体装置の実装性を向上できる。ま
た、タブ露出構造であるため、放熱効果の向上を図るこ
とができる。
埋め込まれることにより、封止部の裏面において吊りリ
ードはその先端部以外の箇所は露出しないため、吊りリ
ードとリードのクリアランスを十分に確保することがで
きる。これにより、半導体装置の実装基板などへの実装
時に半導体装置が位置ずれを起こした際にも、吊りリー
ドとリードのショートを防止できる。さらに、導電性異
物付着による吊りリードとリードのショートを防止でき
る。したがって、半導体装置の実装性を向上できる。ま
た、タブ露出構造であるため、放熱効果の向上を図るこ
とができる。
【０１３１】（４）．封止部の裏面において吊りリード
はその先端部以外の箇所が露出しないため、実装基板の
半導体装置の吊りリードの吊り部に対応した領域に基板
側の配線を形成することが可能になる。したがって、実
装基板の配線レイアウトの自由度を増やすことができ
る。これにより、実装基板の配線長を短く、かつ、配線
を直線的に形成できるため、タブ露出構造の半導体装置
の実装基板への実装時の電気的特性を向上できる。
はその先端部以外の箇所が露出しないため、実装基板の
半導体装置の吊りリードの吊り部に対応した領域に基板
側の配線を形成することが可能になる。したがって、実
装基板の配線レイアウトの自由度を増やすことができ
る。これにより、実装基板の配線長を短く、かつ、配線
を直線的に形成できるため、タブ露出構造の半導体装置
の実装基板への実装時の電気的特性を向上できる。
【図１】（ａ),（ｂ）は本発明の実施の形態１による半
導体装置（ＱＦＮ）の構造の一例を示す図であり、
（ａ）は平面図、（ｂ）は側面図である。
導体装置（ＱＦＮ）の構造の一例を示す図であり、
（ａ）は平面図、（ｂ）は側面図である。
【図２】（ａ),（ｂ）は図１に示す半導体装置の構造を
示す図であり、（ａ）は底面図、（ｂ）は（ａ）のＡ−
Ａ線に沿う断面図である。
示す図であり、（ａ）は底面図、（ｂ）は（ａ）のＡ−
Ａ線に沿う断面図である。
【図３】図１に示す半導体装置の製造方法における組み
立て手順の一例を示す製造プロセスフロー図である。
立て手順の一例を示す製造プロセスフロー図である。
【図４】（ａ),（ｂ),（ｃ),（ｄ）は図１に示す半導体
装置の製造方法における主要工程に対応した組み立て状
態の一例を示す断面図である。
装置の製造方法における主要工程に対応した組み立て状
態の一例を示す断面図である。
【図５】（ａ),（ｂ）は図１に示す半導体装置の実装基
板への実装状態の構造の一例を示す断面図であり、
（ａ）は適正位置実装、（ｂ）は位置ずれ実装である。
板への実装状態の構造の一例を示す断面図であり、
（ａ）は適正位置実装、（ｂ）は位置ずれ実装である。
【図６】本発明の実施の形態２による半導体装置（ＱＦ
Ｎ）の構造の一例を示す断面図である。
Ｎ）の構造の一例を示す断面図である。
【図７】（ａ),（ｂ),（ｃ）は図６に示す半導体装置の
構造を示す図であり、（ａ）は底面図、（ｂ）は（ａ）
のＢ−Ｂ線に沿う断面図、（ｃ）は（ａ）のＣ−Ｃ線に
沿う断面図である。
構造を示す図であり、（ａ）は底面図、（ｂ）は（ａ）
のＢ−Ｂ線に沿う断面図、（ｃ）は（ａ）のＣ−Ｃ線に
沿う断面図である。
【図８】（ａ),（ｂ）は図６に示す半導体装置の構造を
示す図であり、（ａ）は図７（ａ）のＤ部を拡大して示
す部分底面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う断面図
である。
示す図であり、（ａ）は図７（ａ）のＤ部を拡大して示
す部分底面図、（ｂ）は（ａ）のＥ−Ｅ線に沿う断面図
である。
【図９】（ａ),（ｂ),（ｃ),（ｄ）は図６に示す半導体
装置の製造方法における主要工程に対応した組み立て状
態の一例を示す断面図である。
装置の製造方法における主要工程に対応した組み立て状
態の一例を示す断面図である。
【図１０】（ａ),（ｂ）は図６に示す半導体装置の実装
基板への実装状態の構造の一例を示す断面図であり、
（ａ）は適正位置実装、（ｂ）は位置ずれ実装である。
基板への実装状態の構造の一例を示す断面図であり、
（ａ）は適正位置実装、（ｂ）は位置ずれ実装である。
【図１１】（ａ),（ｂ）は図６に示す半導体装置による
実装基板の配線レイアウトの有効性の一例を示す平面図
であり、（ａ）は比較例の半導体装置を用いた際の実装
基板の配線レイアウト、（ｂ）は図６に示す半導体装置
を用いた際の実装基板の配線レイアウトである。
実装基板の配線レイアウトの有効性の一例を示す平面図
であり、（ａ）は比較例の半導体装置を用いた際の実装
基板の配線レイアウト、（ｂ）は図６に示す半導体装置
を用いた際の実装基板の配線レイアウトである。
【図１２】（ａ),（ｂ）は実施の形態１の半導体装置の
変形例とこれに用いられるリードフレームの構造を示す
断面図であり、（ａ）はリードフレーム、（ｂ）は半導
体装置である。
変形例とこれに用いられるリードフレームの構造を示す
断面図であり、（ａ）はリードフレーム、（ｂ）は半導
体装置である。
【図１３】（ａ),（ｂ）は実施の形態２の半導体装置の
組み立て状態の変形例とこれに用いられるリードフレー
ムの構造を示す断面図であり、（ａ）はリードフレー
ム、（ｂ）はモールド状態である。
組み立て状態の変形例とこれに用いられるリードフレー
ムの構造を示す断面図であり、（ａ）はリードフレー
ム、（ｂ）はモールド状態である。
１ リードフレーム １ａ リード １ｂ タブ １ｃ チップ支持面 １ｄ 露出面 １ｅ タブ吊りリード（吊りリード） １ｆ 突出部 １ｇ 被接続面 １ｈ 吊り部 １ｉ 先端部 ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 主面 ２ｃ 裏面 ３ 封止部 ３ａ 裏面（半導体装置実装側の面） ４ ボンディングワイヤ（接続部材） ５ ＱＦＮ（半導体装置） ６ モールド金型 ６ａ 上金型 ６ｂ 下金型 ６ｃ キャビティ ６ｄ 合わせ面 ７ 封止用樹脂 ８ 実装基板 ８ａ 基板側端子 ８ｂ タブ接続部 ８ｃ 配線 ８ｄ タブ吊りリード接触領域 ９ 半田 １０ ヒートスプレッダ
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/56 Ｈ０１Ｌ 21/56 Ｈ 23/28 23/28 Ａ
Claims (5)
- 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するチップ支持面と前記封止部
の半導体装置実装側の面に露出する露出面とを備え、前
記チップ支持面の周縁部に前記露出面より迫り出した突
出部が形成されたタブと、 前記タブの周囲に配置され、前記封止部の前記半導体装
置実装側の面に露出する複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。 - 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するチップ支持面と前記封止部
の半導体装置実装側の面に露出する露出面とを備えたタ
ブと、 前記タブから延在し、先端部が前記封止部の前記半導体
装置実装側の面に向かうように形成された吊り部を備
え、前記吊り部が前記封止部内に埋め込まれた吊りリー
ドと、 前記タブの周囲に配置され、前記封止部の前記半導体装
置実装側の面に露出する複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。 - 【請求項３】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持するチップ支持面と前記封止部
の半導体装置実装側の面に露出する露出面とを備え、前
記チップ支持面の周縁部に前記露出面より迫り出した突
出部が形成されたタブと、 前記タブから延在し、先端部が前記封止部の前記半導体
装置実装側の面に向かうように形成された吊り部を備
え、前記吊り部が前記封止部内に埋め込まれた吊りリー
ドと、 前記タブの周囲に配置され、前記封止部の前記半導体装
置実装側の面に露出する複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。 - 【請求項４】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するチップ支持面と前記半導体チッ
プを樹脂封止して形成される封止部の半導体装置実装側
の面に露出する露出面とを備えたタブを有し、前記タブ
の前記チップ支持面の周縁部に前記露出面より迫り出し
た突出部が形成されたリードフレームを準備する工程
と、 前記リードフレームの前記タブの前記チップ支持面と前
記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームのリードとを接続部材によって接続する工程
と、 前記タブの前記チップ支持面の前記突出部のチップ支持
側と反対側に封止用樹脂を回り込ませるとともに、前記
タブの前記露出面を前記封止部の前記半導体装置実装側
の面に露出させて前記封止部を形成して前記半導体チッ
プを樹脂封止する工程と、 前記リードを前記リードフレームから切断分離する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項５】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを支持するチップ支持面が形成されたタブ
とこれの周囲に配置された複数のリードとを有し、前記
タブを支持する吊りリードに前記タブと前記リードとに
段差を設ける吊り部が形成されたリードフレームを準備
する工程と、 前記リードフレームの前記タブの前記チップ支持面と前
記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームの前記リードとを接続部材によって接続する
工程と、 モールド金型の上金型と下金型とによって前記吊りリー
ドおよび前記リードのそれぞれ一部をクランプして前記
上金型または前記下金型の何れか一方の合わせ面に前記
タブおよび前記リードを配置する工程と、 前記吊りリードの前記吊り部を封止用樹脂によって覆う
とともに、前記タブの前記チップ支持面と反対側の露出
面を封止部の半導体装置実装側の面に露出させて前記封
止部を形成して前記半導体チップを樹脂封止する工程
と、 前記リードおよび前記吊りリードを前記リードフレーム
から切断分離する工程とを有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070817A JP2001267484A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000070817A JP2001267484A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267484A true JP2001267484A (ja) | 2001-09-28 |
| JP2001267484A5 JP2001267484A5 (ja) | 2005-02-17 |
Family
ID=18589487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000070817A Pending JP2001267484A (ja) | 2000-03-14 | 2000-03-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267484A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094236A1 (en) * | 2002-04-30 | 2003-11-13 | Renesas Technology Corp. | Semiconductor device and radio communication apparatus |
| JP2007258751A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | 半導体装置 |
| JP2008244043A (ja) * | 2007-03-27 | 2008-10-09 | Denso Corp | モールドパッケージの実装構造 |
| US20120063102A1 (en) * | 2010-09-15 | 2012-03-15 | Yasunari Ukita | Electronic Device, Circuit Board Assembly, and Semiconductor Device |
| CN113823586A (zh) * | 2021-11-24 | 2021-12-21 | 江西萨瑞微电子技术有限公司 | 一种开路保护器件及其封装系统 |
-
2000
- 2000-03-14 JP JP2000070817A patent/JP2001267484A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003094236A1 (en) * | 2002-04-30 | 2003-11-13 | Renesas Technology Corp. | Semiconductor device and radio communication apparatus |
| JP2008244043A (ja) * | 2007-03-27 | 2008-10-09 | Denso Corp | モールドパッケージの実装構造 |
| JP2007258751A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | 半導体装置 |
| US20120063102A1 (en) * | 2010-09-15 | 2012-03-15 | Yasunari Ukita | Electronic Device, Circuit Board Assembly, and Semiconductor Device |
| JP2012064721A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 電子機器および基板アセンブリ |
| CN113823586A (zh) * | 2021-11-24 | 2021-12-21 | 江西萨瑞微电子技术有限公司 | 一种开路保护器件及其封装系统 |
| CN113823586B (zh) * | 2021-11-24 | 2022-02-18 | 江西萨瑞微电子技术有限公司 | 一种开路保护器件的封装系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| US7579674B2 (en) | Semiconductor package configuration with improved lead portion arrangement | |
| JP2934357B2 (ja) | 半導体装置 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2000307045A (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH11260989A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JP2002164496A (ja) | 半導体装置およびその製造方法 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP2004200532A (ja) | 半導体装置およびその製造方法 | |
| JP3891772B2 (ja) | 半導体装置 | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Effective date: 20040309 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050210 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050308 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050927 Free format text: JAPANESE INTERMEDIATE CODE: A02 |