JP3406147B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3406147B2 JP3406147B2 JP16010196A JP16010196A JP3406147B2 JP 3406147 B2 JP3406147 B2 JP 3406147B2 JP 16010196 A JP16010196 A JP 16010196A JP 16010196 A JP16010196 A JP 16010196A JP 3406147 B2 JP3406147 B2 JP 3406147B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- lead
- electrode pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板に回路
素子が組み込まれた半導体素子およびこの半導体素子を
収容するパッケージを備える半導体装置に関する。
素子が組み込まれた半導体素子およびこの半導体素子を
収容するパッケージを備える半導体装置に関する。
【０００２】
【従来の技術】半導体素子を収容するパッケージを絶縁
性合成樹脂材料で構成した樹脂モールドＩＣパッケージ
は、半導体装置のコンパクト化および取り扱いの容易さ
の点で優れている。このようなＩＣパッケージの１つ
に、薄型パッケージ(TSOP:Thin Small Outline Package
)がある。この薄型パッケージでは、電極パッドが形成
された半導体素子の表面と平行に配置されたリードの端
部が、絶縁性粘着テープを介して、電極パッド近傍で半
導体素子表面に位置決められている。電極パッドとリー
ドとは、ボンディングワイヤで接続されており、これら
リードと電極パッドとの接続部を含んで半導体素子が絶
縁性合成樹脂材料で封止される。半導体素子は、その電
極パッドにボンディングワイヤ経て接続されかつ樹脂材
料の外部に伸張するリードを経て、外部回路に接続され
る。
性合成樹脂材料で構成した樹脂モールドＩＣパッケージ
は、半導体装置のコンパクト化および取り扱いの容易さ
の点で優れている。このようなＩＣパッケージの１つ
に、薄型パッケージ(TSOP:Thin Small Outline Package
)がある。この薄型パッケージでは、電極パッドが形成
された半導体素子の表面と平行に配置されたリードの端
部が、絶縁性粘着テープを介して、電極パッド近傍で半
導体素子表面に位置決められている。電極パッドとリー
ドとは、ボンディングワイヤで接続されており、これら
リードと電極パッドとの接続部を含んで半導体素子が絶
縁性合成樹脂材料で封止される。半導体素子は、その電
極パッドにボンディングワイヤ経て接続されかつ樹脂材
料の外部に伸張するリードを経て、外部回路に接続され
る。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
な従来の半導体装置では、半導体素子表面に形成された
電極パッドとリードの端部とを接続するボンディングワ
イヤは、両接続部分間で充分な弛みを持つように、弧状
を描くように設けられる。しかも、ボンディングワイヤ
のリード端部への接続端部は、ＩＣ表面から絶縁性粘着
テープの厚さ寸法およびリードの厚さ寸法の和の高さ位
置にあり、ボンディングワイヤはこの高さ位置を越えて
弧状を描くように設けられる。そのために、この接続部
を絶縁性合成樹脂材料で封止する際、弧状に配置された
ボンディングワイヤを覆うために、絶縁性合成樹脂材料
は、半導体素子の表面から絶縁性粘着テープの厚さ寸法
およびリードの厚さ寸法の和の高さを充分に越える厚さ
寸法が必要となる。このことは、半導体装置の厚さ寸法
の低減化を図る上で不利であり、より薄型化を図る技術
の出現が強く望まれていた。
な従来の半導体装置では、半導体素子表面に形成された
電極パッドとリードの端部とを接続するボンディングワ
イヤは、両接続部分間で充分な弛みを持つように、弧状
を描くように設けられる。しかも、ボンディングワイヤ
のリード端部への接続端部は、ＩＣ表面から絶縁性粘着
テープの厚さ寸法およびリードの厚さ寸法の和の高さ位
置にあり、ボンディングワイヤはこの高さ位置を越えて
弧状を描くように設けられる。そのために、この接続部
を絶縁性合成樹脂材料で封止する際、弧状に配置された
ボンディングワイヤを覆うために、絶縁性合成樹脂材料
は、半導体素子の表面から絶縁性粘着テープの厚さ寸法
およびリードの厚さ寸法の和の高さを充分に越える厚さ
寸法が必要となる。このことは、半導体装置の厚さ寸法
の低減化を図る上で不利であり、より薄型化を図る技術
の出現が強く望まれていた。
【０００４】
【課題を解決するための手段】本発明は、前述した課題
を解決するために、表面に電極パッドが形成された半導
体素子と、半導体素子の表面の側でその縁部外方から電
極パッドへ向けて半導体素子表面から間隔をおいて伸張
するリードと、リードを電極パッドに接続するボンディ
ングワイヤとを含む半導体装置において、リードの電極
パッドの近傍部分に、半導体素子の表面に向けて屈曲す
るオフセット部を設け、このオフセット部でボンディン
グワイヤをリードに接続したことを特徴とする。
を解決するために、表面に電極パッドが形成された半導
体素子と、半導体素子の表面の側でその縁部外方から電
極パッドへ向けて半導体素子表面から間隔をおいて伸張
するリードと、リードを電極パッドに接続するボンディ
ングワイヤとを含む半導体装置において、リードの電極
パッドの近傍部分に、半導体素子の表面に向けて屈曲す
るオフセット部を設け、このオフセット部でボンディン
グワイヤをリードに接続したことを特徴とする。
【０００５】
【発明の実施の形態】以下、本発明を図示の実施例に沿
って詳細に説明する。図１は、本発明に係る半導体装置
を部分的に示す横断面図である。本発明に係る半導体装
置１０は、例えば１６ＭビットのＤＲＡＭのような集積
回路素子が組み込まれた半導体基板からなる半導体素子
１１と、この半導体素子のための多数のリード１２とを
含む。
って詳細に説明する。図１は、本発明に係る半導体装置
を部分的に示す横断面図である。本発明に係る半導体装
置１０は、例えば１６ＭビットのＤＲＡＭのような集積
回路素子が組み込まれた半導体基板からなる半導体素子
１１と、この半導体素子のための多数のリード１２とを
含む。
【０００６】半導体素子１１の表面には回路素子のため
の電極パッド１３が形成されており、半導体素子１１の
表面の電極パッド１３を除く部分は、例えば５〜１５μ
ｍの厚さ寸法を有するポリイミド系樹脂のような絶縁保
護膜１４で保護されている。リード１２は、この絶縁保
護膜１４が配置された表面の側でこれから間隔をおいて
半導体素子１１の縁部外方から電極パッド１３へ向けて
伸張する中央部分１２Ａで、例えばエポキシ樹脂系ある
いはポリイミド樹脂系の接着剤が両面に塗布されたポリ
イミド樹脂フィルムからなる絶縁テープ１５により、半
導体素子１１上に位置決められている。
の電極パッド１３が形成されており、半導体素子１１の
表面の電極パッド１３を除く部分は、例えば５〜１５μ
ｍの厚さ寸法を有するポリイミド系樹脂のような絶縁保
護膜１４で保護されている。リード１２は、この絶縁保
護膜１４が配置された表面の側でこれから間隔をおいて
半導体素子１１の縁部外方から電極パッド１３へ向けて
伸張する中央部分１２Ａで、例えばエポキシ樹脂系ある
いはポリイミド樹脂系の接着剤が両面に塗布されたポリ
イミド樹脂フィルムからなる絶縁テープ１５により、半
導体素子１１上に位置決められている。
【０００７】リード１２の中央部分１２Ａの絶縁テープ
１５で支持された接着部分よりも半導体素子１１の中央
部側に位置する部分には、絶縁保護膜１４へ向けて屈曲
された段部１２Ｂが形成されている。この段部１２Ｂに
より、電極パット１３の近傍に位置するリード１２の先
端部には、半導体素子１１の表面に向けて屈曲されたオ
フセット部１２Ｃが規定されている。図示の例では、段
部１２Ｂによるオフセット量は、絶縁テープ１５の厚さ
寸法にほぽ等しく、リード１２自体のばね力によってリ
ード１２先端のオフセット部１２Ｃは絶縁保護膜１４上
に押し付けられている。絶縁保護膜１４は、オフセッ卜
部１２Ｃの押し付けおよび次に述べるボンディンワイヤ
１６の接続時における衝撃等を緩和して、半導体素子１
１の表面を損傷から保護する。
１５で支持された接着部分よりも半導体素子１１の中央
部側に位置する部分には、絶縁保護膜１４へ向けて屈曲
された段部１２Ｂが形成されている。この段部１２Ｂに
より、電極パット１３の近傍に位置するリード１２の先
端部には、半導体素子１１の表面に向けて屈曲されたオ
フセット部１２Ｃが規定されている。図示の例では、段
部１２Ｂによるオフセット量は、絶縁テープ１５の厚さ
寸法にほぽ等しく、リード１２自体のばね力によってリ
ード１２先端のオフセット部１２Ｃは絶縁保護膜１４上
に押し付けられている。絶縁保護膜１４は、オフセッ卜
部１２Ｃの押し付けおよび次に述べるボンディンワイヤ
１６の接続時における衝撃等を緩和して、半導体素子１
１の表面を損傷から保護する。
【０００８】リード１２と、電極パット１３との間に
は、両者を電気的に接続するためのボンディンワイヤ１
６が接続されている。リード１２のオフセット部１２Ｃ
の表面には、例えば熱超音波によるボンディンワイヤ１
６の圧着を容易とするための銀メッキ層１７が形成され
ており、ボンディンワイヤ１６の一端は、この銀メッキ
暦１７が形成されたオフセット部１２Ｃでリード１２に
接続されている。また、ボンディンワイヤ１６の他端
は、従来におけると同様に、電極パット１３に接続され
ている。
は、両者を電気的に接続するためのボンディンワイヤ１
６が接続されている。リード１２のオフセット部１２Ｃ
の表面には、例えば熱超音波によるボンディンワイヤ１
６の圧着を容易とするための銀メッキ層１７が形成され
ており、ボンディンワイヤ１６の一端は、この銀メッキ
暦１７が形成されたオフセット部１２Ｃでリード１２に
接続されている。また、ボンディンワイヤ１６の他端
は、従来におけると同様に、電極パット１３に接続され
ている。
【０００９】これらボンディンワイヤ１６を含むそれら
の接続部を覆うように、例えば繊維状のシリカ（６０〜
１００μｍ）を含むエポキシ系樹脂材料により、半導体
素子１１を全体的に封止するパッケージ１８が形成され
ている。このパッケージ１８は、一般的には上型および
下型を用いた型締めによって形成されるが、リード１２
を半導体素子１１上に位置決める絶縁テープ１５は、こ
の型締め時に衝撃を緩和することにより、半導体素子１
１にクラック等が発生することを防止する。パッケージ
１８から突出するリード１２の脚部１２Ｄには、外部回
路との接続のための金属メッキ層１９が形成されてお
り、このリード１２およびボンディンワイヤ１６を経
て、半導体素子１１の電極パット１３が外部回路に接続
される。
の接続部を覆うように、例えば繊維状のシリカ（６０〜
１００μｍ）を含むエポキシ系樹脂材料により、半導体
素子１１を全体的に封止するパッケージ１８が形成され
ている。このパッケージ１８は、一般的には上型および
下型を用いた型締めによって形成されるが、リード１２
を半導体素子１１上に位置決める絶縁テープ１５は、こ
の型締め時に衝撃を緩和することにより、半導体素子１
１にクラック等が発生することを防止する。パッケージ
１８から突出するリード１２の脚部１２Ｄには、外部回
路との接続のための金属メッキ層１９が形成されてお
り、このリード１２およびボンディンワイヤ１６を経
て、半導体素子１１の電極パット１３が外部回路に接続
される。
【００１０】本発明に係る半導体装置１０では、リード
１２と電極パット１３とを接続するボンディンワイヤ１
６は、リード１２のオフセット部１２Ｃでこのリード１
２に接続されている。ボンディンワイヤ１６が接続され
るオフセット部１２Ｃは、接着手段である絶縁テープ１
５の厚さ分、半導体素子１１の表面を覆う絶縁保護膜１
４へ向けて屈曲されていることから、その分、ボンディ
ンワイヤ１６との接続部分であるオフセット部１２Ｃの
絶縁保護膜１４からの高さ位置が低減されている。
１２と電極パット１３とを接続するボンディンワイヤ１
６は、リード１２のオフセット部１２Ｃでこのリード１
２に接続されている。ボンディンワイヤ１６が接続され
るオフセット部１２Ｃは、接着手段である絶縁テープ１
５の厚さ分、半導体素子１１の表面を覆う絶縁保護膜１
４へ向けて屈曲されていることから、その分、ボンディ
ンワイヤ１６との接続部分であるオフセット部１２Ｃの
絶縁保護膜１４からの高さ位置が低減されている。
【００１１】このことから、ボンディンワイヤ１６は、
オフセット部１２Ｃと電極パッド１３との間で、従来に
おけると同様に弛みをもって配線されるが、その頂部の
絶縁保護膜１４からの高さ位置は、オフセット部１２Ｃ
のオフセット量分、低く設定されることから、例えば図
１に示すとおり、ボンディンワイヤ１６の頂部位置をリ
ード１２の中央部分１２Ａの高さ位置よりも低い例えば
０．２２５〜０．２５ｍｍの値に設定することができ
る。
オフセット部１２Ｃと電極パッド１３との間で、従来に
おけると同様に弛みをもって配線されるが、その頂部の
絶縁保護膜１４からの高さ位置は、オフセット部１２Ｃ
のオフセット量分、低く設定されることから、例えば図
１に示すとおり、ボンディンワイヤ１６の頂部位置をリ
ード１２の中央部分１２Ａの高さ位置よりも低い例えば
０．２２５〜０．２５ｍｍの値に設定することができ
る。
【００１２】従って、ボンディンワイヤ１６の頂部を露
出させることなくパッケージ１８の半導体素子１１表面
側における高さ寸法Ｈを従来よりも小さくすることがで
き、これにより、パッケージ１８の本体部分の厚さ寸法
Ｔの低減を図り、その厚さ寸法を例えばｌｍｍ以下にし
て、半導体装置１０の薄型化を図ることができる。
出させることなくパッケージ１８の半導体素子１１表面
側における高さ寸法Ｈを従来よりも小さくすることがで
き、これにより、パッケージ１８の本体部分の厚さ寸法
Ｔの低減を図り、その厚さ寸法を例えばｌｍｍ以下にし
て、半導体装置１０の薄型化を図ることができる。
【００１３】リード１２のオフセット部１２Ｃをリード
１２の先端部に形成することに代えて、例えば中央部分
１２Ａに形成することができる。しかしながら、図示の
とおり、リード１２の先端部にオフセット部１２Ｃを形
成することにより、このオフセット部１２Ｃを容易に電
極パット１３の近傍に位置させることができる。従って
ボンディンワイヤ１６の引き回しのコンパクト化による
ボンディンワイヤ１６の短小化を図る上で、リード１２
の先端部にオフセット部１２Ｃを設けることが望まし
い。
１２の先端部に形成することに代えて、例えば中央部分
１２Ａに形成することができる。しかしながら、図示の
とおり、リード１２の先端部にオフセット部１２Ｃを形
成することにより、このオフセット部１２Ｃを容易に電
極パット１３の近傍に位置させることができる。従って
ボンディンワイヤ１６の引き回しのコンパクト化による
ボンディンワイヤ１６の短小化を図る上で、リード１２
の先端部にオフセット部１２Ｃを設けることが望まし
い。
【００１４】図２および図３は、本発明に係るそれぞれ
他の実施例を部分的に示ず横断面図である。図１に示さ
れたと同様の機能を果たす構成部分には、これと同一の
参照符号が付されている。図２では、半導体装置１０の
放熱性を高めるために、半導体素子１１の裏面はパッケ
ージ１８から大気中に露出されている。この半導体素子
１１の裏面を露出させるについて、パッケージ１８のた
めの上型からの樹脂材料のはみ出しによるいわゆるバリ
は、放熱性の低下を招く。従って、樹脂材料の半導体素
子１１の裏面への回り込みによるバリを確実に防止する
ために、パッケージ１８の上半部１８Ａを半導体素子１
１の表面よりも小さくすることが望ましい。
他の実施例を部分的に示ず横断面図である。図１に示さ
れたと同様の機能を果たす構成部分には、これと同一の
参照符号が付されている。図２では、半導体装置１０の
放熱性を高めるために、半導体素子１１の裏面はパッケ
ージ１８から大気中に露出されている。この半導体素子
１１の裏面を露出させるについて、パッケージ１８のた
めの上型からの樹脂材料のはみ出しによるいわゆるバリ
は、放熱性の低下を招く。従って、樹脂材料の半導体素
子１１の裏面への回り込みによるバリを確実に防止する
ために、パッケージ１８の上半部１８Ａを半導体素子１
１の表面よりも小さくすることが望ましい。
【００１５】また、接看手段である絶縁テープ１５を半
導体素子１１の縁部からその外方へはみ出して配置する
ことにより、この絶縁テープ１５の加熱接着時に、その
接着剤の溶融部分によって、半導体素子１１のエッジ部
を覆うフィレット２０を形成することができる。フィレ
ット２０は、半導体装置１０の完成後に行われる温度サ
イクル試験等の周期的な温度変化に対して、エッジ部近
傍でのクラックの発生を抑制する作用をなす。
導体素子１１の縁部からその外方へはみ出して配置する
ことにより、この絶縁テープ１５の加熱接着時に、その
接着剤の溶融部分によって、半導体素子１１のエッジ部
を覆うフィレット２０を形成することができる。フィレ
ット２０は、半導体装置１０の完成後に行われる温度サ
イクル試験等の周期的な温度変化に対して、エッジ部近
傍でのクラックの発生を抑制する作用をなす。
【００１６】図２に示したように、半導体素子１１の裏
面をパッケージ１８から大気に露出させることにより、
半導体装置１０の放熱性を高めることができると共に、
半導体素子１１の裏面を樹脂材料で覆う必要はなく、従
って、その厚さ分、半導体装置１０の厚さ寸法の低減を
図ることができることから、薄型化を図る上で、より有
利である。
面をパッケージ１８から大気に露出させることにより、
半導体装置１０の放熱性を高めることができると共に、
半導体素子１１の裏面を樹脂材料で覆う必要はなく、従
って、その厚さ分、半導体装置１０の厚さ寸法の低減を
図ることができることから、薄型化を図る上で、より有
利である。
【００１７】図３に示されているように、半導体素子１
１の裏面および周面をパッケージ１８から大気中に露出
させることができ、これにより、一層の放熱性の向上を
図るとができる。また、図３に示すように、パッケージ
１８を構成する合成樹脂材料の表面をリード１２のオフ
セット部１２Ｃを除く中央部分１２Ａの表面とほぼ同一
平面上に位置させることにより、パッケージ１８内に、
電極パッド１３、ボンディンワイヤ１６およびリード１
２の段部１２Ｂに続くオフセット部１２Ｃを埋設した状
態で、パッケージ１８の厚さ寸法のさらなる低減が可能
となり、これにより半導体装置１０の一層の薄型化が可
能になる。
１の裏面および周面をパッケージ１８から大気中に露出
させることができ、これにより、一層の放熱性の向上を
図るとができる。また、図３に示すように、パッケージ
１８を構成する合成樹脂材料の表面をリード１２のオフ
セット部１２Ｃを除く中央部分１２Ａの表面とほぼ同一
平面上に位置させることにより、パッケージ１８内に、
電極パッド１３、ボンディンワイヤ１６およびリード１
２の段部１２Ｂに続くオフセット部１２Ｃを埋設した状
態で、パッケージ１８の厚さ寸法のさらなる低減が可能
となり、これにより半導体装置１０の一層の薄型化が可
能になる。
【００１８】図４は、本発明のさらに他の実施例を示す
平面図である。また、図５は、図４に示された線Ａ−Ａ
に沿って得られた断面図である。図４に示す平面図は、
基本的には図３に示した例におけるものと同様である
が、図５に明確に示されているように、リード１２に
は、図１ないし図３に示した脚部１２Ｄが設けられてい
ない。図４および図５に示す半導体装置１０では、パッ
ケージ１８から露出するリード１２の中央部分１２Ａを
回路基板に対向させて配置し、この中央部分１２Ａの露
出面で回路基板に、例えばバンプ電極等を用いて直接に
接続することができる。
平面図である。また、図５は、図４に示された線Ａ−Ａ
に沿って得られた断面図である。図４に示す平面図は、
基本的には図３に示した例におけるものと同様である
が、図５に明確に示されているように、リード１２に
は、図１ないし図３に示した脚部１２Ｄが設けられてい
ない。図４および図５に示す半導体装置１０では、パッ
ケージ１８から露出するリード１２の中央部分１２Ａを
回路基板に対向させて配置し、この中央部分１２Ａの露
出面で回路基板に、例えばバンプ電極等を用いて直接に
接続することができる。
【００１９】このような半導体装置を製造する方法につ
いて図６（ａ）〜（ｃ）および図７（ａ）〜（ｄ）を用
いて説明する。図６に樹脂封止前の形状を示す。図６
（ａ）は上面図、図６（ｂ）はＡ−Ａ断面図、図６
（ｃ）はＣ−Ｃ断面図である。図６（ａ）において、半
導体素子１１サイズより大きい枠状のダムバー２１が、
フレーム上にエッチング法あるいはスタンピング法で形
成されている。このダムバー２１内には、ダムバー２１
につながっている外部端子となるリード１２が形成され
ており、ボンディング部分に金属メッキを施した後、リ
ード２２からダムバー２１までつながった枠状の絶縁テ
ープ１５を接着する。この絶縁テープ１５の内側は、半
導体素子１１にかかる位置まで達している。さらに、絶
縁テープ１５の接着されていないリード先端部をおよそ
絶縁テープの厚さ分だけ曲げ加工する。その後、絶縁テ
ープ部分に半導体素子１１を接着搭載後、半導体素子の
電極パッドとリード先端部であるオフセット部分とをボ
ンディングワイヤにより接続した後、モールド樹脂を注
入し、個片抜き工程にはいる。このとき絶縁テープ１５
は、ダムバー２１下部まで存在するため、樹脂が半導体
素子１１側面に流れ出ることはない。
いて図６（ａ）〜（ｃ）および図７（ａ）〜（ｄ）を用
いて説明する。図６に樹脂封止前の形状を示す。図６
（ａ）は上面図、図６（ｂ）はＡ−Ａ断面図、図６
（ｃ）はＣ−Ｃ断面図である。図６（ａ）において、半
導体素子１１サイズより大きい枠状のダムバー２１が、
フレーム上にエッチング法あるいはスタンピング法で形
成されている。このダムバー２１内には、ダムバー２１
につながっている外部端子となるリード１２が形成され
ており、ボンディング部分に金属メッキを施した後、リ
ード２２からダムバー２１までつながった枠状の絶縁テ
ープ１５を接着する。この絶縁テープ１５の内側は、半
導体素子１１にかかる位置まで達している。さらに、絶
縁テープ１５の接着されていないリード先端部をおよそ
絶縁テープの厚さ分だけ曲げ加工する。その後、絶縁テ
ープ部分に半導体素子１１を接着搭載後、半導体素子の
電極パッドとリード先端部であるオフセット部分とをボ
ンディングワイヤにより接続した後、モールド樹脂を注
入し、個片抜き工程にはいる。このとき絶縁テープ１５
は、ダムバー２１下部まで存在するため、樹脂が半導体
素子１１側面に流れ出ることはない。
【００２０】図７（ａ）〜（ｂ）、（ｃ）〜（ｄ）はそ
れぞれ図６におけるＡ−Ａ断面図、Ｃ−Ｃ断面図に対応
する切断部分を示す図である。図６に示すようにリード
に半導体装置を接着し樹脂封止した後、個片打ち抜き刃
２３により、半導体装置１１の端面とダムバー２１内側
端面との間のリード１２と絶縁テープ１５とモールド樹
脂１８を打ち抜く。
れぞれ図６におけるＡ−Ａ断面図、Ｃ−Ｃ断面図に対応
する切断部分を示す図である。図６に示すようにリード
に半導体装置を接着し樹脂封止した後、個片打ち抜き刃
２３により、半導体装置１１の端面とダムバー２１内側
端面との間のリード１２と絶縁テープ１５とモールド樹
脂１８を打ち抜く。
【００２１】図４および図５に示ず例では、半導体素子
１１の裏面および周面をパッケージ１８から大気中に露
出させることにより、放熱性の向上が図られると共に、
リード１２の脚部１２Ｄが不要となることから、厚さ寸
法が０．５ｍｍ以下の超薄型チップサイズ半導体装置の
実現が可能となる。
１１の裏面および周面をパッケージ１８から大気中に露
出させることにより、放熱性の向上が図られると共に、
リード１２の脚部１２Ｄが不要となることから、厚さ寸
法が０．５ｍｍ以下の超薄型チップサイズ半導体装置の
実現が可能となる。
【００２２】図８は本願発明の他の実施例を示す説明図
であり、図８（ａ）、（ｂ）はそれぞれ図６におけるＡ
−Ａ断面図、Ｃ−Ｃ断面図に対応する切断部分を示す図
である。この実施例では、あらかじめリード１２の表面
にリードの厚さの半分程度の窪み２４を設けておき、こ
の窪み２４と同一の位置に突起部が設けられたモールド
金型２５、２６を用いて樹脂モールドを行う。ここで、
金型の突起部は、リード部分のみではなく、切断予定部
分にかかるように設けられる。この金型２５、２６によ
りモールド樹脂を注入した後、窪み部分に合わせて個片
抜き刃２３により切断する。このように半導体装置のリ
ードおよび樹脂部に窪みを設けるようにしたので、個片
抜き時半導体装置へのストレスがかかりにく、また、切
断後の断面の平坦性がとれ、信頼性が向上する。
であり、図８（ａ）、（ｂ）はそれぞれ図６におけるＡ
−Ａ断面図、Ｃ−Ｃ断面図に対応する切断部分を示す図
である。この実施例では、あらかじめリード１２の表面
にリードの厚さの半分程度の窪み２４を設けておき、こ
の窪み２４と同一の位置に突起部が設けられたモールド
金型２５、２６を用いて樹脂モールドを行う。ここで、
金型の突起部は、リード部分のみではなく、切断予定部
分にかかるように設けられる。この金型２５、２６によ
りモールド樹脂を注入した後、窪み部分に合わせて個片
抜き刃２３により切断する。このように半導体装置のリ
ードおよび樹脂部に窪みを設けるようにしたので、個片
抜き時半導体装置へのストレスがかかりにく、また、切
断後の断面の平坦性がとれ、信頼性が向上する。
【００２３】本発明は以上の実施例に限定されない。接
着手段として、絶縁テープに代えて、液状の接着剤を用
いることができる。しかしながら、リード１２の支持部
である中央部分１２Ａと半導体素子表面との間に、キャ
パシタンス等の関係から、所定の間隔を確保することが
が望ましい場合もあり、その場合は、絶縁テープをもち
いることにより所定間隔を確保することができる。ま
た、本願発明をパッケージが電気絶縁性合成樹脂材料か
らなる樹脂封止半導体装置の例について説明したが、半
導体素子収容用キャビティが設けられたセラミックから
なるパッケージを備えるセラミックタイプ、金属からな
るパッケージを備えるメタルタイプ他、種々のパッケー
ジを備える半導体装置に本願発明を適用することができ
る。
着手段として、絶縁テープに代えて、液状の接着剤を用
いることができる。しかしながら、リード１２の支持部
である中央部分１２Ａと半導体素子表面との間に、キャ
パシタンス等の関係から、所定の間隔を確保することが
が望ましい場合もあり、その場合は、絶縁テープをもち
いることにより所定間隔を確保することができる。ま
た、本願発明をパッケージが電気絶縁性合成樹脂材料か
らなる樹脂封止半導体装置の例について説明したが、半
導体素子収容用キャビティが設けられたセラミックから
なるパッケージを備えるセラミックタイプ、金属からな
るパッケージを備えるメタルタイプ他、種々のパッケー
ジを備える半導体装置に本願発明を適用することができ
る。
【００２４】
【発明の効果】以上説明した本発明の半導体装置では、
リードと、 電極パットとの間を接統するボンディンワ
イヤのリードへの接続端はこのリードに形成され半導体
素子表面へ向 けて屈曲するオフセット部で接続され
る。従って、木発明によれば、リードのオフセット分、
ボンディンワイヤ頂部の半導体素子表面からの高さ位
置を低減させることができ、これにより半導体装置全体
の厚さ寸法の低減を図ることができることから、 半導
体装置の薄型化を図ることが可能となる。
リードと、 電極パットとの間を接統するボンディンワ
イヤのリードへの接続端はこのリードに形成され半導体
素子表面へ向 けて屈曲するオフセット部で接続され
る。従って、木発明によれば、リードのオフセット分、
ボンディンワイヤ頂部の半導体素子表面からの高さ位
置を低減させることができ、これにより半導体装置全体
の厚さ寸法の低減を図ることができることから、 半導
体装置の薄型化を図ることが可能となる。
【図１】本発明に係る半導体装置（その１）を部分的に
示す横断面図である。
示す横断面図である。
【図２】本発明に係る半導体装置（その２）を部分的に
示す横断面図である。
示す横断面図である。
【図３】本発明に係る半導体装置（その３）を部分的に
示す横断面図である。
示す横断面図である。
【図４】本発明に係る半導体装置（その４）を示す平面
図である。
図である。
【図５】図４に示した半導体装置（その４）の線Ａ−Ａ
に沿って得られた断面図である。
に沿って得られた断面図である。
【図６】図４に示した半導体装置（その４）の製造方法
を示す図である。
を示す図である。
【図７】図４に示した半導体装置（その４）の製造方法
を示す図である。
を示す図である。
【図８】図４に示した半導体装置（その４）の変形例を
示す図である。
示す図である。
１０ 半導体装置
１１ 半導体素子
１２ リード
１２Ｃ オフセット部
１３ 電極パット
１５ （接看手段）絶縁テ プ
１６ ボンディングワイヤ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平４−318962（ＪＰ，Ａ)
特開 平５−152495（ＪＰ，Ａ)
特開 平６−132458（ＪＰ，Ａ)
特開 平６−260592（ＪＰ，Ａ)
特開 平７−38031（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
Claims (6)
- 【請求項１】 表面に複数の電極パッドが形成された半
導体素子と、 前記半導体素子の前記表面に絶縁性の接着手段を介して
固定された第１の部分と、前記第１の部分よりも前記半
導体素子の前記表面側に配置された第２の部分とをそれ
ぞれ有する複数のリードと、 前記複数のリードの前記第２の部分と前記電極パッドと
をそれぞれ接続する複数のワイヤと、とを備え、 前記複数のリードの前記第１の部分上にはワイヤが接続
されていないことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記第１の部分は前記第２の部分よりも前記半導体素子の
縁部側に配置されることを特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、前
記半導体素子表面には絶縁保護膜が形成されており、前
記第２の部分は、前記絶縁保護膜と接して配置されるこ
とを特徴とする半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、前
記半導体素子の側面および裏面は露出されていることを
特徴とする半導体装置。 - 【請求項５】 請求項１記載の半導体装置において、前
記絶縁性の接着手段は、絶縁テープを含むことを特徴と
する半導体装置。 - 【請求項６】 表面に電極パッドが形成された半導体素
子と、 前記半導体素子の前記表面に絶縁性の接着手段を介して
固定された第１の部分と、前記第１の部分よりも前記半
導体素子の前記表面側に配置された第２の部分とを有す
るリードと、 前記リードの前記第２の部分と前記電極パッドとを接続
するワイヤと、 表面が前記リードの前記第１の部分の表面と略同一にな
るように形成された、前記リードの前記第２の部分と前
記ワイヤとを封止する封止樹脂と、 を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16010196A JP3406147B2 (ja) | 1995-06-21 | 1996-06-20 | 半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17829695 | 1995-06-21 | ||
| JP7-178296 | 1995-06-21 | ||
| JP16010196A JP3406147B2 (ja) | 1995-06-21 | 1996-06-20 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002261483A Division JP3805733B2 (ja) | 1995-06-21 | 2002-09-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0969600A JPH0969600A (ja) | 1997-03-11 |
| JP3406147B2 true JP3406147B2 (ja) | 2003-05-12 |
Family
ID=26486694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16010196A Expired - Fee Related JP3406147B2 (ja) | 1995-06-21 | 1996-06-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406147B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3194917B2 (ja) | 1999-08-10 | 2001-08-06 | トーワ株式会社 | 樹脂封止方法 |
| JP2003092380A (ja) * | 2001-09-18 | 2003-03-28 | Mitsubishi Electric Corp | 半導体装置 |
-
1996
- 1996-06-20 JP JP16010196A patent/JP3406147B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0969600A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3839321B2 (ja) | 半導体装置およびその製造方法 | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| JP3362530B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
| JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3406147B2 (ja) | 半導体装置 | |
| JP3843654B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| KR20000035215A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JP2001177007A (ja) | 半導体装置及びその製造方法 | |
| JP4225312B2 (ja) | 半導体装置 | |
| JP3805733B2 (ja) | 半導体装置の製造方法 | |
| JP3959898B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JP3702152B2 (ja) | 半導体装置 | |
| JP2005311099A (ja) | 半導体装置及びその製造方法 | |
| KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JP3915338B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021008 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030218 |
|
| LAPS | Cancellation because of no payment of annual fees |