JP4225312B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4225312B2
JP4225312B2 JP2005342019A JP2005342019A JP4225312B2 JP 4225312 B2 JP4225312 B2 JP 4225312B2 JP 2005342019 A JP2005342019 A JP 2005342019A JP 2005342019 A JP2005342019 A JP 2005342019A JP 4225312 B2 JP4225312 B2 JP 4225312B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor element
thickness
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005342019A
Other languages
English (en)
Other versions
JP2006108706A (ja
Inventor
伸仁 大内
悦夫 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2005342019A priority Critical patent/JP4225312B2/ja
Publication of JP2006108706A publication Critical patent/JP2006108706A/ja
Application granted granted Critical
Publication of JP4225312B2 publication Critical patent/JP4225312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体基板に回路素子が組み込まれた半導体素子およびこの半導体素子を収容するパッケージを備える半導体装置に関する。
半導体素子を収容するパッケージを絶縁性合成樹脂材料で構成した樹脂モールドICパッケージは、半導体装置のコンパクト化および取り扱いの容易さの点で優れている。
このようなICパッケージの1つに、薄型パッケージ(TSOP:Thin Small Outline Package )がある。この薄型パッケージでは、電極パッドが形成された半導体素子の表面と平行に配置されたリードの端部が、絶縁性粘着テープを介して、電極パッド近傍で半導体素子表面に位置決められている。
電極パッドとリードとは、ボンディングワイヤで接続されており、これらリードと電極パッドとの接続部を含んで半導体素子が絶縁性合成樹脂材料で封止される。
半導体素子は、その電極パッドにボンディングワイヤ経て接続されかつ樹脂材料の外部に伸張するリードを経て、外部回路に接続される。
ところで、上記のような従来の半導体装置では、半導体素子表面に形成された電極パッドとリードの端部とを接続するボンディングワイヤは、両接続部分間で充分な弛みを持つように、弧状を描くように設けられる。
しかも、ボンディングワイヤのリード端部への接続端部は、IC表面から絶縁性粘着テープの厚さ寸法およびリードの厚さ寸法の和の高さ位置にあり、ボンディングワイヤはこの高さ位置を越えて弧状を描くように設けられる。
そのために、この接続部を絶縁性合成樹脂材料で封止する際、弧状に配置されたボンディングワイヤを覆うために、絶縁性合成樹脂材料は、半導体素子の表面から絶縁性粘着テープの厚さ寸法およびリードの厚さ寸法の和の高さを充分に越える厚さ寸法が必要となる。このことは、半導体装置の厚さ寸法の低減化を図る上で不利であり、より薄型化を図る技術の出現が強く望まれていた。
本発明は、前述した課題を解決するために、表面に電極パッドが形成された半導体素子と、半導体素子の表面の側でその縁部外方から電極パッドへ向けて半導体素子表面から間隔をおいて伸張するリードと、リードを電極パッドに接続するボンディングワイヤとを含む半導体装置において、リードの電極パッドの近傍部分に、半導体素子の表面に向けて屈曲するオフセット部を設け、このオフセット部でボンディングワイヤをリードに接続したことを特徴とする。
以上説明した本発明の半導体装置では、リードと、 電極パットとの間を接統するボンディンワイヤのリードへの接続端はこのリードに形成され半導体素子表面へ向けて屈曲するオフセット部で接続される。
従って、木発明によれば、リードのオフセット分、ボンディンワイヤ頂部の半導体素子表面からの高さ位置を低減させることができ、これにより半導体装置全体の厚さ寸法の低減を図ることができることから、半導体装置の薄型化を図ることが可能となる。
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
以下、本発明を図示の実施例に沿って詳細に説明する。
図1は、本発明の参考例に係る半導体装置を部分的に示す横断面図である。
本発明の参考例に係る半導体装置10は、例えば16MビットのDRAMのような集積回路素子が組み込まれた半導体基板からなる半導体素子11と、この半導体素子のための多数のリード12とを含む。
半導体素子11の表面には回路素子のための電極パッド13が形成されており、半導体素子11の表面の電極パッド13を除く部分は、例えば5〜15μmの厚さ寸法を有するポリイミド系樹脂のような絶縁保護膜14で保護されている。
リード12は、この絶縁保護膜14が配置された表面の側でこれから間隔をおいて半導体素子11の縁部外方から電極パッド13へ向けて伸張する中央部分12Aで、例えばエポキシ樹脂系あるいはポリイミド樹脂系の接着剤が両面に塗布されたポリイミド樹脂フィルムからなる絶縁テープ15により、半導体素子11上に位置決められている。
リード12の中央部分12Aの絶縁テープ15で支持された接着部分よりも半導体素子11の中央部側に位置する部分には、絶縁保護膜14へ向けて屈曲された段部12Bが形成されている。この段部12Bにより、電極パット13の近傍に位置するリード12の先端部には、半導体素子11の表面に向けて屈曲されたオフセット部12Cが規定されている。
図示の例では、段部12Bによるオフセット量は、絶縁テープ15の厚さ寸法にほぼ等しく、リード12自体のばね力によってリード12先端のオフセット部12Cは絶縁保護膜14上に押し付けられている。絶縁保護膜14は、オフセッ卜部12Cの押し付けおよび次に述べるボンディンワイヤ16の接続時における衝撃等を緩和して、半導体素子11の表面を損傷から保護する。
リード12と、電極パット13との間には、両者を電気的に接続するためのボンディンワイヤ16が接続されている。リード12のオフセット部12Cの表面には、例えば熱超音波によるボンディンワイヤ16の圧着を容易とするための銀メッキ層17が形成されており、ボンディンワイヤ16の一端は、この銀メッキ暦17が形成されたオフセット部12Cでリード12に接続されている。また、ボンディンワイヤ16の他端は、従来におけると同様に、電極パット13に接続されている。
これらボンディンワイヤ16を含むそれらの接続部を覆うように、例えば繊維状のシリカ(60〜100μm)を含むエポキシ系樹脂材料により、半導体素子11を全体的に封止するパッケージ18が形成されている。
このパッケージ18は、一般的には上型および下型を用いた型締めによって形成されるが、リード12を半導体素子11上に位置決める絶縁テープ15は、この型締め時に衝撃を緩和することにより、半導体素子11にクラック等が発生することを防止する。
パッケージ18から突出するリード12の脚部12Dには、外部回路との接続のための金属メッキ層19が形成されており、このリード12およびボンディンワイヤ16を経て、半導体素子11の電極パット13が外部回路に接続される。
本発明に係る半導体装置10では、リード12と電極パット13とを接続するボンディンワイヤ16は、リード12のオフセット部12Cでこのリード12に接続されている。ボンディンワイヤ16が接続されるオフセット部12Cは、接着手段である絶縁テープ15の厚さ分、半導体素子11の表面を覆う絶縁保護膜14へ向けて屈曲されていることから、その分、ボンディンワイヤ16との接続部分であるオフセット部12Cの絶縁保護膜14からの高さ位置が低減されている。
このことから、ボンディンワイヤ16は、オフセット部12Cと電極パッド13との間で、従来におけると同様に弛みをもって配線されるが、その頂部の絶縁保護膜14からの高さ位置は、オフセット部12Cのオフセット量分、低く設定されることから、例えば図1R>1に示すとおり、ボンディンワイヤ16の頂部位置をリード12の中央部分12Aの高さ位置よりも低い例えば0.225〜0.25mmの値に設定することができる。
従って、ボンディンワイヤ16の頂部を露出させることなくパッケージ18の半導体素子11表面側における高さ寸法Hを従来よりも小さくすることができ、これにより、パッケージ18の本体部分の厚さ寸法Tの低減を図り、その厚さ寸法を例えばlmm以下にして、半導体装置10の薄型化を図ることができる。
リード12のオフセット部12Cをリード12の先端部に形成することに代えて、例えば中央部分12Aに形成することができる。しかしながら、図示のとおり、リード12の先端部にオフセット部12Cを形成することにより、このオフセット部12Cを容易に電極パット13の近傍に位置させることができる。従ってボンディンワイヤ16の引き回しのコンパクト化によるボンディンワイヤ16の短小化を図る上で、リード12の先端部にオフセット部12Cを設けることが望ましい。
図2および図3は、本発明に係るそれぞれ他の参考例を部分的に示す横断面図である。図1に示されたと同様の機能を果たす構成部分には、これと同一の参照符号が付されている。
図2では、半導体装置10の放熱性を高めるために、半導体素子11の裏面はパッケージ18から大気中に露出されている。
この半導体素子11の裏面を露出させるについて、パッケージ18のための上型からの樹脂材料のはみ出しによるいわゆるバリは、放熱性の低下を招く。従って、樹脂材料の半導体素子11の裏面への回り込みによるバリを確実に防止するために、パッケージ18の上半部18Aを半導体素子11の表面よりも小さくすることが望ましい。
また、接看手段である絶縁テープ15を半導体素子11の縁部からその外方へはみ出して配置することにより、この絶縁テープ15の加熱接着時に、その接着剤の溶融部分によって、半導体素子11のエッジ部を覆うフィレット20を形成することができる。
フィレット20は、半導体装置10の完成後に行われる温度サイクル試験等の周期的な温度変化に対して、エッジ部近傍でのクラックの発生を抑制する作用をなす。
図2に示したように、半導体素子11の裏面をパッケージ18から大気に露出させることにより、半導体装置10の放熱性を高めることができると共に、半導体素子11の裏面を樹脂材料で覆う必要はなく、従って、その厚さ分、半導体装置10の厚さ寸法の低減を図ることができることから、薄型化を図る上で、より有利である。
図3に示されているように、半導体素子11の裏面および周面をパッケージ18から大気中に露出させることができ、これにより、一層の放熱性の向上を図ることができる。
また、図3に示すように、パッケージ18を構成する合成樹脂材料の表面をリード12のオフセット部12Cを除く中央部分12Aの表面とほぼ同一平面上に位置させることにより、パッケージ18内に、電極パッド13、ボンディンワイヤ16およびリード12の段部12Bに続くオフセット部12Cを埋設した状態で、パッケージ18の厚さ寸法のさらなる低減が可能となり、これにより半導体装置10の一層の薄型化が可能になる。
図4は、本発明の実施例を示す平面図である。
また、図5は、図4に示された線A−Aに沿って得られた断面図である。
図4に示す平面図は、基本的には図3に示した例におけるものと同様であるが、図5に明確に示されているように、リード12には、図1ないし図3に示した脚部12Dが設けられていない。
図4および図5に示す半導体装置10では、パッケージ18から露出するリード12の中央部分12Aを回路基板に対向させて配置し、この中央部分12Aの露出面で回路基板に、例えばバンプ電極等を用いて直接に接続することができる。
このような半導体装置を製造する方法について図6(a)〜(c)および図7(a)〜(d)を用いて説明する。
図6に樹脂封止前の形状を示す。図6(a)は上面図、図6(b)はA−A断面図、図6(c)はC−C断面図である。
図6(a)において、半導体素子11サイズより大きい枠状のダムバー21が、フレーム上にエッチング法あるいはスタンピング法で形成されている。
このダムバー21内には、ダムバー21につながっている外部端子となるリード12が形成されており、ボンディング部分に金属メッキを施した後、リード22からダムバー21までつながった枠状の絶縁テープ15を接着する。この絶縁テープ15の内側は、半導体素子11にかかる位置まで達している。さらに、絶縁テープ15の接着されていないリード先端部をおよそ絶縁テープの厚さ分だけ曲げ加工する。
その後、絶縁テープ部分に半導体素子11を接着搭載後、半導体素子の電極パッドとリード先端部であるオフセット部分とをボンディングワイヤにより接続した後、モールド樹脂を注入し、個片抜き工程にはいる。このとき絶縁テープ15は、ダムバー21下部まで存在するため、樹脂が半導体素子11側面に流れ出ることはない。
図7(a)〜(b)、(c)〜(d)はそれぞれ図6におけるA−A断面図、C−C断面図に対応する切断部分を示す図である。
図6に示すようにリードに半導体装置を接着し樹脂封止した後、個片打ち抜き刃23により、半導体装置11の端面とダムバー21内側端面との間のリード12と絶縁テープ15とモールド樹脂18を打ち抜く。
図4および図5に示す例では、半導体素子11の裏面および周面をパッケージ18から大気中に露出させることにより、放熱性の向上が図られると共に、リード12の脚部12Dが不要となることから、厚さ寸法が0.5mm以下の超薄型チップサイズ半導体装置の実現が可能となる。
図8は本願発明の他の実施例を示す説明図であり、図8(a)、(b)はそれぞれ図6におけるA−A断面図、C−C断面図に対応する切断部分を示す図である。
この実施例では、あらかじめリード12の表面にリードの厚さの半分程度の窪み24を設けておき、この窪み24と同一の位置に突起部が設けられたモールド金型25、26を用いて樹脂モールドを行う。ここで、金型の突起部は、リード部分のみではなく、切断予定部分にかかるように設けられる。この金型25、26によりモールド樹脂を注入した後、窪み部分に合わせて個片抜き刃23により切断する。
このように半導体装置のリードおよび樹脂部に窪みを設けるようにしたので、個片抜き時半導体装置へのストレスがかかりにくく、また、切断後の断面の平坦性がとれ、信頼性が向上する。
本発明は以上の実施例に限定されない。接着手段として、絶縁テープに代えて、液状の接着剤を用いることができる。しかしながら、リード12の支持部である中央部分12Aと半導体素子表面との間に、キャパシタンス等の関係から、所定の間隔を確保することが望ましい場合もあり、その場合は、絶縁テープをもちいることにより所定間隔を確保することができる。
また、本願発明をパッケージが電気絶縁性合成樹脂材料からなる樹脂封止半導体装置の例について説明したが、半導体素子収容用キャビティが設けられたセラミックからなるパッケージを備えるセラミックタイプ、金属からなるパッケージを備えるメタルタイプ他、種々のパッケージを備える半導体装置に本願発明を適用することができる。
本発明の参考例に係る半導体装置(その1)を部分的に示す横断面図である。 本発明の参考例に係る半導体装置(その2)を部分的に示す横断面図である。 本発明の参考例に係る半導体装置(その3)を部分的に示す横断面図である。 本発明に係る半導体装置(その4)を示す平面図である。 図4に示した半導体装置(その4)の線A−Aに沿って得られた断面図である。 図4に示した半導体装置(その4)の製造方法を示す図である。 図4に示した半導体装置(その4)の製造方法を示す図である。 図4に示した半導体装置(その4)の変形例を示す図である。
符号の説明
10 半導体装置
11 半導体素子
12 リード
12C オフセット部
13 電極パット
15 (接看手段)絶縁テ プ
16 ボンディングワイヤ

Claims (4)

  1. 表面に電極パッドが形成された半導体チップと、前記半導体チップの前記表面に設けられたリードと前記電極パッドと前記リードとを接続するワイヤと、前記ワイヤおよび前記リードを封止する封止樹脂とを有する半導体装置において、
    前記リードは、前記電極パッド近傍の前記半導体チップの前記表面に配置される第1の部分と、前記第1の部分よりも前記半導体チップの前記表面から離れて配置され、前記半導体チップの前記表面に接着層を介して固定された第2の部分と、前記第1の部分と第2の部分とを接続する第3の部分と、前記第2の部分から前記第3の部分とは反対側に延在する第4の部分とを有し、
    前記リードの前記第2の部分は、前記接着層に面する第1の表面とその反対側であり、前記封止樹脂から露出する第2の表面とを有し、
    前記リードの前記第の部分は、前記半導体チップの端面から突出していることを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、さらに、前記リードの前記第2の部分の前記第2の表面に形成された金属メッキ層を有することを特徴とする半導体装置。
  3. 請求項1または2のいずれかに記載の半導体装置において、前記接着層は絶縁テープであることを特徴とする半導体装置。
  4. 請求項1〜3のいずれか1項に記載の半導体装置において、前記リードの前記第2の部分の前記第2の表面は、外部基板と接続するための接続部であることを特徴とする半導体装置。
JP2005342019A 1995-06-21 2005-11-28 半導体装置 Expired - Fee Related JP4225312B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005342019A JP4225312B2 (ja) 1995-06-21 2005-11-28 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17829695 1995-06-21
JP2005342019A JP4225312B2 (ja) 1995-06-21 2005-11-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002261483A Division JP3805733B2 (ja) 1995-06-21 2002-09-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006108706A JP2006108706A (ja) 2006-04-20
JP4225312B2 true JP4225312B2 (ja) 2009-02-18

Family

ID=36377967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005342019A Expired - Fee Related JP4225312B2 (ja) 1995-06-21 2005-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP4225312B2 (ja)

Also Published As

Publication number Publication date
JP2006108706A (ja) 2006-04-20

Similar Documents

Publication Publication Date Title
JP3839321B2 (ja) 半導体装置およびその製造方法
JP5318737B2 (ja) センサ装置およびその製造方法
US6204564B1 (en) Semiconductor device and method for making the same
WO2004004005A1 (ja) 半導体装置およびその製造方法
JPH09213826A (ja) パッケージ
JP2002076040A (ja) 半導体装置及びその製造方法
KR100473464B1 (ko) 반도체장치
JP2002110862A (ja) 半導体装置とその製造方法
JP4225312B2 (ja) 半導体装置
JP3805733B2 (ja) 半導体装置の製造方法
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JP3406147B2 (ja) 半導体装置
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP5119092B2 (ja) 半導体装置の製造方法
KR100373891B1 (ko) 반도체장치
JP4764608B2 (ja) 半導体装置
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JPH08181165A (ja) 半導体集積回路
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JP2007294637A (ja) 半導体装置の製造方法
JP2005150693A (ja) チップパッケージ構造
JP2000304638A (ja) センサチップの接合構造
JP2771475B2 (ja) 半導体装置
JP2003204019A (ja) 凸型ヒートシンク付き半導体装置の製造方法及び凸型ヒートシンクの製造方法
JPH10154723A (ja) 樹脂封止型半導体装置のワイヤボンド構造

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees