JPH08181165A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH08181165A
JPH08181165A JP6322680A JP32268094A JPH08181165A JP H08181165 A JPH08181165 A JP H08181165A JP 6322680 A JP6322680 A JP 6322680A JP 32268094 A JP32268094 A JP 32268094A JP H08181165 A JPH08181165 A JP H08181165A
Authority
JP
Japan
Prior art keywords
chip
pad
bonding
lsi
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6322680A
Other languages
English (en)
Inventor
On Sutanrii
スタンリー・オン
Mika Nishiyama
実花 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP6322680A priority Critical patent/JPH08181165A/ja
Publication of JPH08181165A publication Critical patent/JPH08181165A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】ＬＯＣ構造のＬＳＩにおいて、上下両面にボン
ディンパッドを持つチップを用いときのワイヤボンディ
ングを可能にすることにより、チップサイズを大型化す
ることなく外部リード端子数を増加させる。 【構成】両面に能動領域６Ａ，６Ｂを持つチップ５の上
下両面にボンディングパッド１０Ａ，１０Ｂを設ける。
それらパッド１０Ａ，１０Ｂの配置を、チップ平面に関
して非対称な配置にすることにより、一方の面のパッド
１０Ａ（１０Ｂ）のワイヤボンディング時に、他方の面
パッド１０Ｂ（１０Ａ）をチップの真裏からボンディン
グ装置の加熱用ステージで支持できるようにして、ボン
ディング部分にキャピラリなどからの圧力による曲げ応
力が加わらないようにして、ボンディング中に十分な圧
力を加えられるようにする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、特に、ＬＯＣ（リード・オン・チップ：Ｌｅａｄ
ｏｎ Ｃｈｉｐ）構造の半導体集積回路に関する。
【０００２】
【従来の技術】従来のＬＯＣ構造ＬＳＩの一例の断面構
造を図３に示す。図３を参照して、この図に示すＬＳＩ
においては、半導体チップ５は上面側に能動領域６を持
ち、その能動領域側の面の周縁に沿って多数のボンディ
ングパッド１０が配列されている。このチップ５は、上
記の能動領域側の面に張り付けられた絶縁性両面接着テ
ープ４により、金属製リードフレーム２の内部リード１
１先端に絶縁的に接着、固定されている。チップ５のボ
ンディングパッド１０と内部リード１１とはワイヤボン
ディングにより、金属細線３で電気的に接続されてい
る。そして、チップ５と、金属細線３と、内部リード１
１とは、例えばエポキシ樹脂のトランスファモールディ
ングで形成された樹脂１で、封止され外装されている。
【０００３】ＬＯＣ構造では、チップ５を内部リード１
１に支持させるので、チップを支持するために通常リー
ドフレーム中央部に設けられるアイランドが不要であ
る。そして、チップ５上のボンディングパッド１０と内
部リード１１のボンディング部との位置関係が、アイラ
ンドを持つ構造のＬＳＩ（以後、アイランド構造ＬＳＩ
と称することとする）における位置関係とは逆に、内部
リード１１のボンディング部の方がＬＳＩの中心部側に
位置し、ボンディングパッド１０の方がその外側に位置
することになる。つまりアイランド構造ＬＳＩでは、チ
ップ５と内部リード１１とが同一水平面上に並んでいる
ことから、必然的に、内部リード先端とチップとの間に
距離が必要でその分パッケージが大きくなるのに対し、
ＬＯＣ構造にすると、内部リード１１先端とチップ５と
が上下に重なる立体的構造となるので、同じチップサイ
ズでもパッケージを小型化することが可能で、それだけ
電子機器の小型化に有利である。
【０００４】ところが、近年、ＬＳＩの高機能化は著し
く、それに伴ってＬＳＩの外部リード端子数、換言すれ
ばチップ上のボンディングパッドの数は増大傾向にあ
り、チップサイズ、更にはパッケージサイズも大型化傾
向にある。しかしながら一方では、電子機器の小型化に
伴ってＬＳＩの小型化に対する要望は強く、チップサイ
ズの大型化は強く制限される。このような状況に対処
し、チップを大型化することなくボンディングパッド数
を増加させるための技術の一つに、チップの両面に能動
領域を形成すると共に、ボンディング用電極をチップ両
面に設ける技術がある。図４は、上述のような、チップ
両面にボンディング用電極を持つＬＳＩの一例の断面構
造を示す図であって、特開平２ー２０１９４７号公報
（以後、第１の公報と記す）に開示されたものの要部を
示す。図４を参照すると、このＬＳＩでは、チップ５の
両面にそれぞれ、能動領域とボンディングパッドとが形
成されている。すなわち、チップ５の上面には能動領域
６Ａとボンディングパッド１０Ａを備え、チップ５下面
には能動領域６Ｂとボンディングパッド１０Ｂが形成さ
れている。上下のボンディングパッド１０Ａ，１０Ｂ
は、上下対称の位置に配置されている。ボンディングパ
ッド１０Ａ，１０Ｂのそれぞれとリードフレーム２の内
部リード１１とは、ワイヤボンディングにより金属細線
３Ａ，３Ｂで電気的に接続されている。このＬＳＩで
は、図３に示すＬＯＣ構造のＬＳＩとは異って、チップ
５は、金属細線３Ａ，３Ｂによってのみリードフレーム
２に支持されていることになる。このＬＳＩにおいてチ
ップ５と内部リード１１の位置関係に着目するとそれら
は同一水平面上に位置しており、この点で、このＬＳＩ
はＬＯＣ構造ではない。
【０００５】一方、特開平３ー２３６２４５号公報（以
後、第２の公報と記す）には、上下両面にボンディング
用電極を持つチップを用いたＬＳＩの、他の例が開示さ
れている。この公報記載のＬＳＩでは、チップ上面には
その周縁部に沿って、従来と同様のボンディングパッド
が形成されており、又、チップ下面には周縁部を外れた
チップ中央領域にバンプが形成されている。一方、リー
ドフレーム中央のチップ搭載用アイランドには、チップ
下面のバンプに対応する位置に、バンプを受けるための
パッドが設けられている。チップとリードフレームと
は、チップ下面のバンプとアイランド上面のパッドとを
フリップチップボンディングすることにより、電気的、
機械的に接続、固定される。チップ上面のボンディング
パッドはリードフレーム側の内部リードと、通常のワイ
ヤボンディングにより接続されている。この第２の公報
記載のＬＳＩも、チップ支持のためのアイランドが必要
である点、又、内部リードとチップとが同一水平面上に
位置している点で、ＬＯＣ構造とは異なる構造である。
【０００６】
【発明が解決しようとする課題】上述した第１の公報記
載のＬＳＩでは、製造工程中でリードフレーム２に対し
てチップ５を機械的に支持するものが金属細線３Ａ，３
Ｂだけであるので、組立て工程での保持強度が不足す
る。又、チップ５側のボンディングパッド１０Ａ，１０
Ｂがチップ５の上下両面に対称に配置されているので、
ワイヤボンディングが困難である。すなわち、ワイヤボ
ンディング時には、通常、チップ５を加熱するためと、
キャピラリやウエッジツールによってボンディングパッ
ドに加えられる圧力を支持するために、ボンディングパ
ッドの真裏に当る部分も含めてチップ裏面を、ボンディ
ング装置のステージで受けるようにする。ところが、第
１の公報記載のＬＳＩでは、チップ上面と下面の対称の
位置に、ボンディングパッドがそれぞれ配置されている
ので、現にボンディングが行われているパッドをその真
裏から機械的に支持することができず、キャピラリなど
からの圧力によりボンディング部に曲げ応力が加わる。
このため、ボンディングパッドに十分な圧力を加えるこ
とができず、ボンディング強度が低下したり、或いはチ
ップが破損してしまうなどの障害が生じる。
【０００７】一方、第２の公報記載のＬＳＩでは、チッ
プとアイランドとをフリップチップボンディングにより
接続するということに伴う製造工程の複雑化および、フ
リップチップボンディングが持つ一般的な欠点の混入が
避けられない。すなわち、立体的な金属突起形成とい
う、平面的構造のボンディングパッドを形成する工程と
は全く異なる工程が必要となり、又、はんだなどの金属
溶融という、ワイヤボンディングとは全く異なる工程が
必要となる。これらのことは、単に製造工程が増加する
のみならず、このＬＳＩ製造のためにフリップチップボ
ンダなど新たな設備が必要で多大の投資を要することを
意味する。又、フリップチップボンディングは、接合部
がチップ下部に位置することから、ボンディング精度の
確保が困難であると共にボンディング後の接合状態の視
認が不可能であるので、これらの点を解決するための技
術開発が必要とされている。
【０００８】従って本発明は、上下両面にボンディング
パッドを備えるチップを用いたＬＳＩであって、ＬＯＣ
構造が可能で高密度実装化に優れると共に、従来の組立
て技術に対する適合性が高く経済性に優れたＬＳＩを提
供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
は、リードフレームの内部リードと半導体チップとを絶
縁的に固着して前記半導体チップを前記内部リードに支
持させることによりアイランドレスとしたＬＯＣ構造の
半導体集積回路において、前記半導体チップが、相対す
る両平面にそれぞれ、能動領域及びその能動領域と外部
とを電気的に接続するためのワイヤボンディング用のパ
ッドとを備えると共に、前記半導体チップの一方の平面
上に設けられたパッドと他方の平面上に設けられたパッ
ドとが、チップ平面に関して非対称に配置されているこ
とを特徴とする。
【００１０】
【実施例】次に、本発明の好適な実施例について、図面
を用いて説明する。図１は 、本発明の第１の実施例の
完成後の断面を示す図である。又、図２（ａ）及び
（ｂ）は、第１の実施例の製造工程中の断面を、工程順
に示す図である。図１を参照して、本実施例におけるチ
ップ５は、その上下両面に能動領域とボンディングパッ
ドを備えている。すなわち、チップ上面には能動領域６
Ａとボンディングパッド１０Ａとが形成されており、チ
ップ下面には能動領域６Ｂとボンディングパッド１０Ｂ
とが形成されている。上下両面のパッド１０Ａ，１０Ｂ
はチップ平面に関して、非対称に配置されている。チッ
プ上面のパッド１０Ａはチップ５中央部に配置され、チ
ップ下面のパッド１０Ｂはチップ５周縁部に配列されて
いる。チップ５はその上面に張り付けられた絶縁性両面
接着テープ４により、リードフレーム２の内部リード１
１に接着、固定されている。チップ上面のパッド１０Ａ
及び下面のパッド１０Ｂはそれぞれ、金属細線３Ａ，３
Ｂによって内部リード１１にワイヤボンディングされて
いる。そして、全体が封止樹脂１によって覆われてい
る。このように本実施例は、チップ５を絶縁性両面接着
テープ４によりリードフレーム２の内部リード１１に固
定し機械的に保持することで、アイランドを不要にする
という、ＬＯＣ構造となっている。
【００１１】以下に、本実施例におけるワイヤボンディ
ング方法について、説明する。図２（ａ），（ｂ）を参
照して、本実施例では、先ず、チップ５上面のパッド１
０Ａに対するワイヤボンディングを行う（図２
（ａ））。この場合、従来のＬＯＣ構造ＬＳＩの製造に
おけるボンディング装置をそのまま流用できる。すなわ
ち、チップ５をその上面を上向にして、ボンディング装
置の加熱用ステージ７上に乗せる。ここで、ＬＳＩチッ
プにおけるボンディングパッドは、一般に、チップ表面
から殆ど飛び出さないと見做せる。つまり本実施例で
は、チップ５下面は実質的にフラットで、全面が加熱用
ステージ７に密着しているといえる。従って、加熱用ス
テージ７とチップ５との間の熱の授受には、何ら差支え
はない。又、チップ５上面のパッド１０Ａはその真裏か
らステージ７に支持されることになるので、そのパッド
１０Ａにはキャピラリ８から十分に圧力を加えることが
できる。
【００１２】次に、チップ下面側のパッド１０Ｂに対す
るワイヤボンディングを行う（図２（ｂ））。ここで
は、加熱用ステージ７として、図示するような、中央部
分に凹みを持つステージを用いる。この凹みは、既にボ
ンディング済みのチップ上面側の金属細線３Ａに対する
逃げの凹みである。この凹み付きのステージ７上に、チ
ップ５をその上面を下向にし、ボンディング済みの金属
細線３Ａが凹み内に入り込むように乗せる。このように
チップ５をセットすると、チップ５下面（この図では、
上向になっている）側のパッド１０Ｂは、その真裏から
ステージ７によって支持されることになる。従って、こ
の場合にも、キャピラリ８をパッド１０Ｂに押し付けて
十分な圧力を加えることができる。
【００１３】上述のようにして、チップ上下両面のワイ
ヤボンディングを終った後、内部リード１１、チップ
５、金属細線３Ａ，３Ｂをトランスファモールディング
により樹脂封止して、本実施例を完成する。
【００１４】
【発明の効果】以上説明したように、本発明は、半導体
チップの上下両面にそれぞれ、能動領域とボンディング
パッドを持ち、上下のパッドをチップ平面に関して非対
称に配置すると共に、リードフレームの内部リードとチ
ップとを絶縁性両面接着テープなどにより接着、固定し
てアイランドレスとし、ＬＯＣ構造としている。
【００１５】これにより本発明によれば、チップとリー
ドフレームとの製造工程中における機械的支持力を従来
のＬＯＣ構造並みに維持しつつ、しかも、チップ両面の
パッドに対するワイヤボンディングを可能とし、ＬＳＩ
の入出力数を少くとも従来の２倍以上にすることができ
る。
【００１６】本発明によれば、チップと内部リードとを
全てワイヤボンディングで接続可能であるので、その製
造に当って従来の装置をそのまま適用でき、新たな設備
投資は必要ない。
【図面の簡単な説明】
【図１】本発明の第１の実施例の、完成後の断面図であ
る。
【図２】第１の実施例の断面を、製造工程順に示す図で
ある。
【図３】従来のＬＯＣ構造ＬＳＩの一例の断面図であ
る。
【図４】チップの両面にボンディングパッドを有する従
来のＬＳＩの一例の断面図である。
【符号の説明】
１ 樹脂 ２ リードフレーム ３，３Ａ，３Ｂ ワイヤ ４ 接着テープ ５ チップ ６，６Ａ，６Ｂ 能動領域 ７ 加熱用ステージ ８ キャピラリ １０，１０Ａ，１０Ｂ ボンディングパッド １１ 内部リード

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームの内部リードと半導体チ
    ップとを絶縁的に固着して前記半導体チップを前記内部
    リードに支持させることによりアイランドレスとしたＬ
    ＯＣ構造の半導体集積回路において、 前記半導体チップが、相対する両平面にそれぞれ、能動
    領域及びその能動領域と外部とを電気的に接続するため
    のワイヤボンディング用のパッドとを備えると共に、 前記半導体チップの一方の平面上に設けられたパッドと
    他方の平面上に設けられたパッドとが、チップ平面に関
    して非対称に配置されていることを特徴とする半導体集
    積回路。
  2. 【請求項２】 請求項１記載の半導体集積回路におい
    て、 前記半導体チップの一方の平面上のパッドを半導体チッ
    プ周縁部に配置し、前記他方の平面上のパッドを半導体
    チップ中央部に配置したことを特徴とする半導体集積回
    路。
JP6322680A 1994-12-26 1994-12-26 半導体集積回路 Pending JPH08181165A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6322680A JPH08181165A (ja) 1994-12-26 1994-12-26 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6322680A JPH08181165A (ja) 1994-12-26 1994-12-26 半導体集積回路

Publications (1)

Publication Number Publication Date
JPH08181165A true JPH08181165A (ja) 1996-07-12

Family

ID=18146423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6322680A Pending JPH08181165A (ja) 1994-12-26 1994-12-26 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH08181165A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583511B2 (en) 2001-05-17 2003-06-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of producing the same
JP2011167318A (ja) * 2010-02-18 2011-09-01 Seiko Epson Corp 光デバイスの製造方法、光デバイス及び生体情報検出器
JP2021034506A (ja) * 2019-08-22 2021-03-01 三菱電機株式会社 半導体装置及びインバータ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683896A (en) * 1979-12-11 1981-07-08 Nec Corp Memory circuit
JPH06216313A (ja) * 1993-01-19 1994-08-05 Oki Electric Ind Co Ltd 樹脂封止半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683896A (en) * 1979-12-11 1981-07-08 Nec Corp Memory circuit
JPH06216313A (ja) * 1993-01-19 1994-08-05 Oki Electric Ind Co Ltd 樹脂封止半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583511B2 (en) 2001-05-17 2003-06-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and a method of producing the same
JP2011167318A (ja) * 2010-02-18 2011-09-01 Seiko Epson Corp 光デバイスの製造方法、光デバイス及び生体情報検出器
US8915857B2 (en) 2010-02-18 2014-12-23 Seiko Epson Corporation Method for manufacturing optical device, optical device, and biological information detector
JP2021034506A (ja) * 2019-08-22 2021-03-01 三菱電機株式会社 半導体装置及びインバータ

Similar Documents

Publication Publication Date Title
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US7012325B2 (en) Ultra-thin semiconductor package device and method for manufacturing the same
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
US6124546A (en) Integrated circuit chip package and method of making the same
JP4097403B2 (ja) 半導体装置
JP2002222889A (ja) 半導体装置及びその製造方法
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR20020077650A (ko) 반도체 장치 및 그 제조 방법
KR20030017676A (ko) 듀얼 다이 패키지
JP2003031760A (ja) 半導体装置
KR20010093048A (ko) 반도체 장치 및 그 제조 방법
JPH0864725A (ja) 樹脂封止型半導体装置およびその製造方法
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JPH08181165A (ja) 半導体集積回路
JPH10335366A (ja) 半導体装置
JPH0964080A (ja) 半導体装置及びその製造方法
JPH07335826A (ja) 半導体装置及びその製造方法
KR100422608B1 (ko) 적층칩패키지
JPH11186449A (ja) 半導体装置およびその製造方法
KR100373891B1 (ko) 반도체장치
JPH07193160A (ja) チップキャリア
JP2001007238A (ja) ウエハーレベルの集積回路装置のパッケージ方法
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP3182378B2 (ja) 半導体装置および混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961217