JP4097403B2 - 半導体装置 - Google Patents

Description

技術分野
本発明は、半導体装置に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置に適用して有効な技術に関するものである。
背景技術
記憶回路システムの大容量化を図る目的として、記憶回路システムが構成された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が提案されている。例えば、特開平７−５８２８１号公報にはＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造の積層型半導体装置が開示されている。
ＬＯＣ構造の積層型半導体装置は、表裏面（互いに対向する一主面及び他の主面）のうちの表面（一主面）である回路形成面に複数の電極パッドが形成された第１半導体チップ及び第２半導体チップと、第１半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極パッドに導電性のワイヤを介して電気的に接続される複数の第１リードと、第２半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の電極パッドに導電性のワイヤを介して電気的に接続される複数の第２リードと、第１半導体チップ、第２半導体チップ、第１リードのインナー部、第２リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第１半導体チップ、第２半導体チップの夫々は、夫々の回路形成面を互いに対向させた状態で積層されている。第１リード、第２リードの夫々は、夫々の接続部を互いに重ね合わせた状態で接合されている。
本発明者等は、積層型半導体装置の開発に先立ち、以下の問題点に直面した。
前記従来のＬＯＣ構造では二枚のリードフレームを用いて製造するため、製造コストが高くなる。
また、前記従来の技術では、二つの半導体チップを積層するため、二枚のリードフレームが必要である。
また、二つの半導体チップを積層するため、リードフレーム一枚では、二つの半導体チップの電極パッドを半導体チップの四方向に設けることができない。
本発明の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることが可能な技術を提供することにある。
本発明の他の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の構造であって、リードフレーム一枚で二つの半導体チップの積層体の四方向に設けられた電極パッドに対応することが可能な技術を提供することにある。
本発明の他の目的は、記憶容量が同一で実装面積を小さくしたマルチチップパッケージが可能な技術を提供することにある。
本発明の他の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の構造において、クラックの発生を防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
発明の開示
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの回路形成面とを向い合わせた状態で前記第２半導体チップに接着固定され、
前記支持リードのインナー部は、前記第２半導体チップの回路形成面に接着固定されている。
（２）前記手段（１）に記載の半導体装置において、
前記リードのインナー部の一部が前記第２半導体チップの回路形成面上に配置されている。
（３）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの裏面とを向い合わせた状態で前記第２半導体チップに接着固定され、
前記支持リードのインナー部は、前記第２半導体チップの裏面に接着固定されている。
（４）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの回路形成面とを向い合わせた状態で前記第２半導体チップに接着固定され、
前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの回路形成面に接着固定されている。
（５）前記手段（４）に記載の半導体装置において、
前記リードのインナー部の一部が前記第２半導体チップの回路形成面上に配置されている。
（６）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの裏面とを向い合わせた状態で前記第２半導体チップに接着固定され、
前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの裏面に接着固定されている。
（７）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの回路形成面との間に前記樹脂封止体の樹脂を介在した状態で前記第２半導体チップ上に配置され、
前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの回路形成面に接着固定されている。
（８）前記手段（７）に記載の半導体装置において、
前記リードのインナー部の一部が前記第２半導体チップの回路形成面上に配置されている。
（９）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの裏面との間に前記樹脂封止体の樹脂を介在した状態で前記第２半導体チップ上に配置され、
前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの裏面に接着固定されている。
（１０）前記手段（１）乃至（９）のうちの何れか一つに記載の半導体装置において、
前記支持リードは、電源リード又は基準電位リードと兼用された構造である。
（１１）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップを準備し、更に、回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップを準備する工程と、
前記第１半導体チップの裏面と前記第２半導体チップの回路形成面とを接着固定して半導体チップ積層体を形成する工程と、
前記第２半導体チップの回路形成面に支持リードのインナー部を接着固定する工程と、
前記第１半導体チップ及び第２半導体チップの各電極パッドと複数のリードの夫々のインナー部とを導電性のワイヤを介して夫々電気的に接続する工程と、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを樹脂封止体で封止する工程とを備えた半導体装置の製造方法である。
（１２）前記手段（１１）に記載の半導体装置の製造方法において、
前記リードのインナー部の一部を前記第２半導体チップの回路形成面上に配置する工程を備えた半導体装置の製造方法である。
（１３）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップを準備し、更に、回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップを準備する工程と、
前記第１半導体チップの裏面と前記第２半導体チップの裏面とを接着固定して半導体チップ積層体を形成する工程と、
前記第２半導体チップの裏面に支持リードのインナー部を接着固定する工程と、
前記第１半導体チップ及び第２半導体チップの各電極パッドと複数のリードの夫々のインナー部とを導電性のワイヤを介して夫々電気的に接続する工程と、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを樹脂封止体で封止する工程とを備えた半導体装置の製造方法である。
（１４）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップを準備し、更に、回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップを準備する工程と、
前記第１半導体チップの裏面と前記第２半導体チップの回路形成面とを対向させ、両者の間に隙間を介在した半導体チップ積層体を形成するように支持リードのインナー部で両者を固定支持する工程と、
前記第１半導体チップ及び第２半導体チップの各電極パッドと複数のリードの夫々のインナー部とを導電性のワイヤを介して夫々電気的に接続する工程と、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを樹脂封止体で封止する工程とを備えた半導体装置の製造方法である。
（１５）前記手段（１４）に記載の半導体装置の製造方法において、
前記リードのインナー部の一部を前記第２半導体チップの回路形成面上に配置する工程を備えた半導体装置の製造方法である。
（１６）回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップを準備し、更に、回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップを準備する工程と、
前記第１半導体チップの裏面と前記第２半導体チップの裏面とを対向させ、両者の間に隙間を介在した半導体チップ積層体を形成するように支持リードのインナー部で両者を固定支持する工程と、
前記第１半導体チップ及び第２半導体チップの各電極パッドと複数のリードの夫々のインナー部とを導電性のワイヤを介して夫々電気的に接続する工程と、
前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを樹脂封止体で封止する工程とを備えた半導体装置の製造方法である。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態では、四方向リード配列構造であるＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）型の半導体装置に本発明を適用した例について説明する。
第１図は本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第２図は第１図のＡ−Ａ線に沿う模式的断面図、第３図は第１図のＢ−Ｂ線に沿う模式的断面図、第４図は第３図の一部を示す模式的断面図、第５図は第１図のＣ−Ｃ線に沿う模式的断面図である。
第１図、第２図、第３図及び第５図に示すように、本実施形態１の半導体装置１は、方形状の半導体基板の回路形成面（一主面）２Ｘに複数の電極パッド４が形成された半導体チップ（第１半導体チップ）２と、該半導体チップ２の半導体基板よりも大きい寸法の方形状の半導体基板の回路形成面（一主面）３Ｘに複数の電極パッド４が形成された半導体チップ（第２半導体チップ）３とを有している。本実施形態１の半導体チップ２としては、例えばＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：汎用の集積回路）チップを用い、半導体チップ３としては、例えばフラッシュメモリ（Ｆｌａｓｈ Ｍｅｍｏｒｙ）チップを用いた。
本実施形態において、半導体チップ２の平面形状は例えば正方形で形成され、半導体チップ３の平面形状は例えば長方形で形成されている。半導体チップ３は半導体チップ２よりも大きい平面サイズ（外形寸法）で形成されている。
半導体チップ２の回路形成面２Ｘと反対側の面、即ち回路形成面２Ｘと対向する裏面（他の主面）は、半導体チップ３の回路形成面３Ｘ上に載置（配置）され、そのままの状態で半導体チップ２の裏面と半導体チップ３の回路形成面３Ｘが接着剤５で接着固定されて半導体チップ積層体を構成している。半導体チップ積層体の半導体チップ３の回路形成面３Ｘに支持リード６が接着固定されて当該半導体チップ積層体を支持している。
半導体チップ２，３の半導体チップ積層体の外側には、インナー部７Ａとアウター部７Ｂからなるリード７のインナー部７Ａが配置されている。夫々のインナー部７Ａと半導体チップ２及び半導体チップ３の夫々の電極パッド４とが導電性のワイヤ８により電気的に接続されている。前記半導体チップ積層体、ワイヤ８ならびにリード７のインナー部７Ａは、樹脂封止体９により樹脂封止されている。
半導体チップ２，３の夫々は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。半導体チップ３には、記憶回路システムとして、例えば、６４メガビットのフラッシュメモリが構成されている。
半導体チップ２の表裏面のうちの表面（一主面）である回路形成面２Ｘにおいて、四辺に沿って複数の電極パッド（ボンディングパッド）４が形成されている。この複数の電極パッド４の夫々は、半導体チップ２の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極パッド４の表面を露出するボンディング開口が形成されている。
半導体チップ３の表裏面のうちの表面（一主面）である回路形成面３Ｘにおいて、互いに対向する二つの長辺のうちの一方の長辺に沿って複数の電極パッド４が形成されている。この複数の電極パッド４の夫々は、半導体チップ３の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極パッド４の表面を露出するボンディング開口が形成されている。
樹脂封止体９の平面形状は方形状で形成され、本実施形態１においては、例えば長方形で形成されている。この樹脂封止体９の四辺に沿って複数のリード７のアウター部７Ｂが配列されている。
第６図に示すように、複数のリード７のアウター部７Ｂの夫々には、端子名が付されている。例えば、ＶＣＣ端子は電源電位（例えば５［Ｖ］）に電位固定される電源電位端子である。ＶＳＳ端子は基準電位（例えば０［Ｖ］）に電位固定される基準電位端子である。Ｉ／Ｏ０端子〜Ｉ／Ｏ７端子はデータ入出力端子である。ＲＥＳ端子はリセット端子である。Ｒ／Ｂ端子はレディ／ビジィ端子である。ＣＤＥ端子はコマンド・データ・イネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＳＣ端子はシリアル・クロック端子である。ＷＥはライト・イネーブル端子である。ＣＥはチップ・イネーブル端子である。前記以外の端子記号の説明は表１に示す。

このように構成することにより、半導体チップ２と半導体チップ３との間にはタブ（ダイパッドとも言う）が存在しないので、半導体チップ２の回路形成面２Ｘから半導体チップ３の回路形成面３Ｘまでの距離を縮小することができる。また、半導体チップ２と半導体チップ３との間には一つの接着層しか存在しないので、半導体チップ２の回路形成面２Ｘから半導体チップ３の回路形成面３Ｘまでの距離を縮小することができる。また、支持リード６は半導体チップ３の回路形成面３Ｘに接着固定されているので、支持リード６の厚さは半導体チップ２の電極パッド４とリード７のインナー部７Ａとを電気的に接続するワイヤ８のループ高さで相殺され、支持リード６による樹脂封止体９の厚さへの影響はない。
本実施形態１のリード７は、第２図、第３図及び第５図に示すように、樹脂封止体９で封止されるインナー部（内部リード部）７Ａと樹脂封止体９の外部に導出されるアウター部（外部リード部７Ｂ）とで構成され、アウター部７Ｂは面実装型形状として例えばガルウィング形状に成形されている。
導電性のワイヤ８としては例えば金（Ａｕ）ワイヤが用いられている。ワイヤ８の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
樹脂封止体９は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体９は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
第２図、第３図及び第５図において、半導体チップ２，３の夫々の厚さは０．２４ｍｍであり、接着剤５の厚さは０．０１ｍｍであり、リード７の厚さは０．１２５ｍｍであり、半導体チップ２の主面２Ａからこの半導体チップ２の電極パッド４とリード７のインナー部７Ａとを電気的に接続するワイヤ８の頂部までの高さ（ループ高さ）は０．１９ｍｍであり、このワイヤ８の頂部から樹脂封止体９の上面までの間隔は０．０６５ｍｍであり、樹脂封止体９の厚さは１．０ｍｍであり、樹脂封止体９の上面からリード７（アウター部７Ｂ）の実装面までの高さは１．２０ｍｍである。
支持リード６の上面はワイヤ８の頂部よりも低くなっている。支持リード６は、第１図に示すように、半導体チップ３の互いに対向する二つの短辺を横切るように延在している。
第４図に示すように、半導体チップ２，３の夫々は、半導体チップ２の互いに対向する二つの辺のうちの一方の辺２Ａが半導体チップ３の互いに対向する二つの長辺のうちの一方の長辺３Ａ側に位置し、半導体チップ２の互いに対向する二つの辺のうちの他方の辺２Ｂが半導体チップ３の互いに対向する二つの長辺のうちの他方の長辺３Ｂ側に位置するように半導体チップ２の裏面と半導体チップ３の回路形成面３Ｘとを向かい合わせ、かつ半導体チップ２の一方の辺２Ａ側の側面から半導体チップ３の一方の長辺３Ａまでの距離Ｌ１が半導体チップ２の他方の辺２Ｂ側の側面から半導体チップ３の他方の長辺３Ｂまでの距離Ｌ２よりも広くなるように夫々の位置をずらした状態で積層されている。即ち、半導体チップ２，３の夫々は、距離Ｌ１が距離Ｌ２よりも広くなる方向に夫々の中心位置をずらした状態で積層されている。
このような構成にすることにより、半導体チップ２の一方の辺２Ａ側から半導体チップ３が露出する面積が大きくなるので、半導体チップ３の一方の長辺３Ａ側に配置された電極パッド４にワイヤ８を接続する時の作業性が向上する。
次に、半導体装置１の製造プロセスで用いられるリードフレームについて、第７図（模式的平面図）を用いて説明する。なお、実際のリードフレームは複数の半導体装置を製造できるように多連構造になっているが、図面を見易くするため、第７図は一つの半導体装置が製造される一個分の領域を示している。
第７図に示すように、リードフレームＬＦは、枠体１１で規定された領域内に、支持リード６及び複数のリード７等を配置した構成になっている。複数のリード７は、枠体１１の四辺部分に沿って配列される。支持リード６は、複数のリード７からなるリード群の間に配置された吊りリード部６Ａと、リード７のインナー部７Ａの先端で囲まれた中央空間部に配置される半導体チップ支持リード部（バスバー）６Ｂとが一体に形成されたリードからなり、枠体１１と一体化されて支持されている。
複数のリード７の夫々は、樹脂封止体９に封止されるインナー部７Ａと樹脂封止体９の外部に露出されるアウター部７Ｂとで構成され、タイバー１０を介して互いに連結されている。
リードフレームＬＦは、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。
次に、半導体装置１の製造方法について、第８図乃至第１０図を用いて説明する。第８図は半導体装置の製造方法を説明するための模式的断面図であり、第９図は樹脂封止体が形成されたリードフレームの模式的平面図であり、第１０図は樹脂封止体が形成された５連構造のリードフレームの模式的平面図である。
まず、第８図（ａ）に示すように、ヒートステージ２１に半導体チップ３を装着し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、半導体チップリード部（バスバー）６Ｂのフレームの裏面を半導体チップ３の回路形成面３Ｘに接着剤５で接着する。
次に、第８図（ｂ）に示すように、半導体チップ３の回路形成面３Ｘの上に接着剤５（例えばペースト剤）を塗布し、その上に半導体チップ２を接着する。
次に、第８図（ｃ）に示すように、リードフレームＬＦの上面をフレーム押さえ部材２３で押さえ付けて固定し、ヒートステージ２１を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）６Ｂ、半導体チップ２，３の各電極パッド４とを夫々電気的に接続する。
次に、半導体チップ２，３、支持リード６のインナー部（吊りリード部６Ａのインナー部と四辺形状支持リード６Ｂ）、リード７のインナー部７Ａ及びワイヤ８等を樹脂で封止して樹脂封止体９を形成する。樹脂封止体９の形成はトランスファモールディング法で行う。このようにして、第９図に示すようなリードフレームＬＦの枠体１１上に本実施形態１の半導体装置が形成される。なお、実際の製造において、リードフレームＬＦは、第１０図に示すように多連構造（例えば５連構造）になっている。
次に、リード７に連結されたタイバー１０を切断し、その後、リード７の夫々のアウター部７Ｂにメッキ処理を施し、その後、リードフレームＬＦの枠体１１からリード７を切断し、その後、リード７の夫々のアウター部７Ｂを面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームＬＦの枠体１１から支持リード６を切断することにより、第１図乃至第５図に示す半導体装置１がほぼ完成する。
このようにして構成された半導体装置１は、第９図（要部断面図）に示すように、１つの回路システムを構成する電子装置の構成部品として実装基板３０に複数個実装される。夫々の半導体装置１は、そのリード７のアウター部７Ｂと実装基板３０の配線３１が電気的に接続されて実装基板３０に実装される。
なお、リード７のアウター部７Ｂは、樹脂封止体９の厚さの１／２水平面よりも上側に突出させると、アウター部７Ｂの実装基板までの距離が長くなるので、実装時の熱膨張による応力をアウター部７Ｂで吸収して緩和することができる。
以上説明したように、本実施形態１によれば以下の効果が得られる。
（１）半導体チップ２の回路形成面２Ｘから半導体チップ３の回路形成面３Ｘとの間にはタブが存在しないので、半導体チップ２の回路形成面２Ｘから半導体チップ３の回路形成面３Ｘまでの距離を縮小することができ、半導体装置１の薄型化を図ることができる。
（２）支持リード６は半導体チップ３の回路形成面３Ｘに接着固定されているので、支持リード６の厚さはワイヤ８のループ高さで相殺され、支持リード６による樹脂封止体９の厚さへの影響はない。この結果、樹脂封止体９の厚さを薄くすることができ、半導体装置１の薄型化を図ることができる。
（３）半導体チップ（２，３）の厚さを薄くすることなく、樹脂封止体９の厚さを薄くすることができるので、歩留まりの高い薄型の半導体装置１を提供することができる。
（４）樹脂封止体９の厚さを薄くすることができるため、ＴＱＦＰ型で構成することができる。
（５）半導体チップ２，３として半導体記憶チップを用い、この二つを積層することにより、記憶容量が同一で実装面積を小さくすることができる。
（６）支持リード６は、単に半導体チップを固定支持するだけでなく、電源リード又は基準電位Ｄリード（ＧＮＤリード）の共有リードとして兼用されるので、リード７の本数を低減することができる。
（７）支持リード６の接着固定位置がリード７の高さと同一平面にあるので、組立工程の作業性を向上することができる。
（８）半導体チップ２，３の夫々は、半導体チップ２の互いに対向する二つの辺のうちの一方の辺２Ａが半導体チップ３の互いに対向する二つの長辺のうちの一方の長辺３Ａ側に位置し、半導体チップ２の互いに対向する二つの辺のうちの他方の辺２Ｂが半導体チップ３の互いに対向する二つの長辺のうちの他方の長辺３Ｂ側に位置するように半導体チップ２の裏面と半導体チップ３の回路形成面３Ｘとを向かい合わせ、かつ半導体チップ２の一方の辺２Ａ側の側面から半導体チップ３の一方の長辺３Ａまでの距離Ｌ１が半導体チップ２の他方の辺２Ｂ側の側面から半導体チップ３の他方の長辺３Ｂまでの距離Ｌ２よりも広くなるように夫々の位置をずらした状態で積層されている。
このような構成にすることにより、半導体チップ２の一方の辺２Ａ側から半導体チップ３が露出する面積が大きくなるので、半導体チップ３の一方の長辺３Ａ側に配置された電極パッド４にワイヤ８を接続する時の作業性が向上する。
（実施形態２）
第１２図は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
本実施形態２の半導体装置１Ａは、第１２図に示すように、前記実施形態１の半導体チップ支持リード部６Ｂの代りに、基準電位（Ｖｓｓ）６Ｂ１と電源電位（Ｖｃｃ）６Ｂ２の二種の半導体チップ支持リード部に分けて配置したものである。このように構成することにより、基準電位（Ｖｓｓ）６Ｂ１と電源電位（Ｖｃｃ）６Ｂ２の共有リードが同時に使用することができる。
（実施形態３）
第１３図は本発明の実施形態３の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第１４図は第１３図のＤ−Ｄ線に沿う模式的断面図、第１５図は第１３図のＥ−Ｅ線に沿う模式的断面図である。
第１３図、第１４図及び第１５図に示すように、本実施形態の半導体装置１Ｂは、前述の実施形態１，２と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ２を半導体チップ３の上に積層する際に、半導体チップ２，３の夫々の回路形成面（２Ｘ，３Ｘ）と反対側の面（裏面）同志が接着固定され、支持リード６は、半導体チップ３の裏面に接着剤５で接着固定されている。
このように構成された半導体装置１Ｂの製造方法は、実施形態１の製造方法のプロセスにおいて、半導体チップ２、半導体チップ３の夫々の裏面同志を向い合わせた状態で接着固定し、半導体チップ支持リード６Ｂ１、６Ｂ２の夫々に半導体チップ３の裏面を接着剤５で接着固定した後、ワイヤボンディングを行う。
ワイヤボンディング工程は、半導体チップ２の電極パッド４とリード７のインナー部７Ａとをワイヤ８で電気的に接続し、その後、その状態のままで反転させてヒートステージを接触させ、半導体チップ３の電極パッド４とリード７とをワイヤ８で電気的に接続する。
このように構成することにより、前述の実施形態１，２と同様の効果が得られる。
（実施形態４）
第１６図は本発明の実施形態４の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第１７図は第１６図のＦ−Ｆ線に沿う模式的断面図、第１８図は第１６図のＧ−Ｇ線に沿う模式的断面図である。
第１６図、第１７図及び第１８図に示すように、本実施形態の半導体装置４０は、前述の実施形態１，２と基本的に同様の構成になっており、以下の構成が異なっている。第１６図において、４１は半導体装置４０の製造方法において、半導体装置４０の完成時にリードフレームからパッケージを最後に切り離するパッケージ支持リードである。
即ち、半導体チップ２のリード７のインナー部７Ａが半導体チップ３の回路形成面３Ｘ上に、支持リード６の半導体チップ支持リード部６Ｂ１、６Ｂ２と同様に、接着剤（フィルムもしくは塗布層）５で接着固定されている。
このように構成することにより、半導体チップ３の短辺側に配置されたリード７のインナー部７Ａと半導体チップ２との間を接続するボンディングワイヤのワイヤ長を短くすることができる。また、これにより、モールド時に、封止用樹脂（レジン）によってワイヤが傾き「ワイヤ間のショート」や「ワイヤと半導体チップとのショート」の発生を防止することができる。
また、半導体チップ３の短辺側に配置されたリード７のインナー部７Ａで半導体チップ３を支持することにより、半導体チップ３は「前記半導体チップ支持リード部６Ｂ１、６Ｂ２と半導体チップ３の短辺側に配置されたリード７のインナー部７Ａ」で支持されるので、半導体チップ２，３の傾きのポテンシャルを大幅に低減することができる。特に、モールド時の半導体チップの傾きを確実に防止することができる。
（実施形態５）
第１９図は本発明の実施形態５の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第２０図は第１９図のＨ−Ｈ線に沿う模式的断面図、第２１図は第１９図のＩ−Ｉ線に沿う模式的断面図である。
第１９図乃至第２１図に示すように、本実施形態５の半導体装置５０は、前述の実施形態４の構成と基本的に同様の構成になっているが、以下の構成が異なっている。
即ち、前述の実施形態４の支持リード６の形状を変えた支持リード５１を用いる。この支持リード５１の半導体チップ支持リード部（バスバー）５１Ｂは、半導体チップ２，３の夫々の回路形成面２Ｘ，３Ｘに接着剤５で固定される。
前記支持リード５１は、吊りリード部５１Ａと半導体チップ支持リード部（バスバー）５１Ｂとからなり、両者は同一材料で一体に構成されている。
このように構成することにより、半導体チップ２と半導体チップ３の接着及び半導体チップ２，３の支持をさらに強固にすることができる。
次に、本実施形態５の半導体装置５０の製造方法について、第２２図（模式的断面図）を用いて説明する。
まず、第２２図（ａ）に示すように、ヒートステージ２４に半導体チップ２を装着し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、リードフレームＬＦの半導体チップリード部（バスバー）５１Ｂのフレームの裏面を半導体チップ２の回路形成面２Ｘに接着剤５で接着する。
次に、第２２図（ｂ）に示すように、ヒートステージ２５に半導体チップ３を装着し、半導体チップ３の回路形成面３Ｘの上に接着剤５（例えばペースト剤）を塗布し、その上からリードフレームＬＦのリード７のインナー部７Ａを載置し、ツール２２を加熱しながら押え付け、半導体チップ３の回路形成面３Ｘ上に接着剤５でリード接着部を接着する。
次に、第２２図（ｃ）に示すように、リードフレームＬＦの上面をフレーム押さえ部材２３で押さえ付けて固定し、ヒートステージ２５を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）５１Ｂ、半導体チップ２，３の各電極パッド４とを夫々電気的に接続する。
次に、半導体チップ２，３、支持リード５１のインナー部（吊りリード部５１Ａのインナー部と半導体チップ支持リード部（バスバー）５１Ｂ）、リード７のインナー部７Ａ及びワイヤ８等を樹脂で封止して樹脂封止体９を形成する。樹脂封止体９の形成はトランスファモールディング法で行う。このようにして、第９図に示すようなリードフレームＬＦに本実施形態５の半導体装置５０が形成される。
次に、リード７に連結されたタイバー１０を切断し、その後、リード７の夫々のアウター部７Ｂにメッキ処理を施し、その後、リードフレームＬＦの枠体１１からリード７を切断し、その後、リード７のアウター部７Ｂを面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームＬＦの枠体１１から支持リード６を切断することにより、第１９図乃至第２１図に示す半導体装置５０がほぼ完成する。
（実施形態６）
第２３図は本発明の実施形態６の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第２４図は第２３図のＪ−Ｊ線に沿う模式的断面図、第２５図は第２３図のＫ−Ｋ線に沿う模式的断面図である。
第２３図及び第２５図に示すように、本実施形態６の半導体装置６０は、前述の実施形態３の構成と基本的に同様の構成になっているが、以下の構成が異なっている。
即ち、半導体チップ２を半導体チップ３の上に積層する際に、半導体チップ２，３の夫々の回路形成面２Ｘ，３Ｘと反対側の面（裏面）同志が接着剤５で接着固定される。この半導体チップ２，３の積層体は、半導体チップ支持リード６の形状を変えた半導体チップ支持リード６１を用いて支持される。つまり、支持リード６１の半導体チップ支持リード部（バスバー）６１Ｂは、半導体チップ２の回路形成面２Ｘと半導体チップ３の回路形成面３Ｘの反対側の面（裏面）に接着剤５で固定される。
半導体チップ支持リード６１は、吊りリード部６１Ａと半導体チップ支持リード部（バスバー）６１Ｂとからなり、両者は同一材料で一体に構成されている。
このように構成することにより、半導体チップ２と半導体チップ３の接着及び半導体チップ２，３の積層体の支持をさらに強固にすることができる。
なお、本実施形態６では、半導体チップ２，３の夫々の回路形成面２Ｘ，３Ｘと反対側の面（裏面）同志が接着剤５で接着固定されているが、この裏面同志を接着剤５を用いないで、単に接触させて半導体チップ支持リード６１を用いて固定してもよい。
次に、本実施形態６の半導体装置６０の製造方法について、第２６図（模式的断面図）を用いて説明する。第２６図の（ａ）、（ｂ）、（ｃ）は第２３図のＫ−Ｋ線に沿う模式的断面図であり、（ｄ）は、第２３図のＪ−Ｊ線に沿う模式的断面図である。
まず、第２６図（ａ）に示すように、ヒートステージ２６に半導体チップ２を装着し、その上からリードフレームＬＦの半導体チップ支持リード６１の半導体チップリード部（バスバー）６１Ｂを載置し、ツール２２を加熱しながら押え付け、半導体チップリード部（バスバー）６１Ｂのフレームの裏面を半導体チップ２の回路形成面２Ｘに接着剤５で接着する。
次に、第２６図（ｂ）に示すように、別のヒートステージ２７に半導体チップ３を装着し、半導体チップ３の回路形成面３Ｘの反対側の面（裏面）の上に接着剤５（例えばペースト剤）を塗布し、その上に半導体チップ２の回路形成面２Ｘと反対側の面（裏面）を載置し、リードフレームＬＦの半導体チップ支持リード部（バスバー）６１Ｂ及びリード７のインナー部７Ａを載置してツール２２で押さえ付けて接着固定する。
次に、半導体チップ２，３の夫々の回路形成面２Ｘ，３Ｘと反対側の面（裏面）同志が接着固定された積層体を、第２６図（ｃ）に示すように、リードフレームＬＦの上面をフレーム押さえ部材２３で押さえ付けて半導体チップ支持リード部（バスバー）６１Ｂ及びリード７のインナー部７Ａを固定し、ヒートステージ２１を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）６１Ｂと、第１半導体チップ２の電極パッド４とを夫々電気的に接続する。
次に、第２６図（ｄ）に示すように、前記工程を終了した後、半導体チップ２，３の積層体を半導体チップ３が上になるように反転させて、リードフレームＬＦの裏面をリードフレーム押え２３で固定し、ヒートステージ２８を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）５１Ｂと、半導体チップ３の電極パッド４とを夫々電気的に接続する。
この工程において、半導体チップ３とワイヤ８との接触を防止するため、ヒートステージ２８の両側には深い窪み２８Ａが設けられている。
次に、半導体チップ２，３、半導体チップ支持リード６１のインナー部（吊りリード部６１Ａと半導体チップ支持リード部６１Ｂ）、リード７のインナー部７Ａ及びワイヤ８等を樹脂で封止して樹脂封止体９を形成する。樹脂封止体９の形成はトランスファモールディング法で行う。このようにして、第９図に示すようなリードフレームＬＦに本実施形態６の半導体装置６０が形成される。
（実施形態７）
第２７図は本発明の実施形態７の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第２８図は第２７図のＬ−Ｌ線に沿う模式的断面図、第２９図は第２７図のＭ−Ｍ線に沿う模式的断面図である。
第２７図乃至第２９図に示すように、本実施形態７の半導体装置７０は、前述の実施形態５と基本的に同様の構成になっているが、以下の構成が異なっている。
即ち、半導体チップ２は、半導体チップ３の上に載置され、かつ半導体チップ２の回路形成面２Ｘと反対側の面（裏面）と半導体チップ３の回路形成面３Ｘが樹脂封止材（樹脂封止体９の樹脂９Ａ）を介在して固定され、半導体チップ支持リード７１は、半導体チップ２，３の夫々の回路形成面２Ｘ，３Ｘ上に接着固定されている。半導体チップ支持リード７１は、吊りリード部７１Ａと半導体チップ支持リード部（バスバー）７１Ｂとからなり、両者は同一材料で一体に構成されている。
このように構成することにより、半導体チップ２と半導体チップ３の対向面に接着剤を用いないで、樹脂封止材を介在して積層体を形成するので、半導体装置のリフロー時の熱及び動作時の発生熱による熱膨張によって生じるクラックを防止することができる。
次に、本実施形態７の半導体装置７０の製造方法について、第３０図（模式的断面図）を用いて説明する。
まず、第３０図（ａ）に示すように、ヒートステージ２４に半導体チップ２を装着し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、半導体チップ支持リード７１の半導体チップリード部（バスバー）７１Ｂのフレームの裏面を半導体チップ２の回路形成面２Ｘに接着剤５で接着固定する。
次に、第３０図（ｂ）に示すように、ヒートステージ２５に半導体チップ３を装着し、半導体チップ３の回路形成面３Ｘの上に接着剤５及びペースト剤を塗布し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、半導体チップ２の回路形成面２Ｘと反対側の面（裏面）２Ｙと半導体チップ３の回路形成面３Ｘとを対向させ、両者の間に隙間９Ｂを介在した積層体を形成するように半導体チップ支持リード７１で両者を固定支持すると共に、半導体チップ３の回路形成面３Ｘ上に接着剤５でリード７のインナー部７Ａのリード接着部を接着固定する。
次に、第３０図（ｃ）に示すように、リードフレームＬＦの上面をフレーム押さえ部材２３で押さえ付けて固定し、ヒートステージ２５を加熱して、リード７のインナー部７Ａを固定し、半導体チップ２，３の夫々の各電極パッド４とリード７のインナー部７Ａとを導電性のワイヤ８を介して電気的に接続する。
次に、半導体チップ２，３、ワイヤ８ならびにリード７のインナー部７Ａを樹脂で封止して樹脂封止体９を形成する。樹脂封止体９の形成はトランスファモールディング法で行う。このようにして、第９図に示すようなリードフレームＬＦに本実施形態７の半導体装置７０が形成される。
（実施形態８）
第３１図は本発明の実施形態７の半導体装置の樹脂封止体の上部を除去した状態の模式的平面図、第３２図は第３０図のＮ−Ｎ線に沿う模式的断面図、第３３図は第３１図のＰ−Ｐ線に沿う模式的断面図である。
第３１図乃至第３３図に示すように、本実施形態８の半導体装置８０は、前述の実施形態６と基本的に同様の構成になっているが、以下の構成が異なっている。
即ち、半導体チップ２を半導体チップ３の上に積層する際に、半導体チップ２，３の回路形成面２Ｘ，３Ｘと夫々の反対側の面（裏面）２Ｙ，３Ｙ同志を対向させ、両者の間に隙間を介在して積層体を形成するように半導体チップ支持リード８１を用いる。この半導体チップ支持リード８１の半導体チップ支持リード部（バスバー）６１Ｂは、半導体チップ２の回路形成面２Ｘと半導体チップ３の回路形成面３Ｘの反対側の面（裏面）３Ｙに接着剤５で接着固定される。
半導体チップ支持リード６１は、吊りリード部６１Ａと半導体チップ支持リード部（バスバー）６１Ｂとからなり、両者は同一材料で一体に構成されている。
このように構成することにより、半導体チップ２と半導体チップ３の対向面に接着剤を用いないで、樹脂封止体９の樹脂を介在した積層体として固定するので、半導体装置のリフロー時の熱及び動作時の発生熱による熱膨張によって生じるクラックを防止することできる。
次に、本実施形態８の半導体装置８０の製造方法について第３４図を用いて説明する。
まず、第３４図（ａ）に示すように、ヒートステージ２６に半導体チップ２を装着し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、半導体チップ支持リード８１の半導体チップ支持リード部（バスバー）８１Ｂのフレームの裏面を半導体チップ２の回路形成面２Ｘに接着剤５で接着固定する。
次に、第３４図（ｂ）に示すように、ヒートステージ２７とは別のヒートステージ２７に半導体チップ３を装着し、半導体チップ３の回路形成面３Ｘと反対側の面（裏面）３Ｙ上に接着剤５（例えばペースト剤）を塗布し、その上からリードフレームＬＦを載置し、ツール２２を加熱しながら押え付け、半導体チップ２の回路形成面２Ｘと反対側の面（裏面）２Ｙと、半導体チップ３の回路形成面３Ｘと反対側の面（裏面）３Ｙとの間に隙間９Ｂを介在した積層体を形成するように半導体チップ支持リード８１で両者を接着固定して支持すると共に、半導体チップ３の裏面３Ｙ上に接着剤５でリード７のインナー部７Ａのリード接着部を接着固定する。
次に、第３４図（ｃ）に示すように、リードフレームＬＦの上面をフレーム押さえ部材２３で押さえ付けて固定し、ヒートステージ２７を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）５１Ｂと、半導体チップ２の電極パッド４とを夫々電気的に接続する。
次に、第３４図（ｄ）に示すように、前記第３４図（ｃ）の工程を終了した後、半導体チップ２，３の積層体を半導体チップ３が上になるように反転させて、ヒートステージ２８にリードフレームＬＦの裏面をリードフレーム押え２３で固定し、ヒートステージ２８を加熱して半導体チップ２，３を暖め、ワイヤ（例えばＡｕワイヤ）８を用いてリード７のインナー部７Ａ、半導体チップ支持リード部（バスバー）５１Ｂと、半導体チップ３の各電極パッド４とを夫々電気的に接続する。
この工程において、半導体チップ３とワイヤ８との接触を防止するため、ヒートステージ２８の両側には深い窪み２８Ａが設けられている。
次に、半導体チップ２，３、半導体チップ支持リード８１のインナー部（吊りリード部８１Ａと半導体チップ支持リード部８１Ｂ）、リード７のインナー部７Ａ及びワイヤ８等を樹脂で封止して樹脂封止体９を形成する。樹脂封止体９の形成はトランスファモールディング法で行う。このようにして、第７図に示すようなリードフレームＬＦに本実施形態５の半導体装置８０が形成される。
（実施形態９）
第３５図は本発明の実施形態９である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、第３６図は第３５図のＱ−Ｑ線に沿う模式的断面図であり、第３７図は第３５図のＲ−Ｒ線に沿う模式的断面図であり、第３８図は第３５図のＳ−Ｓ線に沿う模式的断面図であり、第３９図は第３５図の一部を示す模式的平面図であり、第４０図は第３５図の一部を示す模式的平面図であり、第４１図は第３５図の一部を拡大した模式的断面図である。
第３５図乃至第３８図に示すように、本実施形態の半導体装置１００は、半導体チップ（第１半導体チップ）１１０、半導体チップ（第２半導体チップ）１１２の夫々を上下に積層し、この半導体チップ１１０及び１１２を一つの樹脂封止体１１７で封止した構成になっている。
半導体チップ１１０，１１２の夫々は異なる平面サイズ（外形寸法）で形成され、夫々の平面形状は方形状で形成されている。本実施形態において、半導体チップ１１０は例えば７．２１［ｍｍ］×７．２１［ｍｍ］の正方形で形成され、半導体チップ１１２は例えば１１．５９［ｍｍ］×８．３８［ｍｍ］の長方形で形成されている。
半導体チップ１１０，１１２の夫々は、例えば、単結晶シリコンからなる半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護膜）とを主体とする構成になっている。半導体チップ１１２には、記憶回路として、例えばフラッシュメモリと呼称される２５６メガビットのＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）回路が内蔵されている。半導体チップ１１０には、例えば半導体チップ１１２の記憶回路を制御する制御回路が内蔵されている。
半導体チップ１１０の互いに対向する一主面（第１主面）及び他の主面（第２主面）のうちの一主面である回路形成面１１０Ｘには、複数の電極パッド（ボンディングパッド）１１１が形成されている。この複数の電極パッド１１１の夫々は、半導体チップ１１０の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜で被覆され、この表面保護膜には電極パッド１１１の表面を露出するボンディング開口が形成されている。
半導体チップ１１２の互いに対向する一主面（第１主面）及び他の主面（第２主面）のうちの一主面である回路形成面１１２Ｘには、複数の電極パッド（ボンディングパッド）１１３が形成されている。この複数の電極パッド１１３の夫々は、半導体チップ１１２の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜で被覆され、この表面保護膜には電極パッド１１３の表面を露出するボンディング開口が形成されている。
複数の電極パッド１１１は、四つのパッド群に分割されている。第１のパッド群の夫々の電極パッド１１１は、第３９図に示すように、半導体チップ１１０の互いに対向する二つの辺のうちの一方の辺１１０Ａ側に、この一方の辺１１０Ａに沿って配列されている。第２のパッド群の夫々の電極パッド１１１は、半導体チップ１１０の互いに対向する二つの辺のうちの他方の辺１１０Ｂ側に、この他方の辺１１０Ｂに沿って配列されている。第３のパッド群の夫々の電極パッド１１１は、半導体チップ１１０の互いに対向する他の二つの辺（辺１１０Ａ及び辺１１０Ｂと交わる辺）のうちの一方の辺１１０Ｃ側に、この一方の辺１１０Ｃに沿って配列されている。第４のパッド群の夫々の電極パッド１１１は、半導体チップ１１０の互いに対向する他の二つの辺のうちの他方の辺１１０Ｄ側に、この他方の辺１１０Ｄに沿って配列されている。
複数の電極パッド１１３は、二つのパッド群に分割されている。第１のパッド群の夫々の電極パッド１１３は、半導体チップ１１２の互いに対向する二つの長辺のうちの一方の長辺１１２Ａ側に、この一方の長辺１１２Ａに沿って配列されている。第２のパッド群の夫々の電極パッド１１３は、半導体チップ１１２の互いに対向する二つの長辺のうちの他方の長辺１１２Ｂ側に、この他方の長辺１１２Ｂに沿って配列されている。
第３５図乃至第３８図に示すように、半導体チップ１１０は、半導体チップ１１０の他の主面（第２主面）である裏面１１０Ｙと向かい合う半導体チップ１１２の面上に配置されている。本実施形態において、半導体チップ１１０は、半導体チップ１１０の裏面１１０Ｙと向かい合う半導体チップ１１２の回路形成面１１２Ｘ上に配置されている。
樹脂封止体１１７の平面形状は方形状で形成されている。本実施形態において、樹脂封止体の平面形状は、例えば２０［ｍｍ］×１４［ｍｍ］の長方形で形成されている。樹脂封止体１１７は、前述の実施形態と同様に、大量生産に好適なトランスファモールディング法で形成されている。
半導体チップ１１０の外周囲の外側には、樹脂封止体１１７の互いに対向する二つの長辺及び短辺に沿って配列された複数のリード１０１が配置されている。複数のリード１０１の夫々は、樹脂封止体１１７の内外に亘って延在し、樹脂封止体１１７の内部に位置するインナー部１０１Ａ及び樹脂封止体１１７の外部に位置するアウター部１０１Ｂを有する構成になっている。複数のリード１０１の夫々のアウター部は、面実装型リード形状の一つである例えばガルウィング型リード形状に折り曲げ成形されている。
複数のリード１０１のうち、リード１０２は、第３５図、第３６図及び第３８図に示すように、インナー部が導電性のワイヤ１１６を介して半導体チップ１１０の電極パッド１１１に電気的に接続されている。このリード１０２は、半導体チップ１１０の各辺（１１０Ａ〜１１０Ｄ）の外側に夫々複数設けられている。
複数のリード１０１のうち、リード１０３は、第３５図及び第３７図に示すように、インナー部が導電性のワイヤ１１６を介して半導体チップ１１２の電極パッド１１３に電気的に接続されている。このリード１０３は、半導体チップ１１２の二つの長辺（１１２Ａ，１１２Ｂ）の外側に夫々複数設けられている。
複数のリード１０１のうち、リード１０４は、第３５図及び第３９図に示すように、インナー部がリード１０５と一体に形成されている。リード１０４は、半導体チップ１１０の辺１１０Ａ及び辺１１０Ｄの外側においては一つずつ設けられ、半導体チップ１１０の辺１１０Ｂの外側においては二つ設けられている。リード１０５は、リード１０２，１０３の夫々のインナー部の先端と半導体チップ１１０との間に配置され、半導体チップ１１０の外周囲を囲むようにして延在している。本実施形態において、リード５は、半導体チップ１１２の一方の長辺１１２Ａの外側に位置する第１部分と、半導体チップ１１２の他方の長辺１１２Ｂの外側に位置する第２部分と、半導体チップ１１０の辺１１０Ｃの外側において半導体チップ１１２上を延在する第３部分と、半導体チップ１１０の辺１１０Ｄの外側において半導体チップ１１２上を延在する第４部分とを有する構成になっている。リード５の第１部分、第３部分及び第４部分には、これらの部分から分岐した分岐リード部分が設けられている。
リード１０４のインナー部及びリード１０５は、半導体チップ１１０の回路形成面１１０Ｘに形成された複数の電極パッド１１１のうちの電源用電極パッド（固定電位用電極パッド）に導電性のワイヤ１１６を介して電気的に接続され、更に半導体チップ１１２の回路形成面１１２Ｘに形成された複数の電極パッド１１３のうちの電源用電極パッドに導電性のワイヤ１１６を介して電気的に接続されている。即ち、リード１０４及びリード１０５は電源用リード（固定電位用リード）として用いられている。本実施形態において、リード１０４のインナー部及びリード１０５は、電源用電極パッドのうち、基準電位（例えば０［Ｖ］）に電位固定される基準電位用電極パッドに電気的に接続されている。
なお、複数のリード１０２のうち、大多数のリード１０２は信号用リードとして用いられ、他のリード１０２は電源用リード（動作電位（例えば５［Ｖ］）に電位固定される動作電位用リード、又は基準電位用リード）として用いられている。また、複数のリード１０３のうち、大多数のリード１０３は信号用リードとして用いられ、他のリード１０３は電源用リードとして用いられている。
リード１０５は、分岐リード部分が絶縁性の接着用テープ１０６を介在して半導体チップ１１２の回路形成面１１２Ｘに接着固定されている。即ち、リード１０４及びリード１０５は、半導体チップ１１２を支持するための支持リード（吊りリード）として兼用されている。接着用テープ１０６としては、これに限定されないが、例えばポリイミド系の樹脂からなる基材の両主面（互いに対向する一主面及び他の主面）にポリイミド系の熱可塑性樹脂からなる接着層が設けられた三層構造のものが用いられている。
複数のリード１０２のうち、半導体チップ１１０の辺１１０Ｃの外側に配置されたリード１０２及び半導体チップ１１０の辺１１０Ｄの外側に配置されたリード１０２、即ち半導体チップ１１２の短辺（１１２Ｃ，１１２Ｄ）側に配置されたリード１０２は、第３８及び第４０図に示すように、インナー部の一部が半導体チップ１１０の外側において半導体チップ１１２の回路形成面１１２Ｘと重なるように配置され、インナー部の先端部分が半導体チップ１１２の回路形成面１１２Ｘに接着用テープ１０６を介在して接着固定されている。即ち、半導体チップ１１０の辺１１０Ｃの外側に配置されたリード１０２及び半導体チップ１１０の辺１１０Ｄの外側に配置されたリード１０２は、半導体チップ１１２を支持するための支持リードとして兼用されている。
第３９図に示すように、半導体チップ１１０は、辺１１０Ａが半導体チップ１１２の一方の長辺１１２側に位置し、辺１１０Ｂが半導体チップ１１２の他方の長辺１１２Ｂ側に位置するように、半導体チップ１１２の回路形成面１１２Ｘ上に配置されている。半導体チップ１１０の辺１１０Ａ側及び１１０Ｂ側に配置された電極パッド１１１は、半導体チップ１１０の辺１１０Ｃ側及び辺１１０Ｄ側に配置された電極パッド１１１よりも数が少なくなっている。即ち、半導体チップ１１０，１１２の夫々は、半導体チップ１１０の各辺のうち、電極パッド１１１の数が他の辺よりも少ない辺が半導体チップ１１２の長辺側に位置するように、半導体チップ１１０の裏面１１０Ｙと半導体チップ１１２の回路形成面１１２Ｘとを向かい合わせた状態で積層されている。
このような構成にすることにより、半導体チップ１１２の長辺の外側におけるリードの本数を低減することができるので、半導体チップ１１２の長辺方向における半導体装置の大型化を抑制することができる。
また、半導体チップ１１２の長辺側におけるワイヤ１１６の本数も低減することができるので、樹脂封止体を形成する時の樹脂の流れによって生じるワイヤ間ショートを抑制することができる。
なお、本実施形態の半導体チップ１１２は二つの長辺側に電極パッド１１３を配列した二辺配列構造になっているが、前述の実施形態１の半導体チップ３のように、半導体チップの電極パッドが一辺配列になっている場合は、半導体チップ１１０の四つの辺のうち、電極パッド１１１の数が最も数ない辺が半導体チップ１１２のパッド配列辺側に位置する状態で二つの半導体チップを積層することが望ましい。
リード１０５は、半導体チップ１１２の電極パッド１１３間を横切っている。このような構成にすることにより、半導体チップ１１２の外周囲の外側及び半導体チップ１１２上を延在するリード５の引き回し自由度が向上する。
半導体チップ１１０，１１２の夫々は、半導体チップ１１０の裏面１１０Ｙと半導体チップ１１２の回路形成面１１２Ｘとを向かい合わせた状態で積層されている。このような構成にすることにより、半導体チップ１１２の電極パッド１１３とリード１０３とを電気的に接続するワイヤ１１６のループ高さを半導体チップ１１０の厚さで相殺することができるので、半導体チップ１１０，１１２の夫々の裏面同志を向かい合わせた場合に比べて樹脂封止体１１７の厚さを薄くすることができる。
第３６図乃至第３８図に示すように、半導体チップ１１０は、絶縁性の接着用テープ１１４を介在して半導体チップ１１２の回路形成面１１２Ｘに接着固定されている。接着用テープ１１４としては、これに限定されないが、第４１図に示すように、例えばポリイミド系の樹脂からなる基材１１４Ａの両面にポリイミド系の熱可塑性樹脂及び熱硬化性樹脂からなる接着層１１４Ｂが設けられた三層構造のものを用いている。
第３５図乃至第３８図に示すように、半導体チップ（１１０，１１２）、複数のリード１０１の夫々のインナー部、ワイヤ１１６及びリード１０７等は樹脂封止体１１７で封止されている。リード１０７は、樹脂封止体１１７の四つの角部に一つずつ設けられている。このリード１０７は、半導体装置の製造プロセスにおいて、リードフレームの枠体に樹脂封止体を支持するためのものである。
このように構成された半導体装置１００は、前述の実施形態と同様にリードフレームを用いた製造プロセスで製造される。本実施形態のリードフレームは、前述の実施形態で用いたリードフレームとほぼ同様の構成になっており、リードパターンが若干異なるだけなので、本実施形態での説明は省略する。
次に、半導体装置１００の製造について、第４２図乃至第４８図を用いて説明する。第４２図は半導体装置の製造に用いられる第１半導体ウエハの概略構成を示す図（（ａ）図は模式的平面図、（ｂ）図は模式的断面図）であり、第４３図は半導体装置の製造に用いられる第２半導体ウエハの概略構成を示す図（（ａ）図は模式的平面図、（ｂ）図は模式的断面図）であり、第４４図乃至第４８図は半導体装置の製造を説明するための模式的断面図である。
まず、半導体ウエハとして、例えば７２０［μｍ］程度の厚さの単結晶シリコンからなる第１半導体ウエハ（半導体基板）１２０及び第２半導体ウエハ（半導体基板）１３０を準備する。
次に、第１半導体ウエハ１２０において、第１半導体ウエハ１２０の回路形成面１２０Ｘに、半導体素子、絶縁層、配線層、電極パッド（１１１）、表面保護膜、ボンディング開口等を形成し、実質的に同一の記憶回路が構成された複数のチップ形成領域１２１を行列状に形成する。第２半導体ウエハ１３０において、第２半導体ウエハ１３０の回路形成面１３０Ｘに、半導体素子、絶縁層、配線層、電極パッド（１１３）、表面保護膜、ボンディング開口等を形成し、実質的に同一の制御回路が構成された複数のチップ形成領域１３１を行列状に形成する。複数のチップ形成領域１２１の夫々は、第１半導体ウエハ１２０を切断するためのダイシング領域（切断領域）１２２を介して互いに離間した状態で配列されている。複数のチップ形成領域１３１は、第２半導体ウエハ１３０を切断するためのダイシング領域１３２を介して互いに離間した状態で配列されている。ここまでの工程を第４２図及び第４３図に示す。
次に、第１半導体ウエハ１２０において、第４４図（ａ）に示すように、第１半導体ウエハ１２０の回路形成面１２０Ｘと対向する裏面１２０Ｙを研削して厚さを薄くする。第２半導体ウエハ１３０において、第２半導体ウエハ１３０の回路形成面１３０Ｘと対向する裏面１３０Ｙを研削して厚さを薄くする。本実施形態においては、半導体ウエハの厚さが例えば０．２４［ｍｍ］程度になるまで研削する。
次に、第４４図（ｂ）に示すように、第１半導体ウエハ１２０の裏面１２０Ｙに接着用テープ１１４を貼り付ける。接着用テープ１１４の貼り付けは、これに限定されないが、まず、第１半導体ウエハ１２０の平面サイズよりも大きい接着用テープ１１４に第１半導体ウエハ１２０を装着し、その後、熱圧着にて接着用テープ１１４を貼り付け、その後、第１半導体ウエハ１２０の輪郭に沿って接着用テープ１１４を切り抜くことによって行なわれる。なお、第２半導体ウエハ１３０の裏面１３０Ｙへの接着用テープ１１４の貼り付けは行なわない。
ところで、接着用テープ１１４の貼り付けは、第１半導体ウエハ１２０を個々の半導体チップ１１０に分割する前、即ち半導体ウエハの段階にて行うことが望ましい。その理由は、半導体ウエハ１１２を個々の半導体チップ１１２に分割した後では処理単位がウエハ状態に比べて数百倍に膨れ上がるため処理が煩雑となり、品質、コストに影響を及ぼすことになる。
次に、第１半導体ウエハ１２０において、第４４図（ｃ）に示すように、ダイシングシート１２５の粘着層側に半導体ウエハ１２０を装着し、その後、第４４図（ｄ）に示すように、半導体ウエハ１２０のダイシング領域１２２及び接着用テープ１１４をダイシング装置でダイシングする。これにより、回路形成面１１０Ｘに制御回路及び電極パッド（１１１）等が形成され、裏面１１０Ｙに接着用テープ１１４が貼り付けられた半導体チップ１１０が形成される。第２半導体ウエハ１３０において、ダイシングシートの粘着層側に半導体ウエハ１３０を装着し、その後、半導体ウエハ１３０のダイシング領域１３２をダイシング装置でダイシングする。これにより、回路形成面１１２に記憶回路及び電極パッド（１１３）等が形成され、半導体チップ１１０よりも大きい平面サイズで形成された半導体チップ１１２が形成される。
この工程において、接着用テープ１１４はシリコンからなる基板に比べて軟らかい樹脂性の材料で形成されているので、半導体ウエハ１２０のダイシングを容易に行うことができる。また、接着用テープ１１４は半導体ウエハ１２０と共にダイシングされるので、半導体チップ１１０の外形サイズに合った接着用テープ１１４を容易に形成することができる。
次に、リードフレームに半導体チップ１１２を接着固定する。リードフレームと半導体チップ１１２との接着固定は、半導体チップ１１２の短辺（１１２Ｃ，１１２Ｄ）側に配置されるリード１０２を半導体チップ１１２の回路形成面１１２Ｘに接着固定することによって行なわれる。リード１０２と半導体チップ１１２との接着固定は、第４５図に示すように、ヒートステージ１４１上に半導体チップ１１２を位置決めして配置し、その後、接着用テープ１０６を介在して半導体チップ１１２の回路形成面１１２Ｘの短辺側にリード１０２のインナー部の先端部分を位置決めして配置し、その後、加熱されたボンディングツール１４０でリード１０２のインナー部の先端部分を熱圧着することによって行なわれる。この工程において、詳細に図示していないが、リード１０５の分岐リード部分も熱圧着され、この分岐リード部分も接着用テープ１０６を介在して半導体チップ１１２の回路形成面１１２Ｘに接着固定される。
この工程において、半導体チップ１１２は、リード１０２を介してリードフレームに支持される。
次に、半導体チップ１１２に半導体チップ１１０を接着固定する。半導体チップ１１２と半導体チップ１１０との接着固定は、第４６図に示すように、半導体チップ１１０の裏面１１０Ｙに貼り付けられた接着用テープ１１４が半導体チップ１１２の回路形成面１１２Ｘと向かい合う状態で半導体チップ１１２上に半導体チップ１１０を位置決めして配置し、その後、加熱されたボンディングツール１４２で半導体チップ１１０を熱圧着することによって行なわれる。
この工程において、半導体チップ１１２はリード１０２を介してリードフレームに支持され、半導体チップ１１０は半導体チップ１１２に接着固定される。即ち、半導体チップ１１０，１１２の夫々はリードフレームに支持されるので、半導体チップを支持するためのタブ（ダイパッド）を省略することができる。
ところで、半導体チップ１１２と半導体チップ１１０との接着固定は、半導体チップ１１２の回路形成面１１２Ｘにペースト状の接着剤を塗布して接着層を形成し、その後、半導体チップ１１０を熱圧着することによって行うこともできる。しかし、接着剤の塗布は通常多点塗布法によって行なわれるため、塗布量のバラツキによって接着層の厚さが不均一に成りやすい。接着層の厚さが不均一になった場合、半導体チップ１１２の回路形成面１１２Ｘに対する半導体チップ１１０の傾きが大きくなる。半導体チップ１１０の傾きが大きくなった場合、この後のワイヤボンディング工程において、半導体チップ１１０の電極パッド１１１とワイヤとの接続不良が発生し易くなる。また、接着層の厚さが不均一になることによって半導体チップ１１２を熱圧着した時に接着剤が半導体チップ１１２の周囲に食み出でる割合が増加し、半導体チップ１１０の回路形成面１１０Ｘ側に接着剤が周り込み易くなるため、ワイヤボンディング工程において、半導体チップ１１０の電極パッド１１１とワイヤとの接続不良が発生し易くなる。
本実施形態では接着用フィルム１１４を用いて半導体チップ１１０と半導体チップ１１２とを接着固定している。接着用フィルム１１４は接着剤の塗布によって形成された接着層に比べて厚さを均一にすることができるため、半導体チップ１１０の傾き及び食み出し量を抑制することができる。
なお、半導体チップ１１０は、半導体チップ１１０の辺１１０Ａが半導体チップ１１２の一方の長辺１１２Ａ側に位置し、半導体チップ１１０の辺１１０Ｂが半導体チップ１１２の他方の長辺１１２Ｂ側に位置するように配置する。
次に、半導体チップ１１０の電極パッド１１１とリードのインナー部１０２、半導体チップ１１２の電極パッド１１３とリード１０３のインナー部、半導体チップ１１０，１１２の夫々の電極パッド（１１１，１１３）とリード１０４のインナー部、及び半導体チップ１１０，１１２の夫々の電極パッド（１１１，１１３）とリード１０５とを導電性のワイヤ１１６で電気的に接続する。これらのワイヤ１１６による電気的な接続は、第４７図に示すように、リード１０１（１０２，１０３，１０４）をフレーム押さえ部材１４５で押さえて固定し、ヒートステージ１４３を加熱した状態にて行う。ワイヤ１１６としては例えば金ワイヤを用いる。ワイヤ１１６の接続方法としては、例えば熱圧着に超音波振動を併用したボールボンディング法を用いる。
この工程において、半導体チップ１１２の二つの短辺（１１２Ｃ，１１２Ｄ）側に配置されたリード１０２は、インナー部の先端部分が半導体チップ１１２の回路形成面１１２Ａ上に配置されているので、これらのリード１０２のインナー部と半導体チップ１１２の電極パッド１１１とを電気的に接続するワイヤ１１１の長さを短くすることができる。
また、半導体チップ１１０は、接着用テープ１１４を介在して半導体チップ１１２に接着固定されているので、半導体チップ１１０の傾き及び接着剤の食み出し量が抑制されている。従って、半導体チップ１１０の電極パッド１１１とワイヤ１１６との接続不良を抑制することができる。
また、半導体チップ１１０は、半導体チップ１１０の裏面１１０Ｙが半導体チップ１１２の回路形成面１１２Ｘと向かい合う状態で半導体チップ１１２上に配置されているので、半導体チップ１１０の電極パッド１１１とリード１０２とを電気的に接続するワイヤ接続工程と、半導体チップ１１２の電極パッド１１３とリード１０３とを電気的に接続するワイヤ接続工程を同一工程で行うことができる。
次に、第４８図に示すように、リードフレームをトランスファモールド装置の成形金型１５０の上型１５０Ａと下型１５０Ｂとの間に位置決めする。この時、上型１５０Ａ及び下型１５０Ｂによって形成されるキャビティ１５１の内部には、半導体チップ（１１０，１１２）、リード１０１（１０２，１０３，１０４）のインナー部、リード１０５、リード１０７及びワイヤ１１６等が配置される。
次に、成形金型１５０のポットからランナー及び流入ゲートを通してキャビティ１５１内に流動性の樹脂を加圧注入して樹脂封止体１１７を形成する。半導体チップ（１１０，１１２）、リード１０１（１０２，１０３，１０４）のインナー部、リード１０５、リード１０７及びワイヤ１１６等は、樹脂封止体１１７によって封止される。樹脂としては、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたエポキシ系の熱硬化性樹脂を用いる。
次に、リード１０１に連結されたタイバーを切断し、その後、リード１０１のアウター部にメッキ処理を施し、その後、リードフレームの枠体からリード１０１を切断し、その後、リード１０１のアウター部を面実装型リード形状の一つである例えばガルウィング型に折り曲げ成形し、その後、リードフレームの枠体からリード１０７を切断することにより、第３５図乃至第３８図に示す半導体装置１００がほぼ完成する。
ところで、ダイシングによって分割された半導体チップにおいては、裏面側の周縁部（切断面と裏面とが交わる角部）に完全に分離されていない状態の欠けら（Ｓｉ屑）が付着している場合があり、下段の半導体チップ上に上段の半導体チップを配置する時、上段の半導体チップの裏面側周縁部に付着していた欠けらが下段の半導体チップに落下し、この落下した欠けらによって双方の半導体チップが損傷するといった不具合が発生する場合がある。しかしながら、本実施形態では、半導体ウエハ１２０の裏面に接着用テープ１１４を貼り付けた状態で半導体ウエハ１２０及び接着用テープ１１４をダイシングして半導体チップ１１０を形成しているため、半導体チップ１１０の裏面周縁部に完全に分離されない状態の欠けらが発生しても、欠けらは接着用テープ１１４によって保持される。従って、半導体チップ１１０が配置される半導体チップ１１２上への欠けらの落下を防止することができる。
次に、本実施形態の半導体装置１００を組み込んだＣＦカード（Ｃｏｍｐａｃｔ Ｆｌａｓｈ）カード（電子装置）ついて、第４９図を用いて説明する。第４９図は、ＣＦカードの模式的平面図である。
第４９図に示すように、ＣＦカード１６０は、主に、配線基板１６１、コネクター１６３及び半導体装置１００を有する構成になっている。半導体装置１００は配線基板１６１の一主面上に実装されている。
半導体装置１００において、半導体チップ１１０の電源用電極パッドと半導体チップ１１２の電源用電極パッドは、樹脂封止体１１７の内部において、リード１０１（１０４）を介して互いに電気的に接続されている。一方、半導体チップ１１０の信号用電極パッドと半導体チップ１１２の信号用電極パッドは、樹脂封止体１１７の内部において電気的に接続されていない。従って、半導体チップ１１０の信号用電極パッドと半導体チップ１１２の信号用電極パッドとを電気的に接続する必要がある。本実施形態では、半導体チップ１１０の信号用電極パッドに電気的に接続されたリード１０１（１０２）と半導体チップ１１２の信号用電極パッドに電気的に接続されたリード１０１（１０３）とを配線基板１６１に形成された配線１６２を介して電気的に接続している。当然のことであるが、リード１０１（１０２）とリード１０１（１０３）との電気的な接続は、電気的な接続が必要なリードだけである。
このように、配線基板１６１に半導体装置１００を搭載することにより、１つの半導体装置１００でカードシステムを構成することが可能となる。また、半導体チップ１１０を搭載した半導体装置と半導体チップ１１２を搭載した半導体装置を配線基板１６１に実装する場合に比べてＣＦカードの小型化を図ることが可能となる。
また、半導体チップ１１０の信号用電極パッドに電気的に接続されたリード１０１（１０２）と半導体チップ１１２の信号用電極パッドに電気的に接続されたリード１０１（１０３）とを配線基板１６１の配線１６２を介して電気的に接続することにより、半導体装置１００のピン配置を簡略化することができ、また、ワイヤ１１６の数を少なくすることができるので、生産性の高い半導体装置１００を提供することが可能となる。
以上説明したように、本実施形態によれば以下の効果が得られる。
（１）；半導体チップ１１０は、半導体チップ１１０の裏面１１０Ｙと向かい合う半導体チップ１１２の面に接着固定されている。また、半導体チップ１１０の電極パッド１１１にワイヤ１１６を介して電気的に接続されたリード１０２のうち、半導体チップ１１２の二つの短辺（１１２Ｃ，１１２Ｄ）側に配置されたリード１０２のインナー部は、半導体チップ１１０の裏面１１０Ｙと向かい合う半導体チップ１１２の面に接着固定されている。
このような構成にすることにより、半導体装置の製造において、半導体チップ１１０，１１２の夫々をリードフレームに支持することができるので、半導体チップを支持するためのタブ（ダイパッド）を省略することができる。また、リード１０２の厚さは半導体チップ１１０の厚さで相殺されるので、リード１０２で半導体チップ１１２を支持しても樹脂封止体１１７の厚さが厚くなることはない。この結果、樹脂封止体１１７の厚さを薄くすることができるので、半導体装置１００の薄型化を図ることができる。
また、半導体チップ１１０の電極パッド１１１とリード１０２とを電気的に接続するワイヤ１１６の長さを短くすることができるので、信号伝搬経路のインピーダンスを小さくすることができる。この結果、半導体装置１００の高速化を図ることができる。
（２）；半導体チップ１１０は、半導体チップ１１０の裏面１１０Ｙと向かい合う半導体チップ１１２の回路形成面１１２Ｘに接着固定されている。また、半導体チップ１１０の電極パッド１１１にワイヤ１１６を介して電気的に接続されたリード１０２のうち、半導体チップ１１２の二つの短辺（１１２Ｃ，１１２Ｄ）側に配置されたリード１０２のインナー部は、半導体チップ１１０の裏面１１０Ｙと向かい合う半導体チップ１１２の回路形成面１１２Ｘに接着固定されている。
このような構成にすることにより、半導体チップ１１２の電極パッド１１３とリード１０３とを電気的に接続するワイヤ１１６のループ高さを半導体チップ１１０の厚さで相殺することができるので、半導体チップ１１０，１１２の夫々の裏面同志を向かい合わせた場合に比べて樹脂封止体１１７の厚さを薄くすることができる。この結果、半導体装置１００の薄型化を図ることができる。
また、半導体装置１００の製造において、半導体チップ１１０の電極パッド１１１とリード１０２とを電気的に接続するワイヤ接続工程と、半導体チップ１１２の電極パッド１１３とリード１０３とを電気的に接続するワイヤ接続工程を同一工程で行うことができる。この結果、半導体装置１００の生産性を高めることができる。
（３）；半導体チップ１１０，１１２の夫々は、半導体チップ１１０の各辺のうち、電極パッド１１１の数が他の辺よりも少ない辺が半導体チップ１１２の長辺側に位置するように、半導体チップ１１０の裏面１１０Ｙと半導体チップ１１２の回路形成面１１２Ｘとを向かい合わせた状態で積層されている。
このような構成にすることにより、半導体チップ１１２の長辺の外側におけるリードの本数を低減することができるので、半導体チップ１１２の長辺方向における半導体装置の大型化を抑制することができる。
また、半導体チップ１１２の長辺側におけるワイヤ１１６の本数も低減することができるので、半導体装置の製造において、樹脂封止体１１７を形成する時の樹脂の流れによって生じるワイヤ間ショートを抑制することができる。この結果、半導体装置１００の歩留まりを高めることができる。
（４）；リード１０５は、半導体チップ１１２の電極パッド１１３間を横切っている。このような構成にすることにより、半導体チップ１１２の外周囲の外側及び半導体チップ１１２上を延存するリード５の引き回し自由度が向上する。
（５）；半導体装置１００の製造において、半導体チップ１１２の回路形成面１１２Ｘに接着用テープ１１４を介在して半導体チップ１１０を接着固定する。
これにより、接着用フィルム１１４は接着剤の塗布によって形成された接着層に比べて厚さを均一にすることができるので、半導体チップ１１０の傾き及び接着剤の食み出し量を抑制することができ、半導体チップ１１０の電極パッド１１１とワイヤ１１６との接続不良を抑制することができる。この結果、半導体装置１００の歩留まりを高めることができる。
（６）；半導体装置１００の製造において、半導体ウエハ１２０及びこの半導体ウエハ１２０の裏面１２０Ｙに貼り付けられた接着用テープ１１４をダイシングして半導体チップ１１０を形成し、その後、半導体チップ１１２の回路形成面１１２Ｘに接着用テープ１１４を介在して半導体チップ１１０を接着する。
これにより、ダイシングによって分割された半導体チップ１１０においては、裏面１１０Ｙ側の周縁部（切断面と裏面１１０Ｙとが交わる角部）に完全に分離されない状態の欠けら（Ｓｉ屑）が発生する場合があるが、このような欠けらが発生しても接着用テープ１１４によって保持されるので、半導体チップ１１０が配置される半導体チップ１１２上への欠けらの落下を防止することができる。この結果、欠けらの落下によって双方の半導体チップに発生する損傷を防止することができるので、半導体装置の歩留まりを高めることができる。
また、接着用テープ１１４はシリコンからなる基板に比べて軟らかい樹脂性の材料で形成されているので、半導体ウエハ１２０のダイシングを容易に行うことができる。
また、接着用テープ１１４は半導体ウエハ１２０と共にダイシングされるので、半導体チップ１１０の外形サイズに合った接着用テープ１１４を容易に形成することができる。
（７）；ＣＦカード１６０において、配線基板１６１に半導体装置１００を搭載することにより、１つの半導体装置１００でカードシステムを構成することが可能となる。また、半導体チップ１１０を搭載した半導体装置と半導体チップ１１２を搭載した半導体装置を配線基板１６１に実装する場合に比べてＣＦカードの小型化を図ることが可能となる。
（８）；ＣＦカード１６０において、半導体チップ１１０の信号用電極パッドに電気的に接続されたリード１０１（１０２）と半導体チップ１１２の信号用電極パッドに電気的に接続されたリード１０１（１０３）とを配線基板１６１の配線１６２を介して電気的に接続することにより、半導体装置１００のピン配置を簡略化することができ、また、ワイヤ１１６の数を少なくすることができるので、生産性の高い半導体装置１００を提供することが可能となる。
なお、本実施形態では、半導体チップ１１２の回路形成面１１２Ｘ上に半導体チップ１１０を配置した例について説明したが、第５０図に示すように、半導体チップ１１２の裏面１１２Ｙ上に半導体チップ１１０を配置してもよい。この場合、半導体チップ１１０を熱圧着しても、半導体チップ１１２の回路形成面１１２Ｘへのダメージが生じないので、半導体チップ１１２の回路形成面１１２Ｘに半導体チップ１１０を熱熱着する場合に比べて、半導体装置の歩留まりを高めることができる。
また、本実施形態では、半導体チップ１１０の裏面１１０Ｙに接着用テープ１１４を貼り付けた例について説明したが、接着用テープ１１４は半導体チップ１１２の回路形成面１１２Ｘに接着してもよい。この場合、半導体ウエハの状態において接着用テープ１１４を貼り付けておくことができないので、半導体チップ１１０の外形サイズに合った接着用テープ１１４を一枚ずつ半導体チップ１１２の回路形成面１１２Ｘに接着する必要がある。
また、本実施形態では、基材１１４Ａの両面に接着層１１４Ｂが設けられた三層構造の接着用テープ１１４を用いた例について説明したが、接着用テープとしては単層構造のものを用いてもよい。
（実施形態１０）
第５１図は本発明の実施形態１０である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図であり、第５２図は第５１図のＴ−Ｔ線の沿う模式的断面図である。
第５１図及び第５２図に示すように、本実施形態の半導体装置１００Ａは、前述の実施形態９と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ１１２の短辺（１１２Ｃ，１１２Ｄ）側に配置されたリード１０２において、インナー部の先端部分は、半導体チップ１１２の回路形成面１１２Ｘ上にその面から離間した状態で配置され、半導体チップ１１２の回路形成面１１２Ｘに接着固定されていない。従って、半導体チップ１１２の支持はリード１０４及びリード１０５によって行なわれている。
このように構成された半導体装置１００Ａにおいても前述の実施形態９と同様の効果が得られる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、二方向リード配列構造であるＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるＱＦＰ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｐａｃｋａｇｅ）型、ＱＦＪ（Ｑｕａｄ Ｆｌａｔｐａｃｋ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）型等の半導体装置に適用できる。
産業上の利用可能性
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることができる。
（２）二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置において、リードフレーム一個で二つの半導体チップに設けられた外部電極に対応することができる。
（３）半導体装置の組立工程における作業性を向上することができる。
（４）前記半導体装置の歩留まりを高めることができる。
（５）第１半導体チップと第２半導体チップの対向面に接着剤を用いないで、樹脂封止体を介在して積層体を形成するので、半導体装置のリフロー時の熱及び動作時の発生熱による熱膨張によって生じるクラックを防止することできる。
【図面の簡単な説明】
第１図は、本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第２図は、第１図のＡ−Ａ線に沿う模式的断面図である。
第３図は、第１図のＢ−Ｂ線に沿う模式的断面図である。
第４図は、第３図の一部を示す模式的断面図である。
第５図は、第１図のＣ−Ｃ線に沿う模式的断面図である。
第６図は、実施形態１の半導体装置のリードの機能及び配置を説明するための図である。
第７図は、実施形態１の半導体装置の製造プロセスで用いられるリードフレームの模式的平面図である。
第８図は、実施形態１の半導体装置の製造を説明するための模式的断面図である。
第９図は、実施形態１の半導体装置の製造において、樹脂封止体が形成されたリードフレームの模式的平面図である。
第１０図は、実施形態１の半導体装置の製造において、樹脂封止体が形成された５連構造のリードフレームの模式的平面図である。
第１１図は、実施形態１の半導体装置を実装基板に実装した状態の要部模式的断面図である。
第１２図は、本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第１３図は、本発明の実施形態３である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第１４図は、第１３図のＤ−Ｄ線に沿う模式的断面図である。
第１５図は、第１３図のＥ−Ｅ線に沿う模式的断面図である。
第１６図は、本発明の実施形態４である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第１７図は、第１６図のＦ−Ｆ線に沿う模式的断面図である。
第１８図は、第１６図のＧ−Ｇ線に沿う模式的断面図である。
第１９図は、本発明の実施形態５である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第２０図は、第１９図のＨ−Ｈ線に沿う模式的断面図である。
第２１図は、第１９図のＩ−Ｉ線に沿う模式的断面図である。
第２２図は、実施形態５である半導体装置の製造を説明するための模式的断面図である。
第２３図は、本発明の実施形態６である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第２４図は、第２３図のＪ−Ｊ線に沿う模式的断面図である。
第２５図は、第２３図のＫ−Ｋ線に沿う模式的断面図である。
第２６図は、実施形態６である半導体装置の製造を説明するための模式的断面図である。
第２７図は、本発明の実施形態７である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第２８図は、第２７図のＬ−Ｌ線に沿う模式的断面図である。
第２９図は、第２７図のＭ−Ｍ線に沿う模式的断面図である。
第３０図は、実施形態７である半導体装置の製造を説明するための模式的断面図である。
第３１図は、本発明の実施形態８である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第３２図は、第３１図のＮ−Ｎ線に沿う模式的断面図である。
第３３図は、第３１図のＰ−Ｐ線に沿う模式的断面図である。
第３４図は、実施形態８である半導体装置の製造を説明するための模式的断面図である。
第３５図は、本発明の実施形態９である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第３６図は、第３５図のＱ−Ｑ線に沿う模式的断面図である。
第３７図は、第３５図のＲ−Ｒ線に沿う模式的断面図である。
第３８図は、第３５図のＳ−Ｓ線に沿う模式的断面図である。
第３９図は、第３５図の一部を示す模式的平面図である。
第４０図は、第３５図の一部を示す模式的平面図である。
第４１図は、第３６図の一部を拡大した模式的断面図である。
第４２図は、実施形態９である半導体装置の製造に用いられる第１半導体ウエハの概略構成を示す図（（ａ）図は模式的平面図、（ｂ）図は模式的断面図）である。
第４３図は、実施形態９である半導体装置の製造に用いられる第２半導体ウエハの概略構成を示す図（（ａ）図は模式的平面図、（ｂ）図は模式的断面図）である。
第４４図は、実施形態９である半導体装置の製造を説明するための模式的断面図である。
第４５図は、実施形態９である半導体装置の製造を説明するための模式的断面図である。
第４６図は、実施形態９である半導体装置の製造を説明するための模式的断面図である。
第４７図は、実施形態９である半導体装置の製造を説明するための模式的断面図である。
第４８図は、実施形態９である半導体装置の製造を説明するための模式的断面図である。
第４９図は、実施形態９である半導体装置を組み込んだＣＦカードの模式的平面図である。
第５０図は、本発明の実施形態９の変形例である半導体装置の模式的断面図である。
第５１図は、本発明の実施形態１０である半導体装置の樹脂封止体の上部を除去した状態の模式的平面図である。
第５２図は、第５１図のＴ−Ｔ線に沿う模式的断面図である。

Claims (11)

1. 回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
   回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
   インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
   前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
   前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの回路形成面とを向い合わせた状態で前記第２半導体チップに接着固定され、
   前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの回路形成面に接着固定されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記リードのインナー部の一部が前記第２半導体チップの回路形成面上に配置されていることを特徴とする半導体装置。
3. 回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
   回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
   インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
   前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
   前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの裏面とを向い合わせた状態で前記第２半導体チップに接着固定され、
   前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの裏面に接着固定されていることを特徴とする半導体装置。
4. 回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
   回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
   インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
   前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
   前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの回路形成面との間に前記樹脂封止体の樹脂を介在した状態で前記第２半導体チップ上に配置され、
   前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの回路形成面に接着固定されていることを特徴とする半導体装置。
5. 請求項４に記載の半導体装置において、
   前記リードのインナー部の一部が前記第２半導体チップの回路形成面上に配置されていることを特徴とする半導体装置。
6. 回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有する第１半導体チップと、
   回路形成面及びこの回路形成面と対向する裏面と、前記回路形成面に形成された複数の電極パッドとを有し、前記第１半導体チップよりも大きい平面サイズからなる第２半導体チップと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップ及び第２半導体チップの各電極に導電性のワイヤを介して夫々電気的に接続された複数のリードと、
   インナー部及びアウター部を有し、前記インナー部で前記第１半導体チップ及び第２半導体チップを支持する支持リードと、
   前記第１半導体チップ、第２半導体チップ、リードのインナー部、支持リードのインナー部及びワイヤを封止する樹脂封止体とを有する半導体装置であって、
   前記第１半導体チップは、前記第１半導体チップの裏面と前記第２半導体チップの裏面との間に前記樹脂封止体の樹脂を介在した状態で前記第２半導体チップ上に配置され、
   前記支持リードのインナー部は、前記第１半導体チップの回路形成面及び第２半導体チップの裏面に接着固定されていることを特徴とする半導体装置。
7. 互いに対向する第１主面及び第２主面を有し、前記第１主面に電極パッドが形成された第１半導体チップと、
   互いに対向する第１主面及び第２主面を有し、前記第１主面に電極パッドが形成され、かつ前記第１半導体チップよりも大きい平面サイズで形成された第２半導体チップと、
   インナー部及びアウター部を有し、前記インナー部が前記第１半導体チップの電極パッドに導電性のワイヤを介して電気的に接続された第１リードと、
   インナー部及びアウター部を有し、前記インナー部が前記第２半導体チップの電極パッドに導電性のワイヤを介して電気的に接続された第２リードと、
   前記第１半導体チップ、前記第２半導体チップ、前記第１リードのインナー部、前記第２リードのインナー部及び前記導電性のワイヤを封止する樹脂封止体とを有し、
   前記第１半導体チップは、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面上に配置され、
   前記第１リードのインナー部の先端部分は、前記第１半導体チップの外側において、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面上に配置されており、
   インナー部及びアウター部を有する第３リードと、
   前記第３リードのインナー部と一体に形成され、かつ前記第１リード、第２リードの夫々のインナー部の先端と前記第１半導体チップとの間に配置された第４リードとを更に有し、
   前記第４リードは、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面に接着固定されていることを特徴とする半導体装置。
8. 互いに対向する第１主面及び第２主面を有し、平面が方形状で形成された第１半導体チップであって、前記第１主面の一辺側にこの一辺に沿って配列された複数の電極パッドを有する第１半導体チップと、
   互いに対向する第１主面及び第２主面を有し、平面が方形状で形成され、かつ前記第１半導体チップよりも大きい平面サイズで形成された第２半導体チップであって、前記第１主面の一辺側にこの一辺に沿って配列された複数の電極パッドを有する第２半導体チップと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第１半導体チップの一辺の外側に配置され、かつ前記各々のインナー部が前記第１半導体チップの各電極パッドに導電性のワイヤを介して電気的に接続された複数の第１リードと、
   各々がインナー部及びアウター部を有し、前記各々のインナー部が前記第２半導体チップの一辺の外側に配置され、かつ前記各々のインナー部が前記第２半導体チップの各電極パッドに導電性のワイヤを介して電気的に接続された複数の第２リードと、
   前記第１半導体チップ、前記第２半導体チップ、前記複数の第１リードの夫々のインナー部、前記第２リードの夫々のインナー部及び前記導電性のワイヤを封止する樹脂封止体とを有し、
   前記第１半導体チップは、前記第１半導体チップの一辺が前記第２半導体チップの一辺と交わる他の辺側に位置する状態で、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面上に配置され、
   前記複数の第１リードの夫々のインナー部は、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面に接着固定されていることを特徴とする半導体装置。
9. 互いに対向する第１主面及び第２主面を有し、前記第１主面に第１電極パッド及び第２電極パッドが形成された第１半導体チップと、
   互いに対向する第１主面及び第２主面を有し、前記第１主面に第１電極パッド及び第２電極パッドが形成され、かつ前記第１半導体チップよりも大きい平面サイズで形成された第２半導体チップと、
   インナー部及びアウター部を有し、前記インナー部が前記第１半導体チップの第１電極パッドに導電性のワイヤを介して電気的に接続された第１リードと、
   インナー部及びアウター部を有し、前記インナー部が前記第２半導体チップの第１電極パッドに導電性のワイヤを介して電気的に接続された第２リードと、
   インナー部及びアウター部を有する第３リードと、
   前記第３リードと一体に形成され、前記第１リード、第２リードの夫々のインナー部の先端と前記第１半導体チップとの間に配置され、かつ前記第１半導体チップの第２電極及び前記第２半導体チップの第２電極に導電性のワイヤを介して夫々電気的に接続された第４リードと、
   前記第１半導体チップ、前記第２半導体チップ、前記第１リードのインナー部、前記第２リードのインナー部、前記第３リードのインナー部、第４リード及び前記導電性のワイヤを封止する樹脂封止体とを有し、
   前記第１半導体チップは、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面に接着固定され、
   前記第４リードは、前記第１半導体チップの第２主面と向かい合う前記第２半導体チップの面に接着固定されていることを特徴とする半導体装置。
10. 請求項９に記載の半導体装置において、
    前記第１半導体チップ及び前記第４リードは、前記第２半導体チップの第１主面に接着固定されていることを特徴とする半導体装置。
11. 請求項９に記載の半導体装置において、
    前記第１半導体チップ及び前記第４リードは、前記第２半導体チップの第２主面に接着固定されていることを特徴とする半導体装置。

Images