JP4750076B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4750076B2
JP4750076B2 JP2007137316A JP2007137316A JP4750076B2 JP 4750076 B2 JP4750076 B2 JP 4750076B2 JP 2007137316 A JP2007137316 A JP 2007137316A JP 2007137316 A JP2007137316 A JP 2007137316A JP 4750076 B2 JP4750076 B2 JP 4750076B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
semiconductor
chip
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007137316A
Other languages
English (en)
Other versions
JP2007251202A (ja
Inventor
環 和田
正親 増田
琢二 井手
俊一郎 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007137316A priority Critical patent/JP4750076B2/ja
Publication of JP2007251202A publication Critical patent/JP2007251202A/ja
Application granted granted Critical
Publication of JP4750076B2 publication Critical patent/JP4750076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の製造方法に適用して有効な技術に関するものである。
記憶回路システムの大容量化を図る目的として、記憶回路システムが構成された二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する積層型半導体装置が提案されている。例えば、特開平７−５８２８１号公報にはＬＯＣ（Ｌead Ｏn Ｃhip）構造の積層型半導体装置が開示されている。また、特開平４−３０２１６５号公報にはタブ構造の積層型半導体装置が開示されている。
ＬＯＣ構造の積層型半導体装置は、表裏面のうちの表面である回路形成面に複数の外部電極（パッド）が形成された第１半導体チップ及び第２半導体チップと、第１半導体チップの回路形成面に絶縁性フィルムを介在して接着固定されると共に、その回路形成面の外部電極（以下、単に電極と称す）に導電性のワイヤを介して電気的に接続される複数の第１リードと、第２半導体チップの回路形成面（以下、単に主面と称する）に絶縁性フィルムを介在して接着固定されると共に、その主面の電極に導電性のワイヤを介して電気的に接続される複数の第２リードと、第１半導体チップ、第２半導体チップ、第１リードのインナー部、第２リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第１半導体チップ、第２半導体チップの夫々は、夫々の主面を互いに対向させた状態で積層されている。第１リード、第２リードの夫々は、夫々の接続部を互いに重ね合わせた状態で接合されている。
タブ構造の積層型半導体装置は、タブ（ダイパッドとも言う）の表裏面のうちの表面に接着層を介して固定される第１半導体チップと、タブの裏面に接着層を介して固定される第２半導体チップと、第１半導体チップ、第２半導体チップのうち何れか一方の半導体チップの電極に導電性のワイヤを介して電気的に接続される複数の専用リードと、第１半導体チップ、第２半導体チップの夫々の電極に導電性のワイヤを介して電気的に接続される複数の共通リードと、第１半導体チップ、第２半導体チップ、専用リードのインナー部、共通リードのインナー部及びワイヤ等を封止する樹脂封止体とを有する構成になっている。第１半導体チップ、第２半導体チップの夫々の電極は、主面において互いに対向する二つの長辺側に夫々の長辺に沿って形成されている。専用リード、共用リードの夫々は、半導体チップの二つの長辺の夫々の外側に配置されている。
特開平７−５８２８１号公報 特開平４−３０２１６５号公報
本発明者等は、積層型半導体装置の開発に先立ち、以下の問題点に直面した。
ＬＯＣ構造では二枚のリードフレームを用いて製造するため、製造コストが高くなる。一方、タブ構造では一枚のリードフレームで製造することができるが、ミラー反転回路パターンの半導体チップを用いる必要があるため、タブ構造においても製造コストが高くなる。タブ構造では、タブの表裏面に夫々の裏面が向い合うようにして二つの半導体チップを搭載するため、主面の互いに対向する二つの長辺の夫々の辺側に電極を形成する場合、上側の半導体チップの電極に対して下側の半導体チップの電極が左右逆になる。
そこで、一辺側に電極が形成された二つの半導体チップを使用し、一方の半導体チップの一辺側が他方の半導体チップの一辺側に対して反対側に位置するように二つの半導体チップをタブの表裏面に搭載することにより、ミラー反転回路パターンの半導体チップが不要になるので、タブ構造における製造コストの低減化を図ることができる。
しかしながら、タブ構造では樹脂封止体の厚さが厚くなり、樹脂封止体の厚さが１．０〜１．１ｍｍ厚のＴＳＯＰ（Ｔhin Ｓmall Ｏutline Ｐackage）型で積層型半導体装置を構成することが困難である。即ち、タブ構造では、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間にタブが存在し、上側の半導体チップの主面から下側の半導体チップの主面までの距離が増加するので、樹脂封止体の厚さが厚くなる。更に、タブの表面及び裏面に半導体チップを搭載する構成になっていることから、上側の半導体チップと下側の半導体チップとの間に二つの接着層が存在し、上側の半導体チップの主面から下側の半導体チップの主面までの距離が増加するので、樹脂封止体の厚さが厚くなる。本発明者等の検討によれば、半導体チップの厚さを０．１７２５〜０．２ｍｍに薄くすることにより、樹脂封止体の厚さを１．０〜１．１ｍｍ以下にすることができるが、このような場合、半導体チップの機械的強度が低下するので、半導体チップに亀裂、破損等の不具合が発生し易くなる。特に、半導体ウエーハを複数のチップに分割するダイシング工程時や、タブに半導体チップを搭載するダイボンディング工程時に多発する。
また、タブ構造では、半導体チップの電極とワイヤとの接続不良が発生し易い。即ち、タブの表面及び裏面に半導体チップを搭載した後ではタブをヒートステージに接触させることが困難であるため、ヒートステージの熱が有効に伝達されず、半導体チップの電極とワイヤとの接続不良が発生し易い。
本発明の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることが可能な技術を提供することにある。
本発明の他の目的は、二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置において、リードフレーム一個で二つの半導体チップに設けられた電極に対応することが可能な技術を提供することにある。
本発明の他の目的は、半導体装置の組立工程における作業性を向上することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）以下の工程を含むことを特徴とする半導体装置の製造方法：
（ａ）平面形状が第１チップ辺を有する四角形から成る第１回路形成面と、前記第１回路形成面の前記第１チップ辺に沿って形成された複数の第１電極と、前記第１回路形成面とは反対側の第１裏面とを備えた第１半導体チップを準備する工程；
（ｂ）前記第１半導体チップを支持可能な支持リードと、前記支持リードと並ぶように前記支持リードの周囲に設けられた複数のリードとを有するリードフレームを準備する工程；
（ｃ）前記第１半導体チップの前記第１回路形成面に前記支持リードを接着固定する工程；
（ｄ）前記（ｃ）工程の後、前記第１半導体チップの外形寸法よりも大きい第１窪みを有する第１ヒートステージを準備し、前記第１半導体チップが前記第１窪み内に位置し、かつ前記第１半導体チップの前記第１裏面が前記第１窪みと対向するように、前記第１半導体チップが接着固定された前記リードフレームを前記第１ヒートステージ上に配置する工程；
（ｅ）前記（ｄ）工程の後、前記第１半導体チップの前記複数の第１電極と、前記複数のリードのうちの複数の第１リードとを、複数の第１ワイヤでそれぞれ電気的に接続する工程；
（ｆ）前記（ｅ）工程の後、第２窪みを有する第２ヒートステージを準備し、前記複数の第１ワイヤが前記第２窪み内に位置し、かつ前記第１半導体チップの前記第１回路形成面が前記第２ステージと対向するように、前記第１半導体チップが接着固定された前記リードフレームを前記第２ヒートステージ上に配置する工程；
（ｇ）前記（ｆ）工程の後、平面形状が第２チップ辺を有する四角形から成る第２回路形成面と、前記第２回路形成面の前記第２チップ辺に沿って形成された複数の第２電極と、前記第２回路形成面とは反対側の第２裏面とを備えた第２半導体チップを、前記第２半導体チップの前記第２裏面が前記第１半導体チップの前記第１裏面と対向し、かつ前記第１半導体チップの前記第１チップ辺に対して前記第２半導体チップの前記第２チップ辺が反対側に位置し、かつ前記第１半導体チップの前記複数の第１電極が前記第２半導体チップの前記第２チップ辺と対向する辺よりも外側に位置し、かつ前記第２半導体チップの前記複数の第２電極が前記第１半導体チップの前記第１チップ辺と対向する辺よりも外側に位置するように、前記第１半導体チップの前記第１裏面に接着固定する工程；
（ｈ）前記（ｇ）工程の後、前記第２半導体チップの前記複数の第２電極と、前記複数のリードのうちの複数の第２リードとを、複数の第２ワイヤでそれぞれ電気的に接続する工程；
（ｉ）前記（ｈ）工程の後、前記第１及び第２半導体チップおよび前記複数の第１及び第２ワイヤを封止する封止体を形成する工程。

（２）前記支持リードは、電源リード又はＧＮＤリードと兼用する構造である。
（３）前記支持リードの接着固定位置がリードの高さと同一平面にある。
（４）前記リードのアウタリードは、前記樹脂封止体の厚さ方向において、樹脂封止体の中心線を含む水平平面よりも上方向の位置に設けられている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置の薄型化を図ることができる。
（２）二つの半導体チップを積層し、この二つの半導体チップを一つの樹脂封止体で封止する半導体装置において、リードフレーム一個で二つの半導体チップに設けられた電極に対応することができる。
（３）半導体装置の組立工程における作業性を向上することができる。
（４）半導体装置の歩留まりを高めることができる。
以下、図面を参照して本発明の実施の形態（実施例）を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態では、二方向リード配列構造であるＴＳＯＰ型の半導体装置に本発明を適用した例について説明する。
図１は本発明の実施形態（実施例）１である半導体装置の樹脂封止体の上部を除去した状態の平面図、図２は前記半導体装置の樹脂封止体の下部を除去した状態の底面図、図３は図１のＡ−Ａ線に沿う模式的断面図、図４は図１のＢ−Ｂ線に沿う模式的断面図である。なお、図１及び図２において、図１に示す左側のリード群は図２に示す右側のリード群と対応し、図１に示す右側のリード群は図２に示す左側のリード群と対応する。
図１、図２及び図３に示すように、本実施形態の半導体装置１は、半導体基板の主面（表面）を有する第１半導体チップ４を第２半導体チップ５の上に積層し、この第１半導体チップ４及び第２半導体チップ５を一つの樹脂封止体１２で封止した構成になっている。
前記第１半導体チップ４及び５は、前記第１半導体チップ４の第１辺と前記第２半導体チップ５の第１辺とが反対側になるように主面（表面）と反対側の面（裏面）同志を向い合せ、かつ前記電極の配列方向と直交する方向に位置をずらした積層状態で接着固定されている。前記第１半導体チップ４及び５の夫々は、同一の外形寸法で形成されている。また、半導体チップ４、５の夫々の平面形状は方形状で形成され、本実施形態においては、例えば長方形で形成されている。
半導体チップ４、５の夫々は、例えば、単結晶珪素からなる半導体基板及びこの半導体基板上に形成された多層配線層を主体とする構成になっている。この半導体チップ４、５の夫々には、記憶回路システムとして、例えばフラッシュメモリと呼称される６４メガビットのＥＥＰＲＯＭ（Ｅlectrically Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory）が構成されている。
半導体チップ４の表裏面のうちの表面である主面４Ａにおいて、その互いに対向する二つの長辺のうちの一方の長辺４Ａ１側にこの一方の長辺４Ａ１に沿って複数の電極（ボンディングパッド）６が形成されている（図１及び図３参照）。この複数の電極６の夫々は、半導体チップ４の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極６の表面を露出するボンディング開口が形成されている。
半導体チップ５の表裏面のうちの表面である主面５Ａにおいて、その互いに対向する二つの長辺のうちの一方の長辺５Ａ１側にこの一方の長辺５Ａ１に沿って複数の電極６が形成されている（図２及び図３参照）。この複数の電極６の夫々は、半導体チップ４の多層配線層のうちの最上層の配線層に形成されている。最上層の配線層はその上層に形成された表面保護膜（最終保護膜）で被覆され、この表面保護膜には電極６の表面を露出するボンディング開口が形成されている。
半導体チップ４に構成されたフラッシュメモリの回路パターンは、半導体チップ５に構成されたフラッシュメモリの回路パターンと同一になっている。また、半導体チップ４の主面４Ａ１に形成された電極６の配置パターンは、半導体チップ５の主面５Ａ１に形成された電極６の配置パターンと同一になっている。即ち、半導体チップ４、半導体チップ５の夫々は、同一構造で構成されている。
樹脂封止体１２の平面形状は方形状で形成され、本実施形態１においては例えば長方形で形成されている（図１、図２参照）。この樹脂封止体１２の互いに対向する二つの長辺のうちの一方の長辺側にはこの一方の長辺に沿って複数のリード１０Ａが配列され、他方の長辺側にはこの他方の長辺に沿って複数のリード１０Ｂが配列されている。複数のリード１０Ａの夫々は、樹脂封止体１２の内外に亘って延在し、半導体チップ４の長辺４Ａ１の外側に配置され、かつ半導体チップ４の各電極６に導電性のワイヤ１１を介して電気的に接続されている（図１及び図３参照）。複数のリード１０Ｂの夫々は、樹脂封止体１２の内外に亘って延在し、半導体チップ４の長辺４Ａ１と対向する他の長辺４Ａ２の外側に配置され、かつ半導体チップ５の各電極６に導電性のワイヤ１１を介して電気的に接続されている。
複数のリード１０Ａ、１０Ｂの夫々には端子名が付されている。ＶＣＣ端子は電源電位（例えば５ボルト）に電位固定される電源電位端子である。ＶＳＳ端子は基準電位（例えば０ボルト）に電位固定される基準電位端子である。Ｉ／Ｏの０端子〜７端子はデータ入出力端子である。ＲＥＳ端子はリセット端子である。Ｒ／Ｂ端子はリーディ／ビズィ端子である。ＣＤＥ端子はコマンド・データ・イネーブル端子である。ＯＥ端子は出力イネーブル端子である。ＳＣ端子はシリアル・クロック端子である。ＷＥはライト・イネーブル端子である。ＣＥはチップ・イネーブル端子である。ＮＣ端子は空き端子である。
半導体チップ４、５の夫々は、半導体チップ４の他方の長辺４Ａ２及び半導体チップ５の一方の長辺５Ａ１がリード１０Ｂ側に向く（位置する）ように夫々の裏面同志を向い合わせた状態で接着層７を介在して互いに接着固定されている。即ち、半導体チップ４、５の夫々は、電極６が配列された夫々の辺が反対側に位置するように、夫々の裏面同志を向い合わせた状態で互いに接着固定され、積層構造になっている。また、半導体チップ４、５の積層体は支持リード８に支持されている。支持リード８は、半導体チップ４の主面（表面）４Ａに接着層８を介在して接着固定されている。
このことから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａ（表面）までの距離を縮小することができる。また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。また、支持リード８は半導体チップ４の主面４Ａに接着固定されているので、支持リード８の厚さは半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１のループ高さで相殺され、支持リード８による樹脂封止体１２の厚さへの影響はない。
半導体チップ４、５の夫々は、半導体チップ４の電極６が半導体チップ５の一方の長辺５Ａ１と対向する他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に対して直行する方向に夫々の位置をずらした状態で接着固定されている。
リード１０Ａ及びリード１０Ｂは、樹脂封止体１２で封止されるインナー部（内部リード部）と樹脂封止体１２の外部に導出されるアウター部（外部リード部）とで構成され、アウター部は面実装型形状として例えばガルウィング形状に成形されている。
導電性のワイヤ１１としては例えば金（Ａｕ）ワイヤが用いられている。ワイヤ１１の接続方法としては、例えば熱圧着に超音波振動を併用したボンディング法を用いている。
樹脂封止体１２は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー等が添加されたビフェニール系の樹脂で形成されている。この樹脂封止体１２は、大量生産に好適なトランスファモールディング法で形成されている。トランスファモールディング法は、ポット、ランナー、流入ゲート及びキャビティ等を備えたモールド金型を使用し、ポットからランナー及び流入ゲートを通してキャビティ内に樹脂を加圧注入して樹脂封止体を形成する方法である。
図３において、半導体チップ４、５の夫々厚さは０．２４ｍｍであり、接着層７の厚さは０．０１ｍｍであり、リード１０Ａ及び１０Ｂの厚さは０．１２５ｍｍであり、半導体チップ４の主面４Ａからこの半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１の頂部までの高さ（ループ高さ）は０．１９ｍｍであり、このワイヤ１１の頂部から樹脂封止体１１の上面までの間隔は０．０６５ｍｍであり、樹脂封止体１２の厚さは１．０ｍｍであり、樹脂封止体１２上面からリード（１０Ａ，１０Ｂ）の実装面までの高さは１．２０ｍｍである。なお、図示していないが、半導体チップ５の主面５Ａからこの半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１の頂部までの高さは０．１９ｍｍであり、このワイヤ１１の頂部から樹脂封止体１１の下面までの間隔は０．０６５ｍｍである。
図３に示すように、前記支持リード８の接着固定位置は、リード１０Ａ，１０Ｂのインナー部の高さと同一平面にある。また、支持リード８の上面はワイヤ１１の頂部よりも低くなっている。支持リード８は、図４に示すように、半導体チップ４の互いに対向する二つの短辺４Ａ３及び４Ａ４を横切るように延在している。なお、図４において、符号５Ａ３は半導体チップ５の互いに対向する二つの短辺のうちの一方の短辺であり、符号５Ａ４は他方の短辺である。
また、前記リード１０Ａ，１０Ｂのアウター部は、図３に示すように、前記樹脂封止体１１の厚さ方向において、樹脂封止体１１の中心線を含む水平平面よりも上側の位置に設けられている。このように構成することにより、樹脂封止体１１にかかる応力を緩和することができる。
次に、半導体装置１の製造プロセスで用いられるリードフレームについて説明する。
図５に示すように、リードフレームＬＦ１は、枠体１４で規定された領域内に、複数のリード１０Ａ、複数のリード１０Ｂ、支持リード８等を配置した構成になっている。複数のリード１０Ａは、枠体１４の互いに対向する二つの長辺部分のうちの一方の長辺部分に沿って配列され、この一方の長辺部分と一体化されている。複数のリード１０Ｂは、枠体１４の互いに対向する二つの長辺部分のうちの他方の長辺部分に沿って配列され、この他方の長辺部分と一体化されている。支持リード８は、複数のリード１０Ａからなるリード群と、複数のリード１０Ｂからなるリード群との間に配置され、枠体１４と一体化されている。即ち、リードフレームＬＦ１は、二方向リード配列構造になっている。
複数のリード１０Ａの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー１３を介して互いに連結されている。複数のリード１０Ｂの夫々は、樹脂封止体に封止されるインナー部と樹脂封止体の外部に導出されるアウター部とで構成され、タイバー１３を介して互いに連結されている。
リードフレームＬＦ１は、例えば鉄（Ｆｅ）−ニッケル（Ｎｉ）系の合金又は銅（Ｃｕ）若しくは銅系の合金からなる平板材にエッチング加工又はプレス加工を施して所定のリードパターンを形成することによって形成される。
前記リードフレームＬＦ１は、その両面に半導体チップ４、５を搭載するため、現在使用している面がその表面かあるいは裏面かを明確に認識する必要がある。そこで、その使用されているリードフレームＬＦ１の面が表面かあるいは裏面かを識別する表裏面識別記号１４Ａ、１４ＢがリードレームＬＦ１の枠体１４に設けられている。例えば、図６に示すように、表面側の枠体１４には表面識別記号「ＡＢＣ」１４Ａが、裏面側の枠体１４には裏面識別記号「ＤＥＦ」１４Ｂが設けられている。前記表裏面識別記号１４Ａ、１４Ｂは、例えば、図７及び図８に示すように、表裏面識別用貫通刻印１４Ｃであってもよい。要するに、使用されているリードフレームＬＦ１の面が表面かあるいは裏面かが識別できる記号であればどのようなものであってもよい。
このように構成することにより、フレームの枠体１４の部分でも表裏両面から認識できるので、リードフレームＬＦ１の両面に半導体チップ４、５を搭載する際の不具合を低減することができる。これにより、半導体チップ４、５の固定、リード１０Ａ、１０Ｂの固定、ワイヤ１１のボンディング等の組立工程における作業性を向上することができる。
次に、半導体装置１の製造方法について、図９乃至図１２（要部断面図）を用いて説明する。
まず、リードフレームＬＦ１に一方の半導体チップ４を接着固定する。リードフレームＬＦ１と半導体チップ４との固定は、図９に示すように、ヒートステージ２０に半導体チップ４を装着し、その後、半導体チップ４の主面４Ａに例えば熱硬化性樹脂からなる接着剤を塗布して接着層９を形成し、その後、半導体チップ４の主面４Ａに支持リード８をボンディングツール２１で圧着することによって行われる。
次に、半導体チップ４の電極６とリード１０Ａとを導電性のワイヤ１１で電気的に接続する。半導体チップ４の電極６とリード１０Ａとの接続は、図１０に示すように、ヒートステージ２２に半導体チップ４を装着し、その後、ヒートステージ２２にリード１０Ａ及びリード１０Ｂをフレーム押さえ部材２３で押さえ付けた状態で行なわれる。ワイヤ１１としては例えばＡｕワイヤを用いる。また、ワイヤ１１の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。
次に、半導体チップ４に半導体チップ５を接着固定する。半導体チップ４と半導体チップ５との固定は、図１１に示すように、ヒートステージ２３に半導体チップ４をその主面４Ａを下にして装着し、その後、半導体チップ４の裏面に例えばＡｇペースト材からなる接着剤を塗布して接着層７を形成し、その後、半導体チップ４の裏面上に半導体チップ５をその裏面を下にして装着することによって行なわれる。この時、半導体チップ４の一方の長辺４Ａ１に対して半導体チップ５の一方の長辺５Ａ１が反対側に位置するように向きを揃えた状態で半導体チップ４、半導体チップ５の夫々の裏面同志を向い合わせて接着固定する。
また、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を向い合わせて接着固定する。
なお、この工程において、半導体チップ４はその主面４Ａを下にした状態でヒートステージ２３に装着されるので、ヒートステージ２３とワイヤ１１との接触を防止するため、ヒートステージ２３には窪み２３Ａが設けられている。
次に、半導体チップ５の電極６とリード１０Ｂとを導電性のワイヤ１１で電気的に接続する。半導体チップ５の電極６とリード１０Ｂとの接続は、図１２に示すように、半導体チップ５の主面５Ａを上向きにしてヒートステージ２４に半導体チップ４及び半導体チップ５を装着し、その後、ヒートステージ２４にリード１０Ａ及びリード１０Ｂをフレーム押さえ部材２５で押えつけた状態で行なわれる。ワイヤ１１としては例えばＡｕワイヤを用いる。
また、ワイヤ１１の接続方法としては例えば熱圧着に超音波振動を併用したボンディング法を用いる。この工程において、半導体チップ５の電極６と対向する裏面の領域が露出しているので、この裏面の領域に接触するように突出部２５Ｂをヒートステージ２４に設けておくことにより、半導体チップ５の電極と対向する裏面の領域をヒートステージ２４に直に接触させることができる。
即ち、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定することにより、半導体チップ５の電極６と対向する裏面の領域をヒートステージ２４に直に接触させることができ、ヒートステージ２４の熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。
なお、この工程において、半導体チップ４はその主面４Ａを下にした状態でヒートステージ２４に装着されるので、ヒートステージ２４とワイヤ１１との接触を防止するため、ヒートステージ２４には窪み２４Ａが設けられている。
次に、半導体チップ４、半導体チップ５、支持リード８、リード１０Ａのインナー部、リード１０Ｂのインナー部及びワイヤ１１等を樹脂で封止して樹脂封止体１２を形成する。樹脂封止体１２の形成はトランスファモールディング法で行う。
次に、リード１０Ａに連結されたタイバー１３及びリード１０Ｂに連結されたタイバー１３を切断し、その後、リード１０Ａ、リード１０Ｂの夫々のアウター部にメッキ処理を施し、その後、リードフレームＬＦ１の枠体１４からリード１０Ａ及び１０Ｂを切断し、その後、リード１０Ａ、１０Ｂの夫々のアウター部を面実装型形状として例えばガルウィング形状に成形し、その後、リードフレームＬＦ１の枠体１４から支持リード８を切断することにより、図１、図２及び図３に示す半導体装置１がほぼ完成する。
このようにして構成された半導体装置１は、図１３（要部断面図）に示すように、１つの回路システムを構成する電子装置の構成部品として実装基板３０に複数個実装される。半導体装置１は、同一機能のリードが対向して配置されているので、リード１０Ａとリード１０Ｂとを電気的に接続するための配線３１を直線的に引き回すことができる。また、半導体装置１のリード１０Ｂと他の半導体装置１のリード１０Ａとを電気的に接続するための配線３１を直線的に引き回すことができる。従って、実装基板３０の配線層数を低減することができるので、電子装置、例えばメモリーモジュール等の薄型化を図ることができる。
以上説明したように、本実施形態１によれば以下の効果が得られる。
（１）半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ２及び半導体チップ５の一方の長辺５Ａ１がリード１０Ｂ側に向くように夫々の裏面同志を向い合わせた状態で互いに接着固定され、支持リード８は半導体チップ４の主面４Ａ１に接着固定されている。
このことから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。また、支持リード８は半導体チップ４の主面４Ａに接着固定されているので、支持リード８の厚さはワイヤ１１のループ高さで相殺され、支持リード８による樹脂封止体１２の厚さへの影響はない。この結果、樹脂封止体１２の厚さを薄くすることができるので、半導体装置１の薄型化を図ることができる。
また、半導体チップ（４，５）の厚さを薄くすることなく、樹脂封止体１２の厚さを薄くすることができるので、歩留まりの高い薄型の半導体装置１を提供することができる。
また、樹脂封止体１２の厚さを薄くすることができるので、二つの半導体チップ（４，５）を積層し、この二つの半導体チップを一つの樹脂封止体１２で封止した半導体装置１をＴＳＯＰ型で構成することができる。
また、二枚のリードフレームを使用する必要がなく、更にミラー反転回路パターンの半導体チップを使用する必要がないので、半導体装置１の低コスト化及び薄型化を図ることができる。
（２）半導体チップ４、半導体チップ５の夫々は、半導体チップ４の電極６が半導体チップ５の他方の長辺５Ａ２よりもその外側に位置し、半導体チップ５の電極６が半導体チップ４の他方の長辺４Ａ２よりもその外側に位置するように夫々の位置をずらした状態で接着固定されている。
このことから、ワイヤボンディング工程において、半導体チップ５の電極６と対向する裏面の領域をヒートステージ２４に直に接触させることができ、ヒートステージ２４の熱が半導体チップ５の電極６に有効に伝達されるので、半導体チップ５の電極６とワイヤ１１との接続不良を低減することができる。この結果、半導体装置１の製造プロセス（組立プロセス）における歩留まりを高めることができる。
（３）リードフレームＬＦ１は、その両面に半導体チップ４、５を搭載するために、その使用されているリードフレームＬＦ１の面が表面かあるいは裏面かを識別する表裏面識別記号１４Ａ、１４Ｂ、１４ＣをリードフレームＬＦ１の枠体１４に設けることにより、リードフレームＬＦ１の枠体１４の部分であってもその表裏両面を認識できるので、リードフレームＬＦ１の両面に半導体チップ４、５を搭載する際の不具合を低減することができる。これにより、半導体チップ４、５の固定、リード１０Ａ、１０Ｂの固定やワイヤ１１のボンディング等の組立工程における作業性を向上することができる。
なお、本実施形態１では、半導体チップ４の主面４Ａに支持リード８を接着固定した例について説明したが、支持リード８は、半導体チップ５の主面５Ａに接着固定してもよい。この場合、支持リード８には、そのチップ固定部を半導体チップ５の主面５Ａ側に位置させるための折り曲げ加工が施される。また、このような場合においても、支持リード８の厚さは、半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１のループ高さで相殺されるので、支持リード８による樹脂封止体１２の厚さへの影響はない。
（実施形態２）
図１４は本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図１５は図１４のＣ−Ｃ線に沿う模式的断面図であり、図１６は図１４のＤ−Ｄ線に沿う模式的断面図である。
図１４、図１５及び図１６に示すように、本実施形態２の半導体装置２は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１と交わる一方の短辺４Ａ３がこの一方の短辺４Ａ３と同一側であって半導体チップ５の一方の長辺５Ａ１と交わる一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の一方の短辺５Ａ３と対向する他方の短辺５Ａ４がこの他方の短辺５Ａ４と同一側であって半導体チップ４の一方の短辺４Ａ３と対向する他方の短辺４Ａ４よりも外側に位置するように夫々の位置をずらした状態で接着固定されている。即ち、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されている。
また、半導体チップ４の一方の短辺４Ａ３及び半導体チップ５の一方の短辺５Ａ３の外側に配置された支持リード８Ａと、半導体チップ４の他方の短辺４Ａ４及び半導体チップ５の他方の短辺５Ａ４の外側に配置された支持リード８Ｂとを有し、支持リード８Ａは、半導体チップ５の他方の短辺５Ａ４の外側において半導体チップ４の裏面に接着層７を介在して接着固定され、支持リード８Ｂは、半導体チップ４の他方の短辺４Ａ４の外側において半導体チップ５の裏面に接着層７を介在して接着固定されている。
支持リード８Ａには、半導体チップ４の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施され、支持リード８Ｂには、半導体チップ５の裏面側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置２は、図１７（平面図）に示すリードフレームＬＦ２を用いた製造プロセスで製造される。本実施形態の半導体装置２の製造は、前述の実施形態１で説明した製造方法と若干異なり、半導体チップ４、半導体チップ５の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード８Ａ、支持リード８Ｂの夫々に半導体チップ４、半導体チップ５の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード８Ａと支持リード８Ｂとの間に、接着固定された半導体チップ４及び半導体チップ５を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続し、その後、半導体チップ５の電極６とリード１０Ｂとワイヤ１１で電気的に接続することによって行うが、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されているので、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で接続する時、直ではないが、半導体チップ４の他方の短辺４Ａ３側の領域と対向する裏面の領域に支持リード８Ａを介在してヒートステージを接触させることができる。また、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で接続する時、直ではないが、半導体チップ５の他方の短辺５Ａ３側の領域と対向する裏面の領域に支持リード８Ｂを介在してヒートステージを接触させることができる。
このように、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の短辺４Ａ３が半導体チップ５の一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の他方の短辺５Ａ４が半導体チップ４の他方の短辺４Ａ４よりもその外側に位置するように夫々の位置をずらした状態で互いに接着固定され、支持リード８Ａは、半導体チップ５の一方の短辺５Ａ３外側において半導体チップ４の裏面に接着固定され、支持リード８Ｂは、半導体チップ４の他方の短辺４Ａ４の外側において半導体チップ５の裏面に接着固定されていることから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。
また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。
また、支持リード８Ａは半導体チップ５の一方の短辺５Ａ３よりもその外側に引き出された半導体チップ４の裏面に接着固定され、支持リード８Ｂは半導体チップ４の他方の短辺４Ａ４よりもその外側に引き出された半導体チップ５の裏面に接着固定されているので、支持リード８Ａ、８Ｂの夫々の厚さは半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの厚さで相殺され、支持リード８Ａ、８Ｂによる樹脂封止体１２の厚さへの影響はない。
この結果、前述の実施形態１と同様の効果が得られる。
また、半導体チップ４、半導体チップ５の夫々は、半導体チップ４の一方の長辺４Ａ１と交わる一方の短辺４Ａ３がこの一方の短辺４Ａ３と同一側であって半導体チップ５の一方の長辺５Ａ１と交わる一方の短辺５Ａ３よりもその外側に位置し、半導体チップ５の一方の短辺５Ａ３と対向する他方の短辺５Ａ４がこの他方の短辺５Ａ４と同一側であって半導体チップ４の一方の短辺４Ａ３と対向する他方の短辺４Ａ４よりも外側に位置するように夫々の位置をずらした状態で接着固定されていることから、ワイヤボンディング工程において、半導体チップ４の裏面とヒートステージ２４との接触面積が増加するので、ワイヤボンディング工程における半導体チップ４の加熱時間を短縮することができる。また、半導体チップ５の裏面とヒートステージ２４との接触面積が増加するので、ワイヤボンディング工程における半導体チップ５の加熱時間を短縮することができる。この結果、半導体装置２の生産効率を高めることができる。
（実施形態３）
図１８は本発明の実施形態３である半導体装置の樹脂封止体の上部を除去した状態の平面図であり、図１９は図１８のＥ−Ｅ線に沿う模式的断面図である。
図１８、図１９に示すように、本実施形態３の半導体装置３は、前述の実施形態２と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、支持リード８Ａは、半導体チップ４の主面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の主面５Ａにおいてその他方の短辺５Ａ４側に接着固定されている。
支持リード８Ａには折り曲げ加工が施されていないが、支持リード８Ｂには、半導体チップ５の主面５Ａ側にそのチップ固定部を位置させるための折り曲げ加工が施されている。
このように構成された半導体装置３は、図２０（平面図）に示すリードフレームＬＦ３を用いた製造プロセスで製造される。本実施形態３の半導体装置３の製造は、前述の実施形態２で説明した製造方法と同様に、半導体チップ４、半導体チップ５の夫々を夫々の裏面同志を向い合わせた状態で接着固定し、支持リード８Ａ、支持リード８Ｂの夫々に半導体チップ４、半導体チップ５の夫々を接着固定した後、ワイヤボンディングを行う。支持リードと半導体チップとの固定は、支持リード８Ａと支持リード８Ｂとの間に、接着固定された半導体チップ４及び半導体チップ５を傾斜させて挿入することにより行うことができる。
ワイヤボンディング工程は、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で電気的に接続し、その後、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で電気的に接続することによって行うが、半導体チップ４、半導体チップ５の夫々は、電極６の配列方向に夫々の位置をずらした状態で接着固定されており、支持リード８Ａは半導体チップ４の主面４Ａにおいて一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは半導体チップ５の主面５Ａにおいて他方の短辺５Ａ４側に接着固定されているので、半導体チップ４の電極６とリード１０Ａとをワイヤ１１で接続する時、半導体チップ４の一方の短辺４Ａ３側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。また、半導体チップ５の電極６とリード１０Ｂとをワイヤ１１で接続する時、半導体チップ５の他方の短辺５Ａ３側の領域と対向する裏面の領域にヒートステージを直に接触させることができる。
このように、支持リード８Ａは、半導体チップ４の主面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の主面５Ａにおいてその他方の短辺５Ａ４側に接着固定されていることから、半導体チップ４と半導体チップ５との間にはタブが存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。
また、半導体チップ４と半導体チップ５との間には一つの接着層しか存在しないので、半導体チップ４の主面４Ａから半導体チップ５の主面５Ａまでの距離を縮小することができる。
また、支持リード８Ａは、半導体チップ４の主面４Ａにおいてその一方の短辺４Ａ３側に接着固定され、支持リード８Ｂは、半導体チップ５の主面５Ａにおいてその他方の短辺５Ａ４側に接着固定されているので、支持リード８Ａの厚さは半導体チップ４の電極６とリード１０Ａとを電気的に接続するワイヤ１１のループ高さで相殺され、支持リード８Ｂの厚さは半導体チップ５の電極６とリード１０Ｂとを電気的に接続するワイヤ１１のループ高さで相殺される。従って、支持リード８Ａ、８Ｂによる樹脂封止体１２の厚さへの影響はない。この結果、前述の実施形態２と同様の効果が得られる。
なお、前述の実施形態１においても、本実施形態３と同様に、電極６の配列方向に位置をずらした状態で半導体チップ４、半導体チップ５の夫々の裏面同志を接着固定してもよい。この場合においても、本実施形態３と同様に、半導体チップ４の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ４の加熱時間を短縮することができる。また、半導体チップ５の裏面とヒートステージとの接触面積が増加するので、ワイヤボンディング工程における半導体チップ５の加熱時間を短縮することができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、二方向リード配列構造であるＳＯＪ（Ｓmall Ｏutline Ｊ-leaded Ｐackage）型、ＳＯＰ（Ｓmall Ｏutline Ｐackage）型等の半導体装置に適用できる。
また、本発明は、四方向リード配列構造であるＱＦＰ（Ｑuad Ｆlatpack Ｐackage）型、ＱＦＪ（Ｑuad Ｆlatpack Ｊ-leaded Ｐackage）型等の半導体装置に適用できる。
本発明の実施形態１である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 前記半導体装置の樹脂封止体の下部を除去した状態の底面図である。 図１に示すＡ−Ａ線に沿う模式的断面図である。 図１に示すＢ−Ｂ線に沿う模式的断面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 前記リードフレームの表裏面識別記号の実施例を説明するための平面図である。 前記リードフレームの表裏面識別記号の別の実施例を説明するための平面図である。 前記リードフレームの表裏面識別記号の別の実施例を説明するための平面図である。 前記半導体装置の製造方法を説明するための模式的断面図である。 前記半導体装置の製造方法を説明するための模式的断面図である。 前記半導体装置の製造方法を説明するための模式的断面図である。 前記半導体装置の製造方法を説明するための模式的断面図である。 前記半導体装置を実装基板に実装した状態の要部断面図である。 本発明の実施形態２である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 図１１に示すＣ−Ｃ線に沿う模式的断面図である。 図１１に示すＤ−Ｄ線に沿う模式的断面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。 本発明の実施形態３である半導体装置の樹脂封止体の上部を除去した状態の平面図である。 図１５に示すＥ−Ｅ線に沿う模式的断面図である。 前記半導体装置の製造プロセスで用いられるリードフレームの平面図である。
符号の説明
１，２，３…半導体装置、４，５…半導体チップ、６…電極、７…接着層、８，８Ａ，８Ｂ…支持リード、９…接着層、１０Ａ，１０Ｂ…リード、１１…ワイヤ、１２…樹脂封止体、ＬＦ１，ＬＦ２，ＬＦ３…リードフレーム、１４…リードフレーム枠体、１４Ａ，１４Ｂ，１４Ｃ…リードフレームの表裏面識別記号。

Claims (6)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）平面形状が第１チップ辺を有する四角形から成る第１回路形成面と、前記第１回路形成面の前記第１チップ辺に沿って形成された複数の第１電極と、前記第１回路形成面とは反対側の第１裏面とを備えた第１半導体チップを準備する工程；
    （ｂ）前記第１半導体チップを支持可能な支持リードと、前記支持リードと並ぶように前記支持リードの周囲に設けられた複数のリードとを有するリードフレームを準備する工程；
    （ｃ）前記第１半導体チップの前記第１回路形成面に前記支持リードを接着固定する工程；
    （ｄ）前記（ｃ）工程の後、前記第１半導体チップの外形寸法よりも大きい第１窪みを有する第１ヒートステージを準備し、前記第１半導体チップが前記第１窪み内に位置し、かつ前記第１半導体チップの前記第１裏面が前記第１窪みと対向するように、前記第１半導体チップが接着固定された前記リードフレームを前記第１ヒートステージ上に配置する工程；
    （ｅ）前記（ｄ）工程の後、前記第１半導体チップの前記複数の第１電極と、前記複数のリードのうちの複数の第１リードとを、複数の第１ワイヤでそれぞれ電気的に接続する工程；
    （ｆ）前記（ｅ）工程の後、第２窪みを有する第２ヒートステージを準備し、前記複数の第１ワイヤが前記第２窪み内に位置し、かつ前記第１半導体チップの前記第１回路形成面が前記第２ステージと対向するように、前記第１半導体チップが接着固定された前記リードフレームを前記第２ヒートステージ上に配置する工程；
    （ｇ）前記（ｆ）工程の後、平面形状が第２チップ辺を有する四角形から成る第２回路形成面と、前記第２回路形成面の前記第２チップ辺に沿って形成された複数の第２電極と、前記第２回路形成面とは反対側の第２裏面とを備えた第２半導体チップを、前記第２半導体チップの前記第２裏面が前記第１半導体チップの前記第１裏面と対向し、かつ前記第１半導体チップの前記第１チップ辺に対して前記第２半導体チップの前記第２チップ辺が反対側に位置し、かつ前記第１半導体チップの前記複数の第１電極が前記第２半導体チップの前記第２チップ辺と対向する辺よりも外側に位置し、かつ前記第２半導体チップの前記複数の第２電極が前記第１半導体チップの前記第１チップ辺と対向する辺よりも外側に位置するように、前記第１半導体チップの前記第１裏面に接着固定する工程；
    （ｈ）前記（ｇ）工程の後、前記第２半導体チップの前記複数の第２電極と、前記複数のリードのうちの複数の第２リードとを、複数の第２ワイヤでそれぞれ電気的に接続する工程；
    （ｉ）前記（ｈ）工程の後、前記第１及び第２半導体チップおよび前記複数の第１及び第２ワイヤを封止する封止体を形成する工程。
  2. 前記支持リードは、前記複数のリードのそれぞれの高さと同一平面にあることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記（ｈ）工程は、第３窪みおよび突出部を有する第３ヒートステージを準備し、前記複数の第１ワイヤが前記第３窪み内に位置し、かつ前記第２半導体チップの前記第２裏面における前記複数の第２電極とは反対側の領域に前記突出部が接触するように、前記第１及び第２半導体チップが接着固定された前記リードフレームを前記第３ヒートステージ上に配置した後に行うことを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記（ｃ）工程は、前記第１ヒートステージに前記第１半導体チップを搭載し、前記第１半導体チップの前記第１回路形成面に接着剤を塗布し、前記第１半導体チップの前記第１回路形成面に前記支持リードをボンディングツールで圧着することにより行われることを特徴とする請求項１記載の半導体装置の製造方法。
  5. 前記（ｉ）工程の後、前記複数のリードのそれぞれにおいて前記封止体から突出するアウター部にメッキ処理を施し、前記支持リードおよび前記複数のリードのそれぞれに連結された枠体から前記複数のリードを切断し、前記複数のリードのそれぞれのアウター部をガルウィング形状に成形し、前記枠体から前記支持リードを切断することを特徴とする請求項１記載の半導体装置の製造方法。
  6. 前記封止体は、前記リードにおいて前記ワイヤが接続される面側の樹脂厚よりも、前記リードにおいて前記ワイヤが接続される面とは反対側の面側の樹脂厚よりも薄くなるように形成されることを特徴とする請求項１記載の半導体装置の製造方法。
JP2007137316A 2007-05-24 2007-05-24 半導体装置の製造方法 Expired - Fee Related JP4750076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007137316A JP4750076B2 (ja) 2007-05-24 2007-05-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007137316A JP4750076B2 (ja) 2007-05-24 2007-05-24 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10330452A Division JP2000156464A (ja) 1998-11-20 1998-11-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007251202A JP2007251202A (ja) 2007-09-27
JP4750076B2 true JP4750076B2 (ja) 2011-08-17

Family

ID=38595084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007137316A Expired - Fee Related JP4750076B2 (ja) 2007-05-24 2007-05-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4750076B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6764112B2 (ja) * 2016-08-12 2020-09-30 ミツミ電機株式会社 電池保護装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3381447B2 (ja) * 1995-03-28 2003-02-24 セイコーエプソン株式会社 半導体装置
JP3007023B2 (ja) * 1995-05-30 2000-02-07 シャープ株式会社 半導体集積回路およびその製造方法
JPH10303233A (ja) * 1997-04-22 1998-11-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000156464A (ja) * 1998-11-20 2000-06-06 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2007251202A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
US6433421B2 (en) Semiconductor device
JP4097403B2 (ja) 半導体装置
US6420783B2 (en) Semiconductor device and a method of manufacturing the same
JP3958522B2 (ja) 半導体装置
JPWO2000022676A1 (ja) 半導体装置及びその製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US20050110127A1 (en) Semiconductor device
JP2002124626A (ja) 半導体装置
JP2000156464A (ja) 半導体装置の製造方法
CN107305879B (zh) 半导体器件及相应的方法
JP4750076B2 (ja) 半導体装置の製造方法
JP3954585B2 (ja) 半導体装置
JP3954586B2 (ja) 半導体装置
JP2005191158A (ja) 半導体装置及びその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JP2006286679A (ja) 半導体装置およびその製造方法
JP3756338B2 (ja) 半導体装置の製造方法
JP3908412B2 (ja) 半導体装置の製造方法
JP2003273311A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4335203B2 (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2007180586A (ja) 半導体装置
JP2003007953A (ja) 樹脂封止型半導体装置およびその製造方法
JPH1187603A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees