JP2006286679A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006286679A
JP2006286679A JP2005100549A JP2005100549A JP2006286679A JP 2006286679 A JP2006286679 A JP 2006286679A JP 2005100549 A JP2005100549 A JP 2005100549A JP 2005100549 A JP2005100549 A JP 2005100549A JP 2006286679 A JP2006286679 A JP 2006286679A
Authority
JP
Japan
Prior art keywords
lead
metal substrate
island
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005100549A
Other languages
English (en)
Inventor
Noriaki Sakamoto
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005100549A priority Critical patent/JP2006286679A/ja
Publication of JP2006286679A publication Critical patent/JP2006286679A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 特に放熱性を向上させた半導体装置およびその製造方法を提供することにある。
【解決手段】 アイランド11上に搭載された半導体素子13と、アイランド11の近傍に設けられた複数のリード12と、半導体素子13の電極とリード12とを電気的に接続する金属細線14と、アイランド11とリード12の裏面に貼着された金属基板16と、これらを一体に封止する絶縁性樹脂15とを具備し、金属基板16はBステージ樹脂17を用いて貼着されている。従って、金属基板16によって放熱性が向上する。また、Bステージ樹脂17を採用することにより、金属基板16とアイランドおよびリードとを確実に絶縁させることができる。
【選択図】 図1

Description

本発明は半導体装置およびその製造方法に関し、特に放熱性を向上させた半導体装置およびその製造方法に関するものである。
図6を参照して、従来の半導体装置100を説明する。半導体素子103はアイランド101上に載置され、金属細線104を介してリード102と電気的に接続されている。そして、リード102の一端が露出するように絶縁性樹脂105によって一体に封止される。リード102はアイランド101の周囲を囲むように複数個設けられており、各リード102はそれぞれ半導体素子12上の電極と金属細線14を介して電気的に接続されている。
図6(B)を参照して、半導体素子103の電極間を電気的に接続するために設けられたブリッジ106がテープ107によって支持されている(特許文献1を参照)。
特開2002−289717号公報
しかしながら、上述した半導体装置では、装置全体を被覆している絶縁性樹脂105の熱伝導率が低いため、放熱性に問題があった。そして、放熱性を向上させるためにアイランド101の裏面を外部に露出させるとアイランド101の絶縁を確保できなかった。
また、半導体素子103の電極間を電気的に接続する際には、ブリッジ106を用いられているが、ブリッジ106は浮島状であるためテープ107によって保持する必要があり、ブリッジや配線などを自由に形成することが困難であった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、放熱性を向上させた半導体装置およびその製造方法を提供することにある。
本発明の半導体装置では、アイランド上に搭載された半導体素子と、アイランドの近傍にその一端が設けられた複数のリードと、半導体素子の電極とリードとを電気的に接続する金属細線と、アイランドとリードの裏面に貼着された金属基板と、アイランド、リード、半導体素子、金属細線および金属基板を一体に封止する絶縁性樹脂とを具備し、金属基板とリードは、樹脂シートを用いて貼着されることを特徴とする。
本発明の半導体装置では、樹脂シートは、Bステージの樹脂シートまたは両面テープであることを特徴とする。
本発明の半導体装置では、リードは半導体素子の搭載面側に屈曲する屈曲部が設けられており、屈曲部は金属基板の端部よりも内側に位置することを特徴とする。
本発明の半導体装置では、リードには金属細線を用いて半導体素子の電極同士を電気的に接続するブリッジが含まれることを特徴とする。
本発明の半導体装置では、半導体素子は複数個搭載され、リードには半導体素子間を電気的に接続する配線が含まれることを特徴とする。
本発明の半導体装置のでは、金属基板の裏面は絶縁性樹脂から露出することを特徴とする。
本発明の半導体装置の製造方法では、アイランドおよび複数のリードの裏面に金属基板を貼着する工程と、アイランド上に半導体素子を固着する工程と、半導体素子とリードとを金属細線を介して電気的に接続する工程と、アイランド、リード、半導体素子、金属細線および金属基板を絶縁性樹脂にて封止する工程とを具備し、金属基板の表面にはBステージ樹脂が塗布され、Bステージ樹脂が硬化することにより金属基板が貼着されることを特徴とする。
本発明の半導体装置の製造方法では、リードには半導体素子の搭載面側に屈曲する屈曲部を形成し、屈曲部が金属基板の端部よりも内側に位置するように、金属基板が貼着されることを特徴とする。
本発明によれば、アイランドの裏面に金属基板が貼着されているので半導体素子から発生する熱を効率的に外部へ放出することができる。また、金属基板の裏面を絶縁性樹脂から露出させることで更に放熱性を向上させることが可能となる。
また、金属基板にはBステージ樹脂が塗布されており、その厚みは一様であるため金属基板とアイランドおよびリードとを確実に絶縁させることができる。
また、リードには屈曲部が設けられており、この屈曲部は金属基板の端部よりも内側に位置している。このことにより、金属基板の端部とリードとを確実に絶縁されるので、信頼性を向上させることができる。
また、アイランドとリードとを金属基板によって一体に支持されている。従って、リードが微細なパターンであってもワイヤーボンディングを確実に行うことができるので、信頼性の高い半導体装置を提供することが可能となる。
更に、配線やブリッジなどの絶縁性樹脂の外部へ延在しない部材が金属基板によって支持されるため、テープや樹脂などで他のリードと一体に保持する必要ない。従って、配線やブリッジを任意の形状で所望の箇所へ配置することができる。
図1を参照して、本形態の半導体装置10Aを説明する。図1(A)は図1(B)のX−X’線における断面図である。
図1(A)を参照して、半導体装置10Aは、アイランド11に半導体素子13が固着され、半導体素子13の電極とリード12とが金属細線14を介して電気的に接続されている。アイランド11およびリード12の裏面には金属基板16が貼着されている。そして、リード12の一端および金属基板16の裏面を露出するように絶縁性樹脂15にて一体に封止されている。
アイランド11およびリード12は、Cu合金やFe−Ni合金から成る薄い短冊状板をプレス打ち抜きやエッチングによって形成される。
半導体素子12は、複数の電極を有するICチップで、ロウ材を介してアイランド11の表面に実装されている。そして、金属細線14を介して半導体素子12の表面に形成された電極とリード12の他端に位置するボンディングパッドとが電気的に接続されている。図1(B)に示すように、本形態ではリード12が半導体装置10Aの四側面に配置されたパッケージであるが、少なくとも一側面に配置されればよい。
絶縁性樹脂15は、リード12の一端および金属基板16の裏面を露出させて、全体を封止している。ここではアイランド11、リード12、半導体素子13および金属細線14が絶縁性樹脂15によって封止されている。絶縁性樹脂15の材料としては、熱硬化性樹脂や熱可塑性樹脂を全般的に採用することができる。熱硬化性樹脂を採用した場合はトランスファーモールドによって封止され、熱可塑性樹脂を採用した場合はインジェクションモールドによって封止される。
金属基板16の材料としては、銅、アルミニウムなどの熱伝導性の良い金属が好ましい。金属基板16の表面全体にはBステージ状の樹脂シート17が設けられている。本形態では樹脂17の厚みは50μmであり、Bステージ状であるため、接着性を有し、またシート状に加工されているためその厚みは一様である。従って、熱を加えて樹脂シートを完全に反応させても、その厚みは一定である。よって液状の樹脂を塗布するのと異なり、アイランド11と金属基板、およびリード12と金属基板の間の絶縁を確実に確保することができる。そして、このBステージ樹脂が熱圧着により完全硬化することにより、金属基板16は貼着される。またこの樹脂シートは、接着性を有する樹脂シートでも良く、例えば両面テープでも良い。
アイランド11の裏面に金属基板16が貼着されることにより、半導体素子12から発生する熱を効率的に外部へ放出することができる。また、金属基板16の裏面を絶縁性樹脂15から露出させることで放熱性を更に向上させることができる。
また、リード12には屈曲部18が設けられており、この屈曲部18は金属基板16の端部19よりも内側に位置している。一般に、金属基板に高電圧がかかると、金属基板の端部19とリード12の間で放電が起こる。しかし本発明では、屈曲部18が有るため、端部19とリードの間隔が広がるため、その放電を抑止することができる。
また、アイランド11とリード12とを金属基板16によって一体に支持しているため、ワイヤーボンディングを確実に行うことができる。従って、信頼性の高い半導体装置を提供することができる。更に、金属基板16によって半導体装置10A全体の強度を向上させることができる。
更には、Z字にリードが加工され、パッケージ側面に近い所で、屈曲しているリードの曲折部は、絶縁性樹脂により封止されているので、リードの抜けも抑止できる。
図2を参照して、本形態の半導体装置10Bを説明する。図2(A)は図2(B)のX−X’線における断面図である。基本的な構造は上述した半導体装置10Aと同じであるため、ここでは相違点を中心に説明する。半導体素子10Bには半導体素子13A、13Bが内蔵されている。半導体素子13Aはアイランド11Aの表面に固着され、半導体素子13Bはアイランド11Bに固着されている。アイランド11Aとアイランド11Bは吊りリード27によって一体に形成されている。
また、半導体素子13Aと半導体素子13Bの電極間を電気的に接続するために配線25が形成されている。配線25の一端は金属細線14A1によって半導体素子13Aと電気的に接続されており、他端は金属細線14A2によって半導体素子13Bと電気的に接続されている。配線25の裏面は樹脂17によって金属基板16上に固定されている。
更に、半導体素子13の電極間を電気的に接続するためにブリッジ26が形成されている。ブリッジ26は半導体素子の電極間を電気的に接続する際に、ステッチボンディングによる半導体素子の破損を防止するために設けられる。従って、ブリッジ26はステッチボンディングによって金属細線と接続される。本形態では、ブリッジ26には金属細線14B1および金属細線14B2が接続されており、各金属細線の他端は半導体装置13Aの異なる電極と電気的に接続されている。そして、ブリッジ26の裏面は樹脂17によって金属基板16上に固定されている。当然ではあるが、必要によっては、配線25、ブリッジ26を省略し、ダイレクトに金属細線を接続しても良い。
図3を参照して、半導体装置10Cを説明する。半導体装置10Cの基本的構造は上述した半導体装置10Aと同じであり、金属基板16の裏面に放熱手段29が固着されている。放熱手段29は放熱フィンなどを有しており、放熱性の向上に寄与している。
図4および図5を参照して、本形態の半導体装置の製造方法を説明する。ここでは上述した半導体装置10Aの製造方法について説明する。
図4(A)および図4(B)を参照して、アイランド11およびリード12が設けられたリードフレーム30を用意し、アイランド11の裏面およびリード12の裏面に貼着基板31を貼着する。
リードフレーム30は、銅や金属合金などの導電材料から成る薄い短冊状板をプレス加工またはエッチングによって形成される。そして、リード12は、Z字に加工するため屈曲部18と更に外側に別の屈曲部が設けられる。
貼着基板31は、金属基板16上面に樹脂17が塗布された基板である。金属基板16の材料としては熱伝導性に優れ、且つ平坦性を維持できる金属などが好適である。例えば、銅板やアルミニウム板を採用することができる。本形態では、金属基板16の厚みは0.5mm程度であり、その表面にはBステージ(半硬化)状の樹脂17が設けられたシート状の貼着基板31を採用した。この樹脂17は、例えばエポキシ樹脂であり、熱プレスをすることにより硬化する樹脂である。例えば、温度150度で1時間程度、熱プレスすることにより、樹脂17を完全に硬化させてリードフレーム30の表面に金属基板16を貼着させることができる。本形態の樹脂17の厚みは50μm程度である。
このシート状の貼着基板31は、所望の形状にカットされた後、リードフレーム30の所定の箇所に貼着される。また、樹脂17はBステージ状であるため加工性に優れ、カットによる破損または剥離などが生じない。たとえ、クラックなどが生じても、熱圧着の工程で樹脂17が軟化再溶融するので、にクラックを除去することができる。このことにより、金属基板16とアイランド11およびリード12とを確実に絶縁することができる。
貼着基板31は、リード12に屈曲部18を形成してから貼着される。これは、Bステージの樹脂17であるため、リード12がフラットな状態で貼り付けると、端部19に於いてもリード12が付いてしまうからである。熱圧着のプレスは、夫々のリード12の屈曲部18で囲まれる領域よりも若干小さい凸部で押圧すれば良い。更に、屈曲部18が金属基板19の端部よりも内側に位置するように貼着される。このような構造にすることで、リード12と金属基板16との絶縁を確保することができる。
図5(A)を参照して、アイランド11に半導体素子13を載置し、金属細線14を介してリード12と電気的に接続する。このとき、リード12のボンディングパッド部32は金属基板16によって保持されているので、ワイヤーボンディングを確実に行うことが可能となる。また、配線やブリッジも金属基板16によって支持されているので、ワイヤーボンディングによる剥離や位置ずれを防止することができる。従って、信頼性の高い半導体装置を製造することが可能となる。
図5(B)を参照して、絶縁性樹脂15によって、アイランド11、リード12の一端、半導体素子13、金属細線14が封止する。リード12の他端は絶縁性樹脂15から露出される。また、アイランド11の裏面を絶縁性樹脂15の裏面から露出させることにより、放熱性を向上させている。絶縁性樹脂15によって封止した後、リード12をカットして半導体装置10Aが製造される。
本発明の半導体装置を示す(A)断面図、(B)上面図である。 本発明の半導体装置を示す(A)断面図、(B)上面図である。 本発明の半導体装置を示す図である。 本発明の半導体装置の製造方法を示す(A)上面図、(B)断面図である。 (A)(B)は、本発明の半導体装置の製造方法を示す断面図である。 従来の混成集積回路装置を示す(A)断面図、(B)上面図である。
符号の説明
10A−C 半導体装置
11 アイランド
12 リード
13 半導体素子
14 金属細線
15 絶縁性樹脂
16 金属基板
17 樹脂
18 屈曲部
19 端部
25 配線
26 ブリッジ
27 吊りリード
29 放熱手段
30 リードフレーム
31 貼着基板

Claims (8)

  1. アイランド上に搭載された半導体素子と、
    前記アイランドの近傍にその一端が設けられた複数のリードと、
    前記半導体素子の電極と前記リードとを電気的に接続する金属細線と、
    前記アイランドと前記リードの裏面に貼着された金属基板と、
    前記アイランド、前記リード、前記半導体素子、前記金属細線および前記金属基板を一体に封止する絶縁性樹脂とを具備し、前記金属基板とリードは、樹脂シートを用いて貼着されることを特徴とする半導体装置。
  2. 前記樹脂シートは、Bステージの樹脂シートまたは両面テープであることを特徴とする請求項1記載の半導体装置。
  3. 前記リードは前記半導体素子の搭載面側に屈曲する屈曲部が設けられており、前記屈曲部は前記金属基板の端部よりも内側に位置することを特徴とする請求項1記載の半導体装置。
  4. 前記リードには金属細線を用いて前記半導体素子の電極同士を電気的に接続するブリッジが含まれることを特徴とする請求項1記載の半導体装置。
  5. 前記半導体素子は複数個搭載され、前記リードには前記半導体素子間を電気的に接続する配線が含まれることを特徴とする請求項1記載の半導体装置。
  6. 前記金属基板の裏面は前記絶縁性樹脂から露出することを特徴とする請求項1記載の半導体装置。
  7. アイランドおよび複数のリードの裏面に金属基板を貼着する工程と、
    前記アイランド上に半導体素子を固着する工程と、
    前記半導体素子と前記リードとを金属細線を介して電気的に接続する工程と、
    前記アイランド、前記リード、前記半導体素子、前記金属細線および前記金属基板を絶縁性樹脂にて封止する工程とを具備し、前記金属基板の表面にはBステージ樹脂が塗布され、前記Bステージ樹脂が硬化することにより前記金属基板が貼着されることを特徴とする半導体装置の製造方法。
  8. 前記リードには前記半導体素子の搭載面側に屈曲する屈曲部を形成し、前記屈曲部が前記金属基板の端部よりも内側に位置するように、前記金属基板が貼着されることを特徴とする請求項6記載の半導体装置の製造方法。

JP2005100549A 2005-03-31 2005-03-31 半導体装置およびその製造方法 Withdrawn JP2006286679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005100549A JP2006286679A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005100549A JP2006286679A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006286679A true JP2006286679A (ja) 2006-10-19

Family

ID=37408300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005100549A Withdrawn JP2006286679A (ja) 2005-03-31 2005-03-31 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006286679A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
JP2009212269A (ja) * 2008-03-04 2009-09-17 Denso Corp モールドパッケージおよびその製造方法
US11430707B2 (en) 2018-09-19 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008198921A (ja) * 2007-02-15 2008-08-28 Matsushita Electric Ind Co Ltd モジュール部品及びその製造方法
JP2009212269A (ja) * 2008-03-04 2009-09-17 Denso Corp モールドパッケージおよびその製造方法
US11430707B2 (en) 2018-09-19 2022-08-30 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP2671922B2 (ja) 半導体パッケージ
JP3238004B2 (ja) 半導体装置の製造方法
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP2007305671A (ja) リードフレーム及びそれを用いた半導体装置
JP2008021819A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JP5169964B2 (ja) モールドパッケージの実装構造および実装方法
JPH09129811A (ja) 樹脂封止型半導体装置
JP2009010213A (ja) 混成集積回路装置
JP2586835B2 (ja) 半導体集積回路
CN101419957B (zh) 半导体器件及其制造方法
JP2009206406A (ja) パワー半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP2006286679A (ja) 半導体装置およびその製造方法
JPH0719876B2 (ja) 半導体装置
JP2009010208A (ja) 複合リードフレーム及びこの複合リードフレームを用いた半導体装置
JP2017028131A (ja) パッケージ実装体
JPS63190363A (ja) パワ−パツケ−ジ
JP2007042848A (ja) 配線基板、電気素子装置並びに複合基板
JP2007150044A (ja) 半導体装置
JP2007201251A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP4881369B2 (ja) 半導体装置の製造方法
JP3714808B2 (ja) 半導体装置
JP2968704B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090706