JP2009212269A - モールドパッケージおよびその製造方法 - Google Patents

モールドパッケージおよびその製造方法 Download PDF

Info

Publication number
JP2009212269A
JP2009212269A JP2008053035A JP2008053035A JP2009212269A JP 2009212269 A JP2009212269 A JP 2009212269A JP 2008053035 A JP2008053035 A JP 2008053035A JP 2008053035 A JP2008053035 A JP 2008053035A JP 2009212269 A JP2009212269 A JP 2009212269A
Authority
JP
Japan
Prior art keywords
heat sink
insulating layer
lead frames
resin
mold package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008053035A
Other languages
English (en)
Other versions
JP5119981B2 (ja
Inventor
Yasutomi Asai
浅井　　康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008053035A priority Critical patent/JP5119981B2/ja
Publication of JP2009212269A publication Critical patent/JP2009212269A/ja
Application granted granted Critical
Publication of JP5119981B2 publication Critical patent/JP5119981B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ヒートシンク上に絶縁層を介して複数個のリードフレームを搭載したものを、樹脂で封止してなるモールドパッケージにおいて、リードフレーム間にて絶縁層と樹脂との接触を抑制して樹脂の密着性を高める。
【解決手段】ヒートシンク１０の一面上に、絶縁層３０を介して、分離した複数個のリードフレーム２１、２２を平面的に配置して搭載するとともに、ヒートシンク１０の一面上に位置する個々のリードフレーム２１、２２を樹脂４０で封止してなるモールドパッケージにおいて、ヒートシンク１０の一面上にて個々のリードフレーム２１、２２の間では、絶縁層３０が除去されることにより、樹脂４０がヒートシンク１０の一面に直接接触した状態となっている。
【選択図】図１

Description

本発明は、ヒートシンク上に絶縁層を介して複数個のリードフレームを搭載したものを、樹脂で封止してなるモールドパッケージ、および、そのようなモールドパッケージの製造方法に関する。
従来より、この種のモールドパッケージとしては、ヒートシンクの一面上に、分離した複数個のリードフレームを平面的に配置して搭載するとともに、ヒートシンクと個々のリードフレームとの間に電気的に絶縁性を有する絶縁層を介在させ、ヒートシンクの一面上に位置する個々のリードフレームを樹脂で封止してなるものが提案されている（たとえば、特許文献１参照）。
ここで、従来では絶縁層は、個々のリードフレームの配置領域の全域をカバーする１層のものであり、特許文献１ではＢステージ樹脂よりなる層を、絶縁層として介在させている。
特開２００６−２８６６７９号公報
しかしながら、従来では、１枚の絶縁層が個々のリードフレームの配置領域の全域をカバーするため、ヒートシンクの一面上にて隣り合う個々のリードフレームの間も、絶縁層で被覆され、その結果、当該間では、絶縁層と樹脂とが密着する形となる。
この場合において、絶縁層と樹脂との密着力がなければ、絶縁層と樹脂とがはがれやすくなるため、樹脂と密着力の高い絶縁層である必要があり、絶縁層の材料の選択に制約が大きかった。特に、ヒートシンクとリードフレームとの熱膨張率の差により発生する熱応力を低減するため、絶縁層には、低温から高温にかけて弾性率の低いシリコーン系樹脂が望ましいが、封止材であるエポキシ樹脂とは密着性がない。
本発明は、上記問題に鑑みてなされたものであり、ヒートシンク上に絶縁層を介して複数個のリードフレームを搭載したものを、樹脂で封止してなるモールドパッケージにおいて、リードフレーム間にて絶縁層と樹脂との接触を抑制して樹脂の密着性を高めることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、ヒートシンク（１０）の一面上に、絶縁層（３０）を介して、分離した複数個のリードフレーム（２１、２２）を平面的に配置して搭載するとともに、ヒートシンク（１０）の一面上に位置する個々のリードフレーム（２１、２２）を樹脂（４０）で封止してなるモールドパッケージにおいて、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）の間では、絶縁層（３０）が除去されることにより、樹脂（４０）がヒートシンク（１０）の一面に直接接触した状態となっていることを特徴とする。
それによれば、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）の間では、絶縁層（３０）に比べて通常は樹脂（４０）との密着性が大きいヒートシンク（１０）の一面と、当該樹脂（４０）とが直接接触した状態であるから、リードフレーム（２１、２２）間にて絶縁層（３０）と樹脂（４０）との接触を抑制して樹脂（４０）の密着性を高めることが可能となる。
ここで、請求項２に記載の発明のように、ヒートシンク（１０）の一面上にて隣り合うリードフレーム（２１、２２）の下に位置する絶縁層（３０）同士は、分離されているものにできる。
また、請求項３に記載の発明のように、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）の間では、絶縁層（３０）の一部が残されており、この残された絶縁層（３０）の部分にて、ヒートシンク（１０）の一面上にて隣り合うリードフレーム（２１、２２）の下に位置する絶縁層（３０）同士は、連結されているものとしてもよい。
それによれば、個々のリードフレーム（２１、２２）に対応して分離された絶縁層（３０）同士が連結されるため、製造時などに個々の絶縁層（３０）がばらばらになりにくく、取り扱い性に優れる。
また、請求項４に記載の発明では、個々のリードフレーム（２１、２２）におけるヒートシンク（１０）の一面に対向する面の外周端部は、ヒートシンク（１０）の一面から離れており、このリードフレーム（２１、２２）における面の離れた部位の形状に倣って、個々のリードフレーム（２１、２２）の下に位置する絶縁層（３０）の外周端部も、ヒートシンク（１０）の一面から離れていることを特徴とする。
それによれば、個々のリードフレーム（２１、２２）の下に位置する絶縁層（３０）の外周端部が、ヒートシンク（１０）の一面に接している場合に比べて、隣り合うリードフレーム（２１、２２）の間の電気的な絶縁距離を長くすることが可能となる。
また、請求項５に記載の発明では、ヒートシンク（１０）の一面のうち個々のリードフレーム（２１、２２）の下に位置する絶縁層（３０）の外周端部に対向する部位は、当該絶縁層（３０）の外周端部から離れる方向に凹んでいることを特徴とする。
この場合も、個々のリードフレーム（２１、２２）の下に位置する絶縁層（３０）の外周端部が、ヒートシンク（１０）の一面に接している場合に比べて、隣り合うリードフレーム（２１、２２）の間の電気的な絶縁距離を長くすることが可能となる。
また、請求項６以降の発明は、請求項１に記載のモールドパッケージを製造する製造方法として創出されたものである。
請求項６に記載の製造方法では、複数個のリードフレーム（２１、２２）となるリードフレーム素材（２０）の一面に絶縁層（３０）を形成し、次に、リードフレーム素材（２０）を絶縁層（３０）とともに分割することにより、リードフレーム素材（２０）および絶縁層（３０）を、複数個のリードフレーム（２１、２２）の単位に分離し、続いて、個々のリードフレーム（２１、２２）を、絶縁層（３０）を介してヒートシンク（１０）の一面に搭載し、しかる後、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）を樹脂（４０）で封止することを特徴とする。
請求項７に記載の製造方法では、複数個のリードフレーム（２１、２２）となるリードフレーム素材（２０）の一面に、絶縁層（３０）を複数個のリードフレーム（２１、２２）の配置パターンにて形成し、次に、リードフレーム素材（２０）を分割することにより、複数個のリードフレーム（２１、２２）の単位に分離し、続いて、個々のリードフレーム（２１、２２）を、絶縁層（３０）を介してヒートシンク（１０）の一面に搭載し、しかる後、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）を樹脂（４０）で封止することを特徴とする。
請求項８に記載の製造方法では、リードフレーム素材（２０）を分割して複数個のリードフレーム（２１、２２）を形成し、個々のリードフレーム（２１、２２）の一面に絶縁層（３０）を形成するとともに、絶縁層（３０）は隣り合うリードフレーム（２１、２２）の間で分離した状態となるようにし、続いて、個々のリードフレーム（２１、２２）を、絶縁層（３０）を介してヒートシンク（１０）の一面に搭載し、しかる後、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）を樹脂（４０）で封止することを特徴とする。
請求項９に記載の製造方法では、リードフレーム素材（２０）を分割して複数個のリードフレーム（２１、２２）を形成し、ヒートシンク（１０）の一面に、絶縁層（３０）を複数個のリードフレーム（２１、２２）の配置パターンにて形成し、続いて、個々のリードフレーム（２１、２２）を、絶縁層（３０）を介してヒートシンク（１０）の一面に搭載し、しかる後、ヒートシンク（１０）の一面上にて個々のリードフレーム（２１、２２）を樹脂（４０）で封止することを特徴とする。
これらの請求項６〜請求項９に記載の製造方法によれば、請求項１のモールドパッケージを適切に製造できる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係るモールドパッケージＳ１の概略断面構成を示す図である。
本モールドパッケージＳ１は、大きくは、ヒートシンク１０の一面上に、分離した複数個のリードフレーム２１、２２を平面的に配置して搭載するとともに、ヒートシンク１０と個々のリードフレーム２１、２２との間に電気的に絶縁性を有する絶縁層３０を介在させ、ヒートシンク１０の一面上に位置する個々のリードフレーム２１、２２を樹脂４０で封止してなるものである。
つまり、本モールドパッケージＳ１は、上記特許文献１に記載のモールドパッケージと同様の基本構成を有し、絶縁層３０に改良を加えたものであり、絶縁層３０以外の各部の平面構成は、上記特許文献１と同様のものにできる。
ヒートシンク１０は、ＣｕやＦｅなどの金属よりなるものである。ヒートシンク１０は通常のものと同様、板状をなし、放熱板として構成されるが、たとえば平面四角形をなすものである。
リードフレーム２１、２２は、一般的なリードフレーム材料よりなり、複数個の板状のものが、ヒートシンク１０の一面（図１の上面）上に、分離して平面的に配置されている。ここでは、リードフレーム２１、２２はＣｕよりなる板材であり、その厚みはたとえば０．２５ｍｍ程度である。
そして、この板材は、エッチングやプレスなどにより、一般のリードフレームと同様に、アイランド部２１とリード部２２とにパターニングされ、これら分離したアイランド部２１およびリード部２２が複数個のリードフレーム２１、２２として構成されている。
また、部品搭載部であるアイランド部２１の上には、はんだ、導電性接着剤などよりなるダイマウント材５０ａを介して、電子部品５０、５０が搭載されている。電子部品５０としては、表面実装部品であれば特に限定されるものではないが、ここでは、ヒートシンク１０による放熱が必要なものとして、アナログＩＣやＭＯＳトランジスタなどの駆動時に発熱する発熱素子があげられる。
また、アイランド部２１上の電子部品５０とリード部２２とは、ＡｕやＡｌよりなるボンディングワイヤ６０によって結線されて電気的に接続されている。そして、これらヒートシンク１０、各電子部品５０、ボンディングワイヤ６０、リードフレーム２１、２２は樹脂４０により封止されている。
この樹脂４０は、電子装置の分野で一般的に用いられるエポキシ樹脂などよりなるモールド材料であり、トランスファーモールド法により形成されるものである。ここで、リード部２２の一部は、アウターリードとして樹脂４０から突出しており、このアウターリードを介して、モールドパッケージＳ１と外部との電気的な接続がなされるようになっている。
また、ヒートシンク１０においてリードフレーム２１、２２が搭載されている一面とは反対側の面である他面は、樹脂４０から露出している。これにより、アイランド部２１上の電子部品５０から発生する熱は、絶縁層３０、ヒートシンク１０を介して当該ヒートシンク１０の他面から外部へ逃がされるようになっている。
ここにおいて、本モールドパッケージＳ１においては、ヒートシンク１０の一面上にて分離した個々のリードフレーム２１、２２の間では、絶縁層３０が除去されている。つまり、ヒートシンク１０の一面上にて隣り合うリードフレーム２１の下に位置する絶縁層３０同士は、互いに分離して配置されている。
このように、ヒートシンク１０の一面上にて個々のリードフレーム２１、２２の間で絶縁層３０が除去されることにより、樹脂４０の封止前の状態では当該リードフレーム間にてヒートシンク１０が露出した状態となる。そのため、樹脂４０の封止後の状態すなわち本モールドパッケージＳ１では、この露出するヒートシンク１０の一面と樹脂４０とが直接接触した状態で、樹脂４０による封止が行われている。
具体的には、本実施形態における各絶縁層３０の平面形状は、ヒートシンク１０の一面上に各リードフレーム２１、２２を搭載したときに、各リードフレーム２１、２２をヒートシンク１０の一面上に投影した領域と実質的に同一である。
言い換えれば、絶縁層３０は、ヒートシンク１０の一面と各リードフレーム２１、２２とが重なる領域に配置され、ヒートシンク１０の一面のうちリードフレーム２１、２２以外の部位には、設けられていない。
絶縁層３０の材質としては、シリコーン樹脂を主とした樹脂系皮膜でもよいし、エポキシ樹脂などでもよい。樹脂系皮膜の場合、シート状に成形されたものを貼り付けたり、塗布などにより、絶縁層３０を形成する。
また、絶縁層３０としては、ＡＤ（エアロゾルデポジション）法、ＣＶＤ法などの工法により形成された無機絶縁膜でもよい。この場合の絶縁膜としては、ＳｉＯ2、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＳｉＣＮ、ＳｉＣなどがあげられる。
絶縁層３０の材質、ヒートシンク１０やリードフレーム２１、２２と絶縁層３０との接着方法などについて、さらに述べる。絶縁層３０を構成する樹脂としては、熱可塑性樹脂や熱硬化性樹脂があげられる。
熱可塑性樹脂としては、主材がポリアミドイミド、ポリイミドなどよりなるものが挙げられ、熱硬化性樹脂としては、主材がエポキシ、シリコーンなどよりなるものが挙げられる。必要に応じて、これら樹脂には、絶縁層３０の熱伝導性を確保するために、酸化ケイ素、アルミナ、窒化ホウ素、窒化アルミニウムなどのフィラーが公知の比率にて添加されていてもよい。
具体的に、絶縁層３０がシート状の熱可塑性樹脂よりなる場合、熱可塑性を利用し、熱圧着することでリードフレーム２１、２２またはヒートシンク１０の一面に対して接着する。その後は、リードフレーム２１、２２とヒートシンク１０で絶縁層３０を挟み込んで熱圧着させれば、リードフレームとヒートシンクとが接着される。なお、ポリイミドを例にとると、熱圧着はたとえば温度２５０℃、圧力０．５ＭＰａ程度で行う。この場合、たとえば絶縁層３０の厚みは３０μｍ〜２００μｍ程度である。
また、絶縁層３０がシート状の熱硬化性樹脂よりなる場合、Ｂステージの状態（半硬化状態）で、リードフレーム２１、２２およびヒートシンク１０の一方に貼り付け、その後、両部材１０、２１、２２で絶縁層３０を挟み込んで熱圧着させれば、絶縁層３０が硬化し、リードフレームとヒートシンクとが接着される。この場合、たとえば絶縁層３０の厚みは３０μｍ〜２００μｍ程度である。
また、絶縁層３０が、シート状の熱硬化性樹脂よりなるが粘着性の無いシートである場合には、ヒートシンク１０とリードフレーム２１、２２との間に絶縁層３０を挟み、これをかしめなどで固定した状態で樹脂封止を行えば、樹脂４０によりリードフレームとヒートシンクとが固着される。この場合、たとえば絶縁層３０の厚みは３０μｍ〜２００μｍ程度である。
また、熱硬化性樹脂よりなる絶縁層３０を塗布して形成する場合、ペースト状態で印刷、スタンピング、ディスペンスなどによってリードフレーム２１、２２およびヒートシンク１０の一方に塗布し、その後、両部材１０、２１、２２でペースト状の絶縁層３０を挟み込んで熱圧着させれば、絶縁層３０が硬化し、リードフレームとヒートシンクとが接着される。この場合、たとえば絶縁層３０の厚みは６０μｍ〜２００μｍ程度である。
また、絶縁層３０がアルミナ、酸化ケイ素、シアン化珪素などを主材とする無機薄膜の場合には、ＡＤ法、ＣＶＤ法あるいはスプレー塗布後に焼成する方法などによってリードフレーム２１、２２およびヒートシンク１０の一方に、絶縁層３０を形成する。
さらに、この無機薄膜の場合、絶縁層３０に粘着性がないため、ヒートシンク１０とリードフレーム２１、２２との間に絶縁層３０を挟んだ状態とし、更にこれをかしめなどで固定した状態で樹脂封止を行えば、樹脂４０によりリードフレームとヒートシンクとが固着される。
この無機薄膜の場合、たとえば絶縁層３０の厚みは１μｍ〜４０μｍ、好ましくは、１０〜２０μｍ程度である。これは、あまり薄いと、絶縁性が低いが、厚すぎると、皮膜応力が大きくなり、絶縁層３０にクラックが入り、結果、絶縁性が低下するためである。
次に、本実施形態のモールドパッケージＳ１の製造方法について述べる。まず、図２、図３を参照して、第１の製造方法を述べる。図２、図３は、本実施形態に係るモールドパッケージＳ１の第１の製造方法を示す工程図である。
まず、図２（ａ）に示されるように、複数個のリードフレーム２１、２２となるリードフレーム素材２０の一面に絶縁層３０を形成する。リードフレーム素材２０は、上記したアイランド部２１やリード部２２がパターニングされる前の板状素材である。
また、絶縁層３０は、リードフレーム素材２０の一面のうち複数個のリードフレーム２１、２２となる領域の全体に連続して形成される。この絶縁層３０の形成は、上述の樹脂や無機材料を用いた方法により行われる。
次に、図２（ｂ）に示されるように、リードフレーム素材２０を絶縁層３０とともに分割することにより、リードフレーム素材２０および絶縁層３０を、複数個のリードフレーム２１、２２の単位に分離する。この分割は、一般的なプレスやエッチングなどにより行えばよい。
プレスの場合には、リードフレーム素材２０を絶縁層３０とともに打ち抜く。それにより、アイランド部２１、リード部２２が形成される。また、このとき、必要に応じてリードフレーム２１、２２に対してディプレス、コイニングなどの加工を実施してもよい。なお、この第１の製造方法および後述の第２〜第４の製造方法において、ディプレスは、リードフレーム素材２０の分割前でもよいし、リードフレーム２１、２２をヒートシンク１０に接着した後でもよい。
エッチングの場合には、リードフレーム素材２０と絶縁層３０とでエッチング方法が異なるが、その場合、リードフレーム素材２０をエッチングしてアイランド部２１、リード部２２の形状にパターニングした後、別途、フォトリソグラフ工法などにより絶縁層３０をエッチングする。
続いて、図２（ｃ）に示されるように、個々のリードフレーム２１、２２を、絶縁層３０を介してヒートシンク１０の一面に搭載する。このとき、上述したように、場合に応じて熱圧着やかしめなどを行うことにより、リードフレーム２１、２２とヒートシンク１０との間に絶縁層３０を挟み込んだ状態で、両者２１、２２、３０を固定する。
特に限定するものではないが、ここでは、リードフレーム２１、２２をヒートシンク１０へ搭載する前に、リードフレーム２１、２２の表面にＮｉめっき、Ｐｄめっき、続いてＡｕめっきを形成する。なお、これらのめっきは、絶縁層３０の形成前のリードフレーム素材２０に対して行ってもよい。
これも限定するものではないが、ヒートシンク１０を鉄製のものとした場合には、予め表面にＮｉめっきを施すことが好ましい。このヒートシンク１０の表面処理は、防錆のためと樹脂４０との密着を確保するために実施するものであり、粗化されためっきでもよいし、鉄表面をエッチングにて粗化した後に、Ｎｉなどのめっきをしてもよい。
次に、図２（ｄ）に示されるように、アイランド部２１の上に電子部品５０を、はんだ付けなどによって搭載する。はんだ付けとしては、たとえば、はんだペーストを使用したはんだリフロー法などが挙げられる。もちろん電子部品５０の搭載は導電性接着剤で行ってもよい。
そして、図３（ａ）に示されるように、Ａｌワイヤボンディング、Ａｕワイヤボンディングなどにより、ボンディングワイヤ６０によって、電子部品５０とリード部２２とを結線する。
その後、図３（ｂ）に示されるように、ヒートシンク１０の一面上にて個々のリードフレーム２１、２２、電子部品５０、ボンディングワイヤ６０を樹脂４０で封止する。この樹脂封止は、トランスファーモールド法やポッティングなどにより行える。
これにより、個々のリードフレーム２１、２２の間で露出するヒートシンク１０の一面上にも、樹脂４０が供給され、当該一面に接触した状態で樹脂４０による封止が行われる。その後は、図３（ｃ）に示されるように、樹脂バリ取り、タイバーカット、リードフォーミングなどを行えば、本モールドパッケージＳ１が完成する。以上が第１の製造方法である。
次に、本実施形態のモールドパッケージＳ１の第２の製造方法について、図４を参照して述べる。図４は、この第２の製造方法を示す工程図である。
まず、図４（ａ）に示されるように、上記同様のリードフレーム素材２０の一面に、絶縁層３０を複数個のリードフレーム２１、２２の配置パターンにて形成する。つまり、最終的なモールドパッケージＳ１における形状にて各絶縁層３０を形成する。
ここで、シート状の絶縁層３０の場合は、複数個の絶縁層３０をそれぞれの位置に貼り付ける。塗布やＡＤ法などの成膜法で形成される絶縁層３０の場合は、たとえば印刷やフォトリソグラフなどにより、各絶縁層３０を選択的に配置すればよい。
次に、図４（ｂ）に示されるように、リードフレーム素材２０を分割することにより、リードフレーム素材２０を複数個のリードフレーム２１、２２の単位に分離する。この分割は、上記第１の製造方法と同様に、プレスやエッチングなどにより行う。また、この場合も、必要に応じてディプレス、コイニングなどの加工を実施してもよい。
続いて、図４（ｃ）に示されるように、個々のリードフレーム２１、２２を、絶縁層３０を介してヒートシンク１０の一面に搭載する。ここで、ヒートシンク１０とリードフレーム２１、２２の固定方法は上記第１の製造方法と同様である。
その後は、上記第１の製造方法と同様に、電子部品５０の搭載、ワイヤボンディング、樹脂封止、樹脂バリ取り、タイバーカット、リードフォーミングなどを行えば、本モールドパッケージＳ１が完成する。以上が第２の製造方法である。
次に、本実施形態のモールドパッケージＳ１の第３の製造方法について、図５を参照して述べる。図５は、この第３の製造方法を示す工程図である。まず、図５（ａ）に示されるように、上記同様のリードフレーム素材２０を、プレスやエッチングなどにより分割して複数個のリードフレーム２１、２２を形成する。
次に、図５（ｂ）に示されるように、個々のリードフレーム２１、２２の一面に絶縁層３０を複数個のリードフレーム２１、２２の配置パターンにて形成する。つまり、絶縁層３０が隣り合うリードフレーム２１、２２の間で分離した状態となるように、絶縁層３０の形成を行う。各絶縁層３０の形成方法は、上記第２の製造方法と同様である。
続いて、図５（ｃ）に示されるように、上記第１の製造方法と同様にして、個々のリードフレーム２１、２２を、絶縁層３０を介してヒートシンク１０の一面に搭載する。その後は、上記第１の製造方法と同様に、電子部品５０の搭載、ワイヤボンディング、樹脂封止、樹脂バリ取り、タイバーカット、リードフォーミングなどを行えば、本モールドパッケージＳ１が完成する。以上が第３の製造方法である。
次に、本実施形態のモールドパッケージＳ１の第４の製造方法について、図６を参照して述べる。図６は、この第４の製造方法を示す工程図である。まず、図６（ａ）に示されるように、上記同様のリードフレーム素材２０を、プレスやエッチングなどにより分割して複数個のリードフレーム２１、２２を形成する。
次に、図６（ｂ）に示されるように、ヒートシンク１０の一面に、絶縁層３０を複数個のリードフレーム２１、２２の配置パターンにて形成する。各絶縁層３０の形成方法は、リードフレーム２１、２２とヒートシンク１０との相違はあるものの、上記第２の製造方法と同様である。
続いて、図６（ｃ）に示されるように、上記第１の製造方法と同様にして、個々のリードフレーム２１、２２を、絶縁層３０を介してヒートシンク１０の一面に搭載する。その後は、上記第１の製造方法と同様の工程を行えば、本モールドパッケージＳ１が完成する。以上が第４の製造方法である。このように、上記した第１〜第４の各製造方法により、本実施形態のモールドパッケージＳ１を適切に製造できる。
ところで、本実施形態のモールドパッケージＳ１によれば、ヒートシンク１０の一面上にて個々のリードフレーム２１、２２の間では、絶縁層３０が分離されている。それにより、本実施形態では、個々のリードフレーム２１、２２の間では、従来のように絶縁層と樹脂とが接触するものではなく、ヒートシンク１０の一面と樹脂４０とが直接接触した状態となっている。
そして、ヒートシンク１０は、金属などよりなり、通常は絶縁層３０に比べて樹脂４０との密着性が高いものであるため、本実施形態では、従来に比べて、リードフレーム２１、２２の間で樹脂４０の密着性が向上する。このように、本実施形態によれば、リードフレーム２１、２２間にて絶縁層３０と樹脂４０との接触を抑制して樹脂４０の密着性を高めることが可能となる。
（第２実施形態）
図７は、本発明の第２実施形態に係るモールドパッケージの要部を示す概略平面図である。この平面は、ヒートシンク１０の一面上から見たものである。
本実施形態では、図７に示されるように、ヒートシンク１０の一面上にて個々のリードフレーム２１、２２の間では、絶縁層３０の一部が残されている。そして、この残された絶縁層３０の部分にて、ヒートシンク１０の一面上にて隣り合うリードフレーム２１、２２の下に位置する絶縁層３０同士は、連結されている。
図７では、リードフレーム２１、２２の下に位置する絶縁層３０は示されないが、その平面形状は、個々のリードフレーム２１、２２の平面形状と実質同様である。そして、リードフレーム間には、細い絶縁層３０の部分が設けられることにより、各リードフレーム２１、２２の下の絶縁層３０は、一体に連結されている。
このような絶縁層３０は、上記したシート成形されたものをプレスやエッチングなどでパターニングしたものである。この絶縁層３０によれば、個々のリードフレーム２１、２２に対応して分離された絶縁層３０同士が連結されるため、製造時などに個々の絶縁層３０がばらばらになりにくい。
つまり、本実施形態によれば、パターニングされたシート状の絶縁層３０を貼り付ける場合、つまり上記した第２〜第４の製造方法に用いた場合に、取り扱い性に優れるなどの効果が発揮される。
なお、隣り合うリードフレーム２１、２２の下に位置する絶縁層３０同士は、本実施形態のように、残された絶縁層３０の部分にて連結されていてもよいし、リードフレーム２１、２２間では完全に絶縁層３０を除去することで、当該絶縁層３０同士は、完全に分離されていてもよい。
（第３実施形態）
図８は、上記図１に示したモールドパッケージＳ１における隣り合うアイランド部２１の間およびその周辺部を拡大して示す概略断面図である。図８では、隣り合う左右のアイランド部２１、２１の下に位置する絶縁層３０の外周端部が、ヒートシンク１０の一面に接している。
ここで、各絶縁層３０は実質同一厚さＬ１であり、また、ヒートシンク１０は通常金属であり導電体である。そのため、左右のアイランド部２１、２１の電気的な絶縁距離は、左右の絶縁層３０、３０の厚さ（Ｌ１＋Ｌ１）、つまり絶縁層３０の厚さＬ１の２倍でとなる。
上記従来技術に示したように、従来のこの種のモールドパッケージでは、１枚の絶縁層が個々のリードフレームの配置領域の全域をカバーしており、ヒートシンクの一面上にて隣り合う個々のリードフレームの間も、絶縁層で被覆されていた。そのため、従来の上記絶縁距離は、隣り合うリードフレーム間の距離に実質相当する。
これに対して、上記実施形態における上記絶縁距離は、上述の如く、絶縁層３０の厚さＬ１の２倍であるが、この距離は隣り合うアイランド部間の距離よりも通常短い。すなわち、上記実施形態における上記絶縁距離は、従来に比べて、通常短いものとなりがちである。
つまり、上記実施形態では、各リードフレーム２１、２２について絶縁層３０を分離させた構成を採用したが故に、隣り合うリードフレーム間の電気的な絶縁性が不十分となる可能性もある。このような新規な課題について本発明者が行った検討に基づき、この絶縁性を改良する点で、さらに工夫を加えたものが、本発明の第３実施形態である。
図９（ａ）は、本発明の第３実施形態に係るモールドパッケージの要部の概略断面構成を示す図であり、図９（ｂ）は、（ａ）中の隣り合うアイランド部２１、２１の間およびその周辺部の拡大図である。
図９に示されるように、個々のアイランド部２１、２１におけるヒートシンク１０の一面に対向する面（以下、この面をヒートシンク対向面という）の外周端部は、ヒートシンク１０の一面から離れている。
そして、このアイランド部２１におけるヒートシンク対向面の離れた部位の形状に倣って、個々のアイランド部２１の下に位置する絶縁層３０の外周端部も、ヒートシンク１０の一面から離れている。
つまり、アイランド部２１におけるヒートシンク対向面の外周端部がヒートシンク１０から離れる方向に曲がっており、当該ヒートシンク対向面の当該曲がった部位である外周端部に、絶縁層３０も貼り付くことで、絶縁層３０の外周端部がヒートシンク１０の一面から離れたものとなっている。
ここでは、図９に示されるように、アイランド部２１におけるヒートシンク対向面の外周端部は、当該ヒートシンク対向面の中央部側から当該外周端部に向かって、ヒートシンク１０の一面との距離が大きくなるように傾斜している。そして、この傾斜面に貼り付いた絶縁層３０の外周端部も、当該傾斜面の傾斜形状に倣ってヒートシンク１０の一面から離れている。
このようなアイランド部２１のヒートシンク対向面の外周端部を傾斜させることは、プレス加工や曲げ加工などでアイランド部２１の端部近傍を反らせることにより、容易に行える。また、これらの加工は、リードフレーム２１、２２または上記リードフレーム素材に絶縁層３０を取り付ける前でもよいし、取り付け後でもよい。
また、図９に示されるように、このヒートシンク１０の一面から離れている絶縁層３０の外周端部と、ヒートシンク１０の一面との間には、樹脂４０が入り込んでいる。これにより、本実施形態では、左右のアイランド部２１、２１の電気的な絶縁距離は、図９（ｂ）中の２本の長さＬ２である両矢印に示される長さ（２×Ｌ２）となる。
ここで、１つの長さＬ２は、絶縁層３０の厚さに、絶縁層３０の外周端部においてヒートシンク１０の一面から離れている部位の幅が、加算されたものである。つまり、本実施形態では、上記図８に比べて、上記絶縁距離を大幅に長くしたものにできる。
なお、図９では、隣り合うリードフレーム２１、２２のうち隣り合うアイランド部２１間の構成を示しているが、隣り合うアイランド部２１とリード部２２間、および、隣り合うリード部２２、２２間の構成も同様である。
つまり、本実施形態においては、個々のリードフレーム２１、２２におけるヒートシンク対向面の外周端部は、ヒートシンク１０の一面から離れており、このリードフレーム２１、２２におけるヒートシンク対向面の離れた部位の形状に倣って、個々のリードフレーム２１、２２の下に位置する絶縁層３０の外周端部も、ヒートシンク１０の一面から離れている。
このように、本実施形態によれば、各リードフレーム２１、２２について絶縁層３０を分離させた構成を前提とした上で、さらに、隣り合うリードフレーム２１、２２間の電気的な絶縁距離を長くして、当該間の電気絶縁性の向上を可能としたモールドパッケージが提供される。
（第４実施形態）
図１０は、本発明の第４実施形態に係るモールドパッケージの要部の概略断面構成を示す図である。本実施形態は、上記第４実施形態と同様の技術思想に基づくものであるが、一部変形したものである。この変形部分を中心に述べる。
図１０に示されるように、本実施形態においても、個々のアイランド部２１、２１におけるヒートシンク対向面の外周端部は、ヒートシンク１０の一面から離れており、それによる作用効果は、上記第３実施形態と同様である。
ここで、上記第３実施形態では、このヒートシンク対向面の離れた部位は、アイランド部２１を反らせることで行ったが、本実施形態では、アイランド部２１のヒートシンク対向面側の外周端部を、プレス、エッチングあるいは切削などにより、テーパ状に傾斜した面に加工することで形成している。
なお、図１０では、隣り合うリードフレーム２１、２２のうち隣り合うアイランド部２１間の構成を示しているが、隣り合うアイランド部２１とリード部２２間、および、隣り合うリード部２２、２２間の構成も、図１０と同様である。
（第５実施形態）
図１１は、本発明の第５実施形態に係るモールドパッケージの要部の概略断面構成を示す図である。
本実施形態も、各リードフレーム２１、２２について絶縁層３０を分離させた構成を前提とした上で、さらに、隣り合うリードフレーム２１、２２間の電気的な絶縁距離を長くして、当該間の電気絶縁性の向上を図るものである。
本実施形態では、図１１に示されるように、ヒートシンク１０の一面のうち個々のアイランド部２１の下に位置する絶縁層３０の外周端部に対向する部位は、当該絶縁層３０の外周端部から離れる方向に凹んでいる。
このヒートシンク１０の一面の凹んだ部分、すなわち凹部１１は、プレス、切削あるいはエッチングなどにより容易に形成可能である。つまり、本実施形態では、アイランド部２１側の加工ではなく、ヒートシンク１０側を加工することにより、絶縁層３０の外周端部をヒートシンク１０の一面から離れたものとしている。
なお、図１１では、隣り合うアイランド部２１間の構成を代表して示しているが、隣り合うアイランド部２１とリード部２２間、および、隣り合うリード部２２、２２間の構成も、図１１と同様である。
つまり、本実施形態では、ヒートシンク１０の一面のうち個々のリードフレーム２１、２２の下に位置する絶縁層３０の外周端部に対向する部位は、当該絶縁層３０の外周端部から離れる方向に凹んでいるものにできる。
この場合も、隣り合うリードフレーム２１、２２間の電気的な絶縁距離は、上記第３実施形態と実質同様なものとなる。すなわち、当該絶縁距離は、絶縁層３０の厚さに、絶縁層３０の外周端部においてヒートシンク１０から離れている部位の幅が、加算されたものとなる。
それゆえ、本実施形態によっても、各リードフレーム２１、２２について絶縁層３０を分離させた構成を前提とした上で、さらに、隣り合うリードフレーム２１、２２間の電気的な絶縁距離を長くして、当該間の電気絶縁性の向上を可能としたモールドパッケージが提供される。
（他の実施形態）
なお、リードフレームは、ヒートシンクの一面上に、分離した複数個のものが平面的に配置されていればよく、その形状、数、配置形態などは、上記実施形態に限定されるものではない。
本発明の第１実施形態に係るモールドパッケージの概略断面図である。 第１実施形態に係るモールドパッケージの第１の製造方法を示す工程図である。 図２に続くモールドパッケージの第１の製造方法を示す工程図である。 第１実施形態に係るモールドパッケージの第２の製造方法を示す工程図である。 第１実施形態に係るモールドパッケージの第３の製造方法を示す工程図である。 第１実施形態に係るモールドパッケージの第４の製造方法を示す工程図である。 本発明の第２実施形態に係るモールドパッケージの要部を示す概略平面図である。 上記図１に示すモールドパッケージにおける隣り合うアイランド部間およびその周辺部を拡大して示す概略断面図である。 （ａ）は本発明の第３実施形態に係るモールドパッケージの要部の概略断面図であり、（ｂ）は（ａ）中の隣り合うアイランド部間およびその周辺部の拡大図である。 本発明の第４実施形態に係るモールドパッケージの要部の概略断面図である。 本発明の第５実施形態に係るモールドパッケージの要部の概略断面図である。
符号の説明
番号１個ずつ 名称の先頭文字合わせる １０〜２０個程度にする
１０ ヒートシンク
２０ リードフレーム素材
２１ リードフレームのアイランド部
２２ リードフレームのリード部
３０ 絶縁層
４０ 樹脂

Claims (9)

  1. ヒートシンク（１０）の一面上に、分離した複数個のリードフレーム（２１、２２）を平面的に配置して搭載するとともに、前記ヒートシンク（１０）と個々の前記リードフレーム（２１、２２）との間に電気的に絶縁性を有する絶縁層（３０）を介在させ、前記ヒートシンク（１０）の一面上に位置する個々の前記リードフレーム（２１、２２）を樹脂（４０）で封止してなるモールドパッケージにおいて、
    前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）の間では、前記絶縁層（３０）が除去されることにより、前記樹脂（４０）が前記ヒートシンク（１０）の一面に直接接触した状態となっていることを特徴とするモールドパッケージ。
  2. 前記ヒートシンク（１０）の一面上にて隣り合う前記リードフレーム（２１、２２）の下に位置する前記絶縁層（３０）同士は、分離されていることを特徴とする請求項１に記載のモールドパッケージ。
  3. 前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）の間では、前記絶縁層（３０）の一部が残されており、
    この残された前記絶縁層（３０）の部分にて、前記ヒートシンク（１０）の一面上にて隣り合う前記リードフレーム（２１、２２）の下に位置する前記絶縁層（３０）同士は、連結されていることを特徴とする請求項１に記載のモールドパッケージ。
  4. 個々の前記リードフレーム（２１、２２）における前記ヒートシンク（１０）の一面に対向する面の外周端部は、前記ヒートシンク（１０）の一面から離れており、
    このリードフレーム（２１、２２）における前記面の離れた部位の形状に倣って、個々の前記リードフレーム（２１、２２）の下に位置する前記絶縁層（３０）の外周端部も、前記ヒートシンク（１０）の一面から離れていることを特徴とする請求項１ないし３のいずれか１つに記載のモールドパッケージ。
  5. 前記ヒートシンク（１０）の一面のうち個々の前記リードフレーム（２１、２２）の下に位置する前記絶縁層（３０）の外周端部に対向する部位は、当該絶縁層（３０）の外周端部から離れる方向に凹んでいることを特徴とする請求項１ないし３のいずれか１つに記載のモールドパッケージ。
  6. 請求項１に記載のモールドパッケージを製造する製造方法であって、
    前記複数個のリードフレーム（２１、２２）となるリードフレーム素材（２０）の一面に前記絶縁層（３０）を形成し、
    次に、前記リードフレーム素材（２０）を前記絶縁層（３０）とともに分割することにより、前記リードフレーム素材（２０）および前記絶縁層（３０）を、前記複数個のリードフレーム（２１、２２）の単位に分離し、
    続いて、個々の前記リードフレーム（２１、２２）を、前記絶縁層（３０）を介して前記ヒートシンク（１０）の一面に搭載し、
    しかる後、前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）を前記樹脂（４０）で封止することを特徴とするモールドパッケージの製造方法。
  7. 請求項１に記載のモールドパッケージを製造する製造方法であって、
    前記複数個のリードフレーム（２１、２２）となるリードフレーム素材（２０）の一面に、前記絶縁層（３０）を前記複数個のリードフレーム（２１、２２）の配置パターンにて形成し、
    次に、前記リードフレーム素材（２０）を分割することにより、前記複数個のリードフレーム（２１、２２）の単位に分離し、
    続いて、個々の前記リードフレーム（２１、２２）を、前記絶縁層（３０）を介して前記ヒートシンク（１０）の一面に搭載し、
    しかる後、前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）を前記樹脂（４０）で封止することを特徴とするモールドパッケージの製造方法。
  8. 請求項１に記載のモールドパッケージを製造する製造方法であって、
    リードフレーム素材（２０）を分割して前記複数個のリードフレーム（２１、２２）を形成し、
    個々の前記リードフレーム（２１、２２）の一面に前記絶縁層（３０）を形成するとともに、前記絶縁層（３０）は隣り合う前記リードフレーム（２１、２２）の間で分離した状態となるようにし、
    続いて、個々の前記リードフレーム（２１、２２）を、前記絶縁層（３０）を介して前記ヒートシンク（１０）の一面に搭載し、
    しかる後、前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）を前記樹脂（４０）で封止することを特徴とするモールドパッケージの製造方法。
  9. 請求項１に記載のモールドパッケージを製造する製造方法であって、
    リードフレーム素材（２０）を分割して前記複数個のリードフレーム（２１、２２）を形成し、
    前記ヒートシンク（１０）の一面に、前記絶縁層（３０）を前記複数個のリードフレーム（２１、２２）の配置パターンにて形成し、
    続いて、個々の前記リードフレーム（２１、２２）を、前記絶縁層（３０）を介して前記ヒートシンク（１０）の一面に搭載し、
    しかる後、前記ヒートシンク（１０）の一面上にて個々の前記リードフレーム（２１、２２）を前記樹脂（４０）で封止することを特徴とするモールドパッケージの製造方法。
JP2008053035A 2008-03-04 2008-03-04 モールドパッケージ Expired - Fee Related JP5119981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008053035A JP5119981B2 (ja) 2008-03-04 2008-03-04 モールドパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008053035A JP5119981B2 (ja) 2008-03-04 2008-03-04 モールドパッケージ

Publications (2)

Publication Number Publication Date
JP2009212269A true JP2009212269A (ja) 2009-09-17
JP5119981B2 JP5119981B2 (ja) 2013-01-16

Family

ID=41185139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008053035A Expired - Fee Related JP5119981B2 (ja) 2008-03-04 2008-03-04 モールドパッケージ

Country Status (1)

Country Link
JP (1) JP5119981B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033813A (ja) * 2010-08-02 2012-02-16 Denso Corp 半導体装置および半導体装置の製造方法
JP2012209469A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 電力用半導体装置
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
US9978662B2 (en) 2013-09-11 2018-05-22 Mitsubishi Electric Corporation Semiconductor device and manufacturing method for same
JP2018088558A (ja) * 2018-03-01 2018-06-07 ローム株式会社 半導体装置
WO2021001924A1 (ja) * 2019-07-02 2021-01-07 三菱電機株式会社 パワーモジュールおよびその製造方法
WO2023053874A1 (ja) * 2021-09-30 2023-04-06 ローム株式会社 半導体装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216976A (en) * 1975-07-30 1977-02-08 Hitachi Ltd Method of manufacturing semiconductor unit
JPS60110145A (ja) * 1983-11-18 1985-06-15 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH0195751U (ja) * 1987-12-17 1989-06-26
JPH04133459A (ja) * 1990-09-26 1992-05-07 Nec Corp リードフレーム
JPH07263487A (ja) * 1994-03-17 1995-10-13 Toshiba Corp 半導体装置の製造方法
JPH0837276A (ja) * 1994-07-25 1996-02-06 Mitsui High Tec Inc 半導体装置用複合リ−ドフレームの製造方法
JPH08130287A (ja) * 1994-11-01 1996-05-21 Mitsui High Tec Inc 集積回路素子搭載用基板
JPH08236679A (ja) * 1995-02-28 1996-09-13 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH08236677A (ja) * 1995-03-01 1996-09-13 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JPH098198A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH09134992A (ja) * 1994-08-30 1997-05-20 Anam Ind Co Inc 半導体リードフレーム
JPH09153587A (ja) * 1995-09-28 1997-06-10 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2002314025A (ja) * 2001-04-17 2002-10-25 Nec Corp 半導体装置の製造方法
JP2006286679A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5216976A (en) * 1975-07-30 1977-02-08 Hitachi Ltd Method of manufacturing semiconductor unit
JPS60110145A (ja) * 1983-11-18 1985-06-15 Matsushita Electronics Corp 樹脂封止型半導体装置
JPH0195751U (ja) * 1987-12-17 1989-06-26
JPH04133459A (ja) * 1990-09-26 1992-05-07 Nec Corp リードフレーム
JPH07263487A (ja) * 1994-03-17 1995-10-13 Toshiba Corp 半導体装置の製造方法
JPH0837276A (ja) * 1994-07-25 1996-02-06 Mitsui High Tec Inc 半導体装置用複合リ−ドフレームの製造方法
JPH09134992A (ja) * 1994-08-30 1997-05-20 Anam Ind Co Inc 半導体リードフレーム
JPH08130287A (ja) * 1994-11-01 1996-05-21 Mitsui High Tec Inc 集積回路素子搭載用基板
JPH08236679A (ja) * 1995-02-28 1996-09-13 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH08236677A (ja) * 1995-03-01 1996-09-13 Matsushita Electric Ind Co Ltd Ｉｃパッケージ
JPH098198A (ja) * 1995-06-16 1997-01-10 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH09153587A (ja) * 1995-09-28 1997-06-10 Nec Kyushu Ltd 半導体装置およびその製造方法
JP2002314025A (ja) * 2001-04-17 2002-10-25 Nec Corp 半導体装置の製造方法
JP2006286679A (ja) * 2005-03-31 2006-10-19 Sanyo Electric Co Ltd 半導体装置およびその製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033813A (ja) * 2010-08-02 2012-02-16 Denso Corp 半導体装置および半導体装置の製造方法
JP2012209469A (ja) * 2011-03-30 2012-10-25 Mitsubishi Electric Corp 電力用半導体装置
US10431529B2 (en) 2013-03-21 2019-10-01 Rohm Co., Ltd. Semiconductor device
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
US10825758B2 (en) 2013-03-21 2020-11-03 Rohm Co., Ltd. Semiconductor device
US10083900B2 (en) 2013-03-21 2018-09-25 Rohm Co., Ltd. Semiconductor device
US9978662B2 (en) 2013-09-11 2018-05-22 Mitsubishi Electric Corporation Semiconductor device and manufacturing method for same
JP2018088558A (ja) * 2018-03-01 2018-06-07 ローム株式会社 半導体装置
WO2021001924A1 (ja) * 2019-07-02 2021-01-07 三菱電機株式会社 パワーモジュールおよびその製造方法
JPWO2021001924A1 (ja) * 2019-07-02 2021-11-11 三菱電機株式会社 パワーモジュールおよびその製造方法
CN114008771A (zh) * 2019-07-02 2022-02-01 三菱电机株式会社 功率模块及其制造方法
JP7204919B2 (ja) 2019-07-02 2023-01-16 三菱電機株式会社 パワーモジュールおよびその製造方法
US12014974B2 (en) 2019-07-02 2024-06-18 Mitsubishi Electric Corporation Power module with electrodes and heat sink and manufacturing method therefor
WO2023053874A1 (ja) * 2021-09-30 2023-04-06 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP5119981B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5119981B2 (ja) モールドパッケージ
US6841854B2 (en) Semiconductor device
CN111276446B (zh) 薄膜倒装封装及薄膜倒装封装的制造方法
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP5071405B2 (ja) 電力用半導体装置
JP2010263080A (ja) 半導体装置
JP2019057590A (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP5340544B2 (ja) 電子装置およびその製造方法
JP4967701B2 (ja) 電力半導体装置
JP2015002212A (ja) チップ抵抗器、チップ抵抗器の実装構造
JPH09129811A (ja) 樹脂封止型半導体装置
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP5621712B2 (ja) 半導体チップ
JP5381175B2 (ja) 半導体装置及び半導体装置の製造方法
JP2013258354A (ja) モールドパッケージおよびその製造方法
JP5556007B2 (ja) 電子装置
JP2008211168A (ja) 半導体装置および半導体モジュール
JP4291788B2 (ja) 半導体装置およびその製造方法
JP5056429B2 (ja) 半導体装置の製造方法
JP2006147918A (ja) 半導体装置
JP2012253118A (ja) 半導体装置
JP5522225B2 (ja) 電子装置の製造方法
JP5146358B2 (ja) 電子装置
JP2010087442A (ja) 半導体装置及びその製造方法
JP2003007933A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees