JPH0837276A - 半導体装置用複合リ−ドフレームの製造方法 - Google Patents
半導体装置用複合リ−ドフレームの製造方法Info
- Publication number
- JPH0837276A JPH0837276A JP19373894A JP19373894A JPH0837276A JP H0837276 A JPH0837276 A JP H0837276A JP 19373894 A JP19373894 A JP 19373894A JP 19373894 A JP19373894 A JP 19373894A JP H0837276 A JPH0837276 A JP H0837276A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- adhesive tape
- lead
- lead frame
- inner lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 インナーリードに絶縁性接着テ−プを位置ズ
レなくきっちり貼着し、またリ−ドに片寄りなどの変形
が生ぜず短絡等の不都合がない絶縁性接着テ−プ付き
の、また放熱板を設けた複合リードフレームを得る。 【構成】 半導体チップ設置領域の周りにインナーリー
ドに続いてアウターリードが形成され、前記インナーリ
ードの片面に絶縁性接着テ−プを貼着したリードフレー
ムの製造方法において、前記半導体チップ設置領域外周
に接続して形成したインナーリードから半導体チップ設
置領域を含んで絶縁性接着テ−プを貼着し、前記インナ
ーリードの先端と絶縁性接着テ−プを同時に打抜きする
複合リードフレームの製造方法にある。さらに、インナ
ーリードに枠状に抜き残し貼着した絶縁性接着テ−プを
介して放熱板が前記半導体チップ設置領域を含んで設け
られる半導体装置用複合リードフレームの製造方法であ
る。
レなくきっちり貼着し、またリ−ドに片寄りなどの変形
が生ぜず短絡等の不都合がない絶縁性接着テ−プ付き
の、また放熱板を設けた複合リードフレームを得る。 【構成】 半導体チップ設置領域の周りにインナーリー
ドに続いてアウターリードが形成され、前記インナーリ
ードの片面に絶縁性接着テ−プを貼着したリードフレー
ムの製造方法において、前記半導体チップ設置領域外周
に接続して形成したインナーリードから半導体チップ設
置領域を含んで絶縁性接着テ−プを貼着し、前記インナ
ーリードの先端と絶縁性接着テ−プを同時に打抜きする
複合リードフレームの製造方法にある。さらに、インナ
ーリードに枠状に抜き残し貼着した絶縁性接着テ−プを
介して放熱板が前記半導体チップ設置領域を含んで設け
られる半導体装置用複合リードフレームの製造方法であ
る。
Description
【0001】
【産業上の利用分野】本発明はインナーリードの位置精
度の優れた半導体装置用複合リードフレームの製造方法
に関する。
度の優れた半導体装置用複合リードフレームの製造方法
に関する。
【0002】
【従来の技術】半導体装置は、一般にリードフレームの
パッドに半導体チップ(以下 チップという)を接着搭
載し、チップ端子とインナーリードをボンディングワイ
ヤ−で接続し、樹脂等でインナーリード以内の部分をパ
ッケージし、当該パッケージから突出しているアウター
リードを所定形状に成形して製造される。また、前記パ
ッドに代えてリードフレームと別体に形成された半導体
チップ設置板を、絶縁性接着テ−プ等で接合したものが
ある。
パッドに半導体チップ(以下 チップという)を接着搭
載し、チップ端子とインナーリードをボンディングワイ
ヤ−で接続し、樹脂等でインナーリード以内の部分をパ
ッケージし、当該パッケージから突出しているアウター
リードを所定形状に成形して製造される。また、前記パ
ッドに代えてリードフレームと別体に形成された半導体
チップ設置板を、絶縁性接着テ−プ等で接合したものが
ある。
【0003】半導体装置はメモリの高集積化、ロジック
の多機能化が図られ、また小型にすることを要請されて
いる。斯かることから入出力信号ピン数は多数となり、
且つ、その間隔(ピッチ)は狭くなっている。
の多機能化が図られ、また小型にすることを要請されて
いる。斯かることから入出力信号ピン数は多数となり、
且つ、その間隔(ピッチ)は狭くなっている。
【0004】一方、半導体装置は信号処理速度の高速化
を強く望まれ、高周波化した信号を処理することになり
使用時において温度が上昇する。温度が高くなると半導
体装置は機能性に悪影響を受けるので温度上昇を抑制す
る必要がある。
を強く望まれ、高周波化した信号を処理することになり
使用時において温度が上昇する。温度が高くなると半導
体装置は機能性に悪影響を受けるので温度上昇を抑制す
る必要がある。
【0005】半導体装置の温度上昇を抑制する技術とし
て、例えば特開昭62−84541号公報のように熱伝
導度の高い銅や銅合金からなる放熱板をパッドの下方に
設けるものがある。また、パッド部をリードフレームと
は別体の放熱板から作り、これをインナーリード部に絶
縁性接着テ−プ等を介して接合するものがある。
て、例えば特開昭62−84541号公報のように熱伝
導度の高い銅や銅合金からなる放熱板をパッドの下方に
設けるものがある。また、パッド部をリードフレームと
は別体の放熱板から作り、これをインナーリード部に絶
縁性接着テ−プ等を介して接合するものがある。
【0006】リードフレームに放熱板あるいは別体のパ
ッドを接合する際には、前述のように接着テ−プや接着
剤が用いられるが、作業性や生産性の点から接着テ−プ
が多用される傾向にある。
ッドを接合する際には、前述のように接着テ−プや接着
剤が用いられるが、作業性や生産性の点から接着テ−プ
が多用される傾向にある。
【0007】前記接着テ−プは両面接着タイプで、リー
ドパターンが完成されたリードフレームのインナーリー
ド部に、当該インナーリード先端から後端を被うように
枠状に打抜かれて貼着される。その後、該接着テ−プを
介して放熱板を接合している。
ドパターンが完成されたリードフレームのインナーリー
ド部に、当該インナーリード先端から後端を被うように
枠状に打抜かれて貼着される。その後、該接着テ−プを
介して放熱板を接合している。
【0008】
【この発明が解決しようとする課題】前記インナーリー
ドへの接着テ−プの貼着では、リードフレームや接着テ
−プの送りムラ、カット刃物の切れ味変動等から、位置
ズレが生じ、例えば一方側はインナーリード先端より接
着テ−プが出て、対向側は接着テ−プが引っ込むことが
ある。また、インナーリードの先端が片寄り状態で接着
されることがあり、酷いときには短絡する。さらに前記
位置ズレでは前述のように接着テ−プがインナーリード
先端より出るから、半導体チップ搭載平面広さが狭ま
り、可及的に大きなチップを搭載したい要求に適切に対
応できない。
ドへの接着テ−プの貼着では、リードフレームや接着テ
−プの送りムラ、カット刃物の切れ味変動等から、位置
ズレが生じ、例えば一方側はインナーリード先端より接
着テ−プが出て、対向側は接着テ−プが引っ込むことが
ある。また、インナーリードの先端が片寄り状態で接着
されることがあり、酷いときには短絡する。さらに前記
位置ズレでは前述のように接着テ−プがインナーリード
先端より出るから、半導体チップ搭載平面広さが狭ま
り、可及的に大きなチップを搭載したい要求に適切に対
応できない。
【0009】本発明は、インナーリードに絶縁性接着テ
−プを位置ズレなくきっちり貼着し、半導体チップ搭載
平面広さを狭めず、またインナーリードに片寄りなどの
変形が生ぜず短絡等の不都合がない絶縁性接着テ−プ付
き複合リードフレームを得ることを目的とする。さら
に、絶縁性接着テ−プの他面に放熱板あるいはパッドを
兼ねた放熱板を寸法精度よく設けた複合リードフレーム
を得ることを他の目的とする。
−プを位置ズレなくきっちり貼着し、半導体チップ搭載
平面広さを狭めず、またインナーリードに片寄りなどの
変形が生ぜず短絡等の不都合がない絶縁性接着テ−プ付
き複合リードフレームを得ることを目的とする。さら
に、絶縁性接着テ−プの他面に放熱板あるいはパッドを
兼ねた放熱板を寸法精度よく設けた複合リードフレーム
を得ることを他の目的とする。
【0010】
【課題を解決するための手段】本発明の要旨は、半導体
チップ設置領域の周りにインナーリードに続いてアウタ
ーリードが形成され、前記インナーリードの片面に絶縁
性接着テ−プを貼着したリードフレームの製造方法にお
いて、半導体チップ設置領域外周に接続して形成した前
記インナーリードから半導体チップ設置領域を含む片面
に絶縁性接着テ−プを貼着し、インナーリードの先端と
絶縁性接着テ−プを同時に打抜き、半導体チップ設置領
域を空所にする半導体装置用複合リードフレームの製造
方法にある。他の要旨は、前記インナーリードに貼着し
た絶縁性接着テ−プを介して放熱板が半導体チップ設置
領域を含んで設けられる半導体装置用複合リードフレー
ムの製造方法にある。
チップ設置領域の周りにインナーリードに続いてアウタ
ーリードが形成され、前記インナーリードの片面に絶縁
性接着テ−プを貼着したリードフレームの製造方法にお
いて、半導体チップ設置領域外周に接続して形成した前
記インナーリードから半導体チップ設置領域を含む片面
に絶縁性接着テ−プを貼着し、インナーリードの先端と
絶縁性接着テ−プを同時に打抜き、半導体チップ設置領
域を空所にする半導体装置用複合リードフレームの製造
方法にある。他の要旨は、前記インナーリードに貼着し
た絶縁性接着テ−プを介して放熱板が半導体チップ設置
領域を含んで設けられる半導体装置用複合リードフレー
ムの製造方法にある。
【0011】
【作用】本発明は、半導体チップ搭載領域外周に接続し
てインナーリードを形成し、該インナーリードから半導
体チップ搭載領域を含んで片面に絶縁性接着テ−プを貼
着して、リードの位置及びピッチを所望状態にてインナ
ーリードを固定し、その後、インナーリード先端を絶縁
性接着テ−プと同時に打抜きするので、両者はともに直
載的に抜かれ位置ズレやリ−ドの短絡は生ぜず寸法精度
がすぐれる。また前記接着テ−プがインナーリード先端
より出ることがないので半導体チップ搭載平面広さが狭
まらず、限度ギリギリまで活用でき大きなサイズのチッ
プを搭載できる。
てインナーリードを形成し、該インナーリードから半導
体チップ搭載領域を含んで片面に絶縁性接着テ−プを貼
着して、リードの位置及びピッチを所望状態にてインナ
ーリードを固定し、その後、インナーリード先端を絶縁
性接着テ−プと同時に打抜きするので、両者はともに直
載的に抜かれ位置ズレやリ−ドの短絡は生ぜず寸法精度
がすぐれる。また前記接着テ−プがインナーリード先端
より出ることがないので半導体チップ搭載平面広さが狭
まらず、限度ギリギリまで活用でき大きなサイズのチッ
プを搭載できる。
【0012】
【実施例】次に本発明について1実施例に基づき図面を
参照して詳細に説明する。図面において、1は半導体チ
ップ設置領域で、その外周に接続してインナーリード2
が形成されている。3は前記インナーリード2に続けて
形成されたアウターリード、4はダムバ−である。これ
らのリードパターンはプレス法あるいはエッチング法の
いずれでも形成できる。
参照して詳細に説明する。図面において、1は半導体チ
ップ設置領域で、その外周に接続してインナーリード2
が形成されている。3は前記インナーリード2に続けて
形成されたアウターリード、4はダムバ−である。これ
らのリードパターンはプレス法あるいはエッチング法の
いずれでも形成できる。
【0013】5は前記インナーリード2の先端部の幅を
拡げたコイニング箇所である。コイニングによりインナ
ーリード2は微小ではあるが伸びるので、その変位を吸
収するように図2に示す如く半導体チップ設置領域1の
周縁になる部分とインナーリード2の先端接続部10間
に抜き孔6を形成してコイニングするとよい。
拡げたコイニング箇所である。コイニングによりインナ
ーリード2は微小ではあるが伸びるので、その変位を吸
収するように図2に示す如く半導体チップ設置領域1の
周縁になる部分とインナーリード2の先端接続部10間
に抜き孔6を形成してコイニングするとよい。
【0014】7はサイドレ−ルでガイドホ−ル8が抜か
れている。
れている。
【0015】9は絶縁性接着テ−プで、前記インナーリ
ード2と半導体チップ設置領域1の片面を被って貼着さ
れる。この際、インナーリード2の先端は半導体チップ
設置領域1の外周に、あるいは前記図2のように抜き孔
6を設けたものでは先端接続部10に接続されているの
で、ねじれや片寄りなど変位することがない。
ード2と半導体チップ設置領域1の片面を被って貼着さ
れる。この際、インナーリード2の先端は半導体チップ
設置領域1の外周に、あるいは前記図2のように抜き孔
6を設けたものでは先端接続部10に接続されているの
で、ねじれや片寄りなど変位することがない。
【0016】リードフレーム11の半導体チップ設置領
域1に、チップを設置し半導体装置として機能させるに
は、インナーリード2同士は接続せずにそれぞれ電気的
に独立して、チップとボンディングワイヤ−等で接続す
る必要がある。また、半導体装置は前述のように信号処
理の高速化により温度が高まるので、放熱し温度上昇を
抑制する必要がある。
域1に、チップを設置し半導体装置として機能させるに
は、インナーリード2同士は接続せずにそれぞれ電気的
に独立して、チップとボンディングワイヤ−等で接続す
る必要がある。また、半導体装置は前述のように信号処
理の高速化により温度が高まるので、放熱し温度上昇を
抑制する必要がある。
【0017】そこで、インナーリード2先端と半導体チ
ップ設置領域1の切り離し、及び貼着している絶縁性接
着テ−プ9の切断を同時に行う。これより図3に示すよ
うにインナーリード2は先端が形成され、半導体チップ
設置領域1は抜き落とされ空所となる。また、絶縁性接
着テ−プ9はインナーリード2先端の並びと同一に切ら
れ、インナーリード2との間で位置ズレがなく、前記空
所になった半導体チップ設置領域1に絶縁性接着テ−プ
9のはみ出しがない。
ップ設置領域1の切り離し、及び貼着している絶縁性接
着テ−プ9の切断を同時に行う。これより図3に示すよ
うにインナーリード2は先端が形成され、半導体チップ
設置領域1は抜き落とされ空所となる。また、絶縁性接
着テ−プ9はインナーリード2先端の並びと同一に切ら
れ、インナーリード2との間で位置ズレがなく、前記空
所になった半導体チップ設置領域1に絶縁性接着テ−プ
9のはみ出しがない。
【0018】而して、インナーリード2は位置精度がす
ぐれ、絶縁性接着テ−プ9との位置ズレのない複合半導
体装置用リードフレームが得られる。
ぐれ、絶縁性接着テ−プ9との位置ズレのない複合半導
体装置用リードフレームが得られる。
【0019】また、図4に示すように前記インナーリー
ド2に貼着した絶縁性接着テ−プ9を介して空所の半導
体チップ設置領域1を含んで放熱板12が接合される。
該放熱板12は半導体チップ設置板としても機能する。
このようにして放熱板12を接合した位置精度のすぐれ
た複合リードフレームが得られる。
ド2に貼着した絶縁性接着テ−プ9を介して空所の半導
体チップ設置領域1を含んで放熱板12が接合される。
該放熱板12は半導体チップ設置板としても機能する。
このようにして放熱板12を接合した位置精度のすぐれ
た複合リードフレームが得られる。
【0020】
【発明の効果】本発明は前述のようであるから、インナ
ーリードは位置ズレや変位がなくて寸法精度がすぐれ、
もとより短絡することのない絶縁性接着テ−プを貼着し
た複合リードフレームが製造される。また、絶縁性接着
テ−プとインナーリードは互いに位置ズレせず、半導体
チップ設置領域が最大限広く使用できる等の効果があ
る。
ーリードは位置ズレや変位がなくて寸法精度がすぐれ、
もとより短絡することのない絶縁性接着テ−プを貼着し
た複合リードフレームが製造される。また、絶縁性接着
テ−プとインナーリードは互いに位置ズレせず、半導体
チップ設置領域が最大限広く使用できる等の効果があ
る。
【図1】本発明の1実施例におけるリードフレームを示
す図。
す図。
【図2】本発明の1実施例において変わったリードフレ
ームを示す図。
ームを示す図。
【図3】本発明の1実施例におけるリードフレームの側
断面図。
断面図。
【図4】本発明の他の実施例におけるリードフレームの
側断面図。
側断面図。
1 半導体チップ設置領域 2 インナーリード 3 アウターリード 4 ダムバ− 5 コイニング箇所 6 抜き孔 7 サイドレ−ル 8 ガイドホ−ル 9 絶縁性接着テ−プ 10 先端接続部 11 リードフレーム 12放熱板
Claims (2)
- 【請求項1】 半導体チップ設置領域の周りにインナー
リードに続いてアウターリードが形成され、前記インナ
ーリードの片面に絶縁性接着テ−プを貼着したリードフ
レームの製造方法において、前記半導体チップ設置領域
外周に接続して形成したインナーリードから半導体チッ
プ設置領域を含む片面に絶縁性接着テ−プを貼着し、前
記インナーリードの先端と絶縁性接着テ−プを同時に打
抜き、半導体チップ設置領域を空所としていることを特
徴とする半導体装置用複合リードフレームの製造方法。 - 【請求項2】 半導体チップ設置領域の周りに形成され
たインナーリードに続いてアウターリードが形成され、
前記インナーリードの片面に絶縁性接着テ−プを貼着し
たリードフレームの製造方法において、前記半導体チッ
プ設置領域外周に接続して形成したインナーリードから
半導体チップ設置領域を含む片面に絶縁性接着テ−プを
貼着し、前記インナーリードの先端と絶縁性接着テ−プ
を同時に打抜き、半導体チップ設置領域を空所にし、イ
ンナーリードに枠状に抜き残した絶縁性接着テ−プを介
して放熱板が前記半導体チップ設置領域を含んで設けら
れることを特徴とする半導体装置用複合リードフレーム
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19373894A JPH0837276A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用複合リ−ドフレームの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19373894A JPH0837276A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用複合リ−ドフレームの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0837276A true JPH0837276A (ja) | 1996-02-06 |
Family
ID=16312994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19373894A Pending JPH0837276A (ja) | 1994-07-25 | 1994-07-25 | 半導体装置用複合リ−ドフレームの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0837276A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031051A1 (en) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2009212269A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | モールドパッケージおよびその製造方法 |
-
1994
- 1994-07-25 JP JP19373894A patent/JPH0837276A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998031051A1 (en) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
JP2009212269A (ja) * | 2008-03-04 | 2009-09-17 | Denso Corp | モールドパッケージおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490486B2 (en) | Semiconductor device | |
US5905633A (en) | Ball grid array semiconductor package using a metal carrier ring as a heat spreader | |
EP0880176B1 (en) | Semiconductor device having pellet mounted on radiating plate thereof | |
JP3027954B2 (ja) | 集積回路装置、その製造方法 | |
JP2959521B2 (ja) | 半導体装置の製造方法、リードフレーム | |
JPH0837276A (ja) | 半導体装置用複合リ−ドフレームの製造方法 | |
JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
JPH11340405A (ja) | リードフレーム、半導体装置およびその製造方法 | |
JP2001135767A (ja) | 半導体装置およびその製造方法 | |
JPS6143857B2 (ja) | ||
JP3115770B2 (ja) | リ−ドフレームの製造方法 | |
JPH09186285A (ja) | 二層リードフレーム | |
JP2536568B2 (ja) | リ―ドフレ―ム | |
JP2968704B2 (ja) | 半導体装置 | |
JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト | |
JPH04352463A (ja) | リードフレームおよびこれを用いた半導体装置 | |
JP2803334B2 (ja) | 半導体装置 | |
JPH01119045A (ja) | リードフレーム | |
JPH11260986A (ja) | リードフレーム | |
JPH06163760A (ja) | 放熱スラグを有した電子部品搭載用基板 | |
JPH10335361A (ja) | 樹脂封止用金型並びに半導体装置及びその製造方法 | |
JPH05218284A (ja) | リードフレーム及びその製造方法並びに半導体装置 | |
JPH0897346A (ja) | 半導体装置 | |
JP2005057005A (ja) | 混成集積回路装置の製造方法 | |
JPH08213531A (ja) | 半導体装置 |