JPH0897346A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0897346A JPH0897346A JP6258934A JP25893494A JPH0897346A JP H0897346 A JPH0897346 A JP H0897346A JP 6258934 A JP6258934 A JP 6258934A JP 25893494 A JP25893494 A JP 25893494A JP H0897346 A JPH0897346 A JP H0897346A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- island
- lead frame
- thermal resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の低熱抵抗化を行うもので、コス
ト低減、精度向上を目的とする。 【構成】 リードフレーム（２）を形成時に必要である
アイランド（５）を支える吊りピン（８）の１部分を加
工し凸構造（６）にし、凸構造（６）の上面は、パッケ
ージ（１）に封止されたとき露出している。この状態で
半導体装置の熱抵抗化の効果が得られる。さらに凸構造
（６）に放熱板（７）を熱伝導性接着剤（９）で取り付
けることにより一層熱抵抗化の効果が得られる。
ト低減、精度向上を目的とする。 【構成】 リードフレーム（２）を形成時に必要である
アイランド（５）を支える吊りピン（８）の１部分を加
工し凸構造（６）にし、凸構造（６）の上面は、パッケ
ージ（１）に封止されたとき露出している。この状態で
半導体装置の熱抵抗化の効果が得られる。さらに凸構造
（６）に放熱板（７）を熱伝導性接着剤（９）で取り付
けることにより一層熱抵抗化の効果が得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
熱抵抗を低くする半導体装置に関する。
熱抵抗を低くする半導体装置に関する。
【０００２】
【従来の技術】樹脂封止型半導体パッケージは、大型化
の傾向にあり、それに伴って高い消費電力を要し、発熱
量が大きくなっている。そのため樹脂封止型半導体パッ
ケージの低熱抵抗化に関する技術が提案されている（特
開平２−２６４４５８号公報、特開平２−１６３９５４
号公報、特開平３−３０４５５号公報）。この従来技術
の低熱抵抗化に関する半導体装置の例を図８〜図２２に
示し、それぞれの例について以下に示す。
の傾向にあり、それに伴って高い消費電力を要し、発熱
量が大きくなっている。そのため樹脂封止型半導体パッ
ケージの低熱抵抗化に関する技術が提案されている（特
開平２−２６４４５８号公報、特開平２−１６３９５４
号公報、特開平３−３０４５５号公報）。この従来技術
の低熱抵抗化に関する半導体装置の例を図８〜図２２に
示し、それぞれの例について以下に示す。
【０００３】まず、従来例１（特開平２−２６４４５８
号公報）について図８〜図１０に示す。図８は半導体チ
ップ載置台部附近の平面図であり、図９は図８の側面
図、図１０はその完成した半導体装置の側面図である。
図８〜図１０に示すように、吊りピン（８）で支えられ
ているアイランド（５）の一部を切り、折り曲げること
により放熱用リード（１１）を作成する。（１２）は、
はんだ付け部、（１０）は部分はんだ付け開口部であ
る。この放熱用リード（１１）をパッケージ（１）の外
に出すことによりパッケージの低熱抵抗化を行っている
ものである。このように、アイランド（５）の一部を切
り、折り曲げ放熱用リード（１１）を作成し、このアイ
ランド上のマウント部（１２）にマウント材（例えば、
銀ペースト）を付け、その上に半導体チップ（４）を固
定する。その後、半導体チップ（４）とリードフレーム
（２）をボンディングワイヤ（３）でボンディングし、
それをパッケージ（１）により封止し製品を製作するも
のである。
号公報）について図８〜図１０に示す。図８は半導体チ
ップ載置台部附近の平面図であり、図９は図８の側面
図、図１０はその完成した半導体装置の側面図である。
図８〜図１０に示すように、吊りピン（８）で支えられ
ているアイランド（５）の一部を切り、折り曲げること
により放熱用リード（１１）を作成する。（１２）は、
はんだ付け部、（１０）は部分はんだ付け開口部であ
る。この放熱用リード（１１）をパッケージ（１）の外
に出すことによりパッケージの低熱抵抗化を行っている
ものである。このように、アイランド（５）の一部を切
り、折り曲げ放熱用リード（１１）を作成し、このアイ
ランド上のマウント部（１２）にマウント材（例えば、
銀ペースト）を付け、その上に半導体チップ（４）を固
定する。その後、半導体チップ（４）とリードフレーム
（２）をボンディングワイヤ（３）でボンディングし、
それをパッケージ（１）により封止し製品を製作するも
のである。
【０００４】従来例２（特開平２−１６３９５４号公
報）は、図１１に示すようにリードフレーム（２）のア
イランド（５）の吊りピン（８）に位置決め仮固定用穴
（１３）を設け、図１２、図１３に示すようにリードフ
レーム（２）とは別に作成した高熱伝導板（１６）を取
り付けることによりパッケージの低熱抵抗化を行うもの
である。アイランド（５）の吊りピン（８）の位置決め
仮固定用穴（１３）に、支持用突起（１５）を有してい
る高熱伝導板（１６）に設けられた位置決め仮固定用突
起（１４）を一体化させ、図１４、図１５に示すよう
に、半導体チップ（４）とインナーリードボンディング
ワイヤ（３）で電気的に接続する。そして封止樹脂を注
入して樹脂封止成形し、半導体パッケージ（１）を形成
するものである。
報）は、図１１に示すようにリードフレーム（２）のア
イランド（５）の吊りピン（８）に位置決め仮固定用穴
（１３）を設け、図１２、図１３に示すようにリードフ
レーム（２）とは別に作成した高熱伝導板（１６）を取
り付けることによりパッケージの低熱抵抗化を行うもの
である。アイランド（５）の吊りピン（８）の位置決め
仮固定用穴（１３）に、支持用突起（１５）を有してい
る高熱伝導板（１６）に設けられた位置決め仮固定用突
起（１４）を一体化させ、図１４、図１５に示すよう
に、半導体チップ（４）とインナーリードボンディング
ワイヤ（３）で電気的に接続する。そして封止樹脂を注
入して樹脂封止成形し、半導体パッケージ（１）を形成
するものである。
【０００５】従来例３（特開平３−３０４５５号公報）
では、図１６、図１７に示すようにリードフレーム
（２）のアイランド（５）の裏面に金属メッシュ（１
７）を付けることによりパッケージ（１）の低熱抵抗化
を可能にしている。また図１８、図１９に示すように、
金網（１８）を設けたもの、図２０、図２１のようなワ
イヤ（１９）、（２０）を設けたもの、また図２２のよ
うに、リードフレーム（２）のアイランド（５）上に接
合部材（２３）により固着したチップ（４）の表面を、
絶縁層（２２）を介して、金属層（放熱体）（２１）に
より被覆しているものである。
では、図１６、図１７に示すようにリードフレーム
（２）のアイランド（５）の裏面に金属メッシュ（１
７）を付けることによりパッケージ（１）の低熱抵抗化
を可能にしている。また図１８、図１９に示すように、
金網（１８）を設けたもの、図２０、図２１のようなワ
イヤ（１９）、（２０）を設けたもの、また図２２のよ
うに、リードフレーム（２）のアイランド（５）上に接
合部材（２３）により固着したチップ（４）の表面を、
絶縁層（２２）を介して、金属層（放熱体）（２１）に
より被覆しているものである。
【０００６】
【発明が解決しようとする課題】これら従来の低熱抵抗
化を実施するための技術の半導体装置では、以下に記す
問題点があった。従来例１では、リードフレームを１枚
で構成されている利点はあるが、半導体チップをマウン
トするアイランドの一部を切り、折り曲げするため、半
導体チップとアイランドの接着面積が小さくなり、半導
体チップの面内温度分布が均一にならず半導体チップの
クラックの要因となる問題点があった。従来例２、３で
は、放熱部材の取り付け方は異なるが、リードフレーム
以外に部材を使用しており、この部材の使用により、部
材自身のコスト、部材間を接着させるための工程数増に
よるコストのコストアップの問題点、及び部材間の接着
精度、部材加工精度での問題点があった。
化を実施するための技術の半導体装置では、以下に記す
問題点があった。従来例１では、リードフレームを１枚
で構成されている利点はあるが、半導体チップをマウン
トするアイランドの一部を切り、折り曲げするため、半
導体チップとアイランドの接着面積が小さくなり、半導
体チップの面内温度分布が均一にならず半導体チップの
クラックの要因となる問題点があった。従来例２、３で
は、放熱部材の取り付け方は異なるが、リードフレーム
以外に部材を使用しており、この部材の使用により、部
材自身のコスト、部材間を接着させるための工程数増に
よるコストのコストアップの問題点、及び部材間の接着
精度、部材加工精度での問題点があった。
【０００７】
【課題を解決するための手段】本発明は、樹脂封止型半
導体パッケージにおいて、放熱機能としてアイランドの
吊りピンを折り曲げ加工して凸部を構成し、前記凸部が
パッケージの外部に引き出されていることを特徴とする
半導体装置である。また本発明は、樹脂封止型半導体パ
ッケージにおいて、放熱機能としてアイランドの吊りピ
ンを長し、パッケージより長く突出した吊りピンを折り
曲げることを特徴とする半導体装置である。さらにまた
本発明は、放熱機能としてアイランドの吊りピンのパッ
ケージの外部にでている部分に放熱板を接合したもので
あることを特徴とする上記の半導体装置である。
導体パッケージにおいて、放熱機能としてアイランドの
吊りピンを折り曲げ加工して凸部を構成し、前記凸部が
パッケージの外部に引き出されていることを特徴とする
半導体装置である。また本発明は、樹脂封止型半導体パ
ッケージにおいて、放熱機能としてアイランドの吊りピ
ンを長し、パッケージより長く突出した吊りピンを折り
曲げることを特徴とする半導体装置である。さらにまた
本発明は、放熱機能としてアイランドの吊りピンのパッ
ケージの外部にでている部分に放熱板を接合したもので
あることを特徴とする上記の半導体装置である。
【０００８】
【作用】本発明の半導体装置は、リードフレームが１枚
成形でリードフレームの吊りピンの一部を折り曲げ加工
して凸部構造を備えているので、この凸部自身により、
及びその凸部に放熱板を接着することにより低熱抵抗化
を実現でき、それに伴うコストアップも最小限に押さえ
られるものである。
成形でリードフレームの吊りピンの一部を折り曲げ加工
して凸部構造を備えているので、この凸部自身により、
及びその凸部に放熱板を接着することにより低熱抵抗化
を実現でき、それに伴うコストアップも最小限に押さえ
られるものである。
【０００９】
【実施例】次に本発明の実施例について図面を参照して
説明する。 ［実施例１］図１は、本発明の一実施例の半導体の平面
図である（リードフレームは省略してある）。図１に示
すように、リードフレームを形成時に必要であるアイラ
ンド（５）を支える吊りピン（８）の１部分を加工し凸
構造（６）（断面図を図１（ｂ）にａ−ｂで示す）にす
る。凸構造（６）の上面は、図２の断面図に示す通りパ
ッケージ（１）上部に引き出されている。この構造でも
低熱抵抗化の効果は十分得ることができる。図３は、図
２に示したものに放熱板（７）を凸構造（６）の上に熱
伝導性接着剤（９）で取り付けた構造であり、この構造
にすることによりさらに、低熱抵抗化を図ることが出
来、冷却方式を選択出来るメリットを有する。なお図
中、（３）はボンディングワイヤ、（４）は半導体チッ
プである。
説明する。 ［実施例１］図１は、本発明の一実施例の半導体の平面
図である（リードフレームは省略してある）。図１に示
すように、リードフレームを形成時に必要であるアイラ
ンド（５）を支える吊りピン（８）の１部分を加工し凸
構造（６）（断面図を図１（ｂ）にａ−ｂで示す）にす
る。凸構造（６）の上面は、図２の断面図に示す通りパ
ッケージ（１）上部に引き出されている。この構造でも
低熱抵抗化の効果は十分得ることができる。図３は、図
２に示したものに放熱板（７）を凸構造（６）の上に熱
伝導性接着剤（９）で取り付けた構造であり、この構造
にすることによりさらに、低熱抵抗化を図ることが出
来、冷却方式を選択出来るメリットを有する。なお図
中、（３）はボンディングワイヤ、（４）は半導体チッ
プである。
【００１０】図４、図５で本発明の半導体装置のリード
フレームの形成方法を説明する。図４に示すように、リ
ードフレーム（２）、アイランド（５）、吊りピン
（８）をプレスにより打ち抜き、凸構造（６）を形成す
る吊りピン（８）も同時に形成した構造である（図面で
は片サイドのみリードフレームを記載し残りの片サイド
の記載は省略してある）。また図５は、凸構造（６）の
部位のみを型打ちすることにより形成される。
フレームの形成方法を説明する。図４に示すように、リ
ードフレーム（２）、アイランド（５）、吊りピン
（８）をプレスにより打ち抜き、凸構造（６）を形成す
る吊りピン（８）も同時に形成した構造である（図面で
は片サイドのみリードフレームを記載し残りの片サイド
の記載は省略してある）。また図５は、凸構造（６）の
部位のみを型打ちすることにより形成される。
【００１１】［実施例２］図６は、本発明の第二の実施
例の半導体の平面図である（リードフレームは省略して
ある）。上記第１の実施例では、凸構造（６）を吊りピ
ン（８）上に設けることにより低熱抵抗化を実施した
が、凸構造（６）でなく吊りピン（８）を長くし、パッ
ケージ（１）より長く突出した吊りピンを折り曲げるこ
とにより、低熱抵抗化を実施できる。図７は、折り曲げ
た吊りピン（８）に放熱板（７）を熱伝導性接着剤
（９）を取り付けることにより、より低熱抵抗化を図る
ことができるものである。
例の半導体の平面図である（リードフレームは省略して
ある）。上記第１の実施例では、凸構造（６）を吊りピ
ン（８）上に設けることにより低熱抵抗化を実施した
が、凸構造（６）でなく吊りピン（８）を長くし、パッ
ケージ（１）より長く突出した吊りピンを折り曲げるこ
とにより、低熱抵抗化を実施できる。図７は、折り曲げ
た吊りピン（８）に放熱板（７）を熱伝導性接着剤
（９）を取り付けることにより、より低熱抵抗化を図る
ことができるものである。
【００１２】
【発明の効果】以上のように本発明によれば、一枚構造
のリードフレームの吊りピンを折り曲げるように構成し
たので、安価で、低熱抵抗化が得られる効果がある。即
ち、半導体チップとアイランドの接着面積が小さくなる
ことがなく、半導体チップの面内温度分布が均一で半導
体チップのクラックの要因となることがない。また、リ
ードフレーム以外に部材を使用していないので、部材自
身のコスト、部材間を接着させるための工程数増による
コストのコストアップがなく、安価であるという効果を
奏するものである。
のリードフレームの吊りピンを折り曲げるように構成し
たので、安価で、低熱抵抗化が得られる効果がある。即
ち、半導体チップとアイランドの接着面積が小さくなる
ことがなく、半導体チップの面内温度分布が均一で半導
体チップのクラックの要因となることがない。また、リ
ードフレーム以外に部材を使用していないので、部材自
身のコスト、部材間を接着させるための工程数増による
コストのコストアップがなく、安価であるという効果を
奏するものである。
【図１】 本発明の第一実施例の平面図
【図２】 図１の断面図
【図３】 図２に放熱板を取り付けた断面図
【図４】 本発明のリードフレームの形成方法１
【図５】 本発明のリードフレームの形成方法２
【図６】 本発明の第二実施例の平面図
【図７】 放熱板を取り付けた断面図
【図８】 従来例１を示す図
【図９】 従来例１を示す図
【図１０】 従来例１を示す図
【図１１】 従来例２を示す図
【図１２】 従来例２を示す図
【図１３】 従来例２を示す図
【図１４】 従来例２を示す図
【図１５】 従来例２を示す図
【図１６】 従来例３を示す図
【図１７】 従来例３を示す図
【図１８】 従来例３を示す図
【図１９】 従来例３を示す図
【図２０】 従来例３を示す図
【図２１】 従来例３を示す図
【図２２】 従来例３を示す図
１ パッケージ ２ リードフレーム ３ ボンディングワイヤ ４ 半導体チップ ５ アイランド ６ 凸構造 ７ 放熱板 ８ 吊りピン ９ 熱伝導性接着剤 １０ 部分はんだ付け開口部 １１ 放熱用リード １２ はんだ付け部 １３ 位置決め仮固定用穴 １４ 位置決め仮固定用突起 １５ 支持用突起 １６ 高熱伝導板 １７ 金属メッシュ放熱体 １８ 金網放熱体 １９ 金属ワイヤ渦巻状放熱体 ２０ 金属ワイヤジクサク状放熱体 ２１ 金属層（放熱体） ２２ 絶縁層 ２３ 接着部材
Claims (3)
- 【請求項１】 樹脂封止型半導体パッケージにおいて、
放熱機能としてアイランドの吊りピンを折り曲げ加工し
て凸部を構成し、前記凸部がパッケージの外部に引き出
されていることを特徴とする半導体装置。 - 【請求項２】 樹脂封止型半導体パッケージにおいて、
放熱機能としてアイランドの吊りピンを長し、パッケー
ジより長く突出した吊りピンを折り曲げることを特徴と
する半導体装置。 - 【請求項３】 放熱機能としてアイランドの吊りピンの
パッケージの外部にでている部分に放熱板を接合したも
のであることを特徴とする請求項１または２に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258934A JPH0897346A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258934A JPH0897346A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897346A true JPH0897346A (ja) | 1996-04-12 |
Family
ID=17327080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6258934A Pending JPH0897346A (ja) | 1994-09-28 | 1994-09-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838091A4 (ja) * | 1995-07-03 | 1998-05-06 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263862A (ja) * | 1990-03-14 | 1991-11-25 | Hitachi Ltd | 電子部品の冷却装置 |
| JPH04196471A (ja) * | 1990-11-28 | 1992-07-16 | Seiko Epson Corp | 半導体装置 |
| JPH05259343A (ja) * | 1992-03-13 | 1993-10-08 | Oki Electric Ind Co Ltd | 半導体モジュールの製造方法 |
| JP3102745B2 (ja) * | 1994-06-17 | 2000-10-23 | 株式会社ケンウッド | 着脱式キー操作装置、着脱式キー操作装置付電気機器 |
-
1994
- 1994-09-28 JP JP6258934A patent/JPH0897346A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03263862A (ja) * | 1990-03-14 | 1991-11-25 | Hitachi Ltd | 電子部品の冷却装置 |
| JPH04196471A (ja) * | 1990-11-28 | 1992-07-16 | Seiko Epson Corp | 半導体装置 |
| JPH05259343A (ja) * | 1992-03-13 | 1993-10-08 | Oki Electric Ind Co Ltd | 半導体モジュールの製造方法 |
| JP3102745B2 (ja) * | 1994-06-17 | 2000-10-23 | 株式会社ケンウッド | 着脱式キー操作装置、着脱式キー操作装置付電気機器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0838091A4 (ja) * | 1995-07-03 | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04236434A (ja) | 半導体装置 | |
| JPH0637217A (ja) | 半導体装置 | |
| JPH0897346A (ja) | 半導体装置 | |
| JPH04174547A (ja) | 表面実装型電力用半導体装置 | |
| JP3528711B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10313081A (ja) | 半導体装置およびその製造方法 | |
| JP2001015667A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0870087A (ja) | リードフレーム | |
| JP3541751B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2004119610A (ja) | リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法 | |
| JPH0831986A (ja) | 放熱板付半導体装置 | |
| JP2001053212A (ja) | Ｉｃパッケージおよびその製造方法 | |
| JPH11219969A (ja) | 半導体装置 | |
| JPH1126643A (ja) | 半導体装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH07231065A (ja) | 樹脂封止型半導体装置 | |
| JPH0766323A (ja) | 樹脂封止型半導体装置 | |
| JPH07106469A (ja) | 半導体装置とその製造方法 | |
| JPH04241444A (ja) | 半導体装置 |