JPH04241444A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04241444A JPH04241444A JP4455191A JP4455191A JPH04241444A JP H04241444 A JPH04241444 A JP H04241444A JP 4455191 A JP4455191 A JP 4455191A JP 4455191 A JP4455191 A JP 4455191A JP H04241444 A JPH04241444 A JP H04241444A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- semiconductor device
- semiconductor element
- die pad
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 5
- 239000011810 insulating material Substances 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000017525 heat dissipation Effects 0.000 description 10
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関し、
特にダイパッド上に半導体素子が載置されている樹脂封
止形の半導体装置に関するものである。
特にダイパッド上に半導体素子が載置されている樹脂封
止形の半導体装置に関するものである。
【０００２】
【従来の技術】図６は従来の一般的な半導体装置の一例
の断面図、図７は図６のリードフレームを示す斜視図で
ある。図において、符号１は半導体素子（又は半導体チ
ップ）、２はリードフレームに設けられたダイパッドで
あり、このダイパッド２の上面にダイボンド用接着剤又
ははんだ３を介して半導体素子１がダイボンドされてい
る。４はリードフレームに設けられたインナーリード、
５は半導体素子１の電極とインナーリード４とを接続（
ワイヤボンド）している金属細線などの導電材料、６は
半導体素子１及びダイパッド２の周囲を樹脂封止して保
護しているエポキシ樹脂等の絶縁材、７はリードフレー
ムに設けられた外部リードである。
の断面図、図７は図６のリードフレームを示す斜視図で
ある。図において、符号１は半導体素子（又は半導体チ
ップ）、２はリードフレームに設けられたダイパッドで
あり、このダイパッド２の上面にダイボンド用接着剤又
ははんだ３を介して半導体素子１がダイボンドされてい
る。４はリードフレームに設けられたインナーリード、
５は半導体素子１の電極とインナーリード４とを接続（
ワイヤボンド）している金属細線などの導電材料、６は
半導体素子１及びダイパッド２の周囲を樹脂封止して保
護しているエポキシ樹脂等の絶縁材、７はリードフレー
ムに設けられた外部リードである。
【０００３】近年、半導体素子１（ＩＣチップ）の高集
積化技術が進歩しており、特に論理ＩＣのゲートアレイ
などについては、ゲート数１万以上となっている。この
ため、素子サイズが大形化し、かつ大形化ともなってそ
の発熱量が増大している。しかし、半導体装置（パッケ
ージ）は、電子機器の小形化，高機能化にともなって表
面実装形となり、薄形化がさらに要求されている。この
ような発熱量の増大に対して放熱性を向上させるため、
従来は、リードフレームの素材に銅を使用したり、又は
ダイパッド２に放熱板（図示せず）を取り付けたりして
いた。
積化技術が進歩しており、特に論理ＩＣのゲートアレイ
などについては、ゲート数１万以上となっている。この
ため、素子サイズが大形化し、かつ大形化ともなってそ
の発熱量が増大している。しかし、半導体装置（パッケ
ージ）は、電子機器の小形化，高機能化にともなって表
面実装形となり、薄形化がさらに要求されている。この
ような発熱量の増大に対して放熱性を向上させるため、
従来は、リードフレームの素材に銅を使用したり、又は
ダイパッド２に放熱板（図示せず）を取り付けたりして
いた。
【０００４】
【発明が解決しようとする課題】上記のように構成され
た従来の半導体装置においては、４２合金製のリードフ
レームを銅製のものに変更することにより、熱抵抗を３
０〜４０％低減することができるものの、放熱性をこれ
以上上げることは不可能であり、十分な放熱性を得られ
ないという問題点があった。また、さらに放熱性を上げ
るために、クラッド方式等によりダイパッド２に放熱フ
ィン（図示せず）を取り付ける方法もあるが、この場合
、放熱フィンの厚みにより全体が厚くなってしまい、厚
さ１ｍｍ以下の薄形の半導体装置には適用できないとい
う問題点があった。
た従来の半導体装置においては、４２合金製のリードフ
レームを銅製のものに変更することにより、熱抵抗を３
０〜４０％低減することができるものの、放熱性をこれ
以上上げることは不可能であり、十分な放熱性を得られ
ないという問題点があった。また、さらに放熱性を上げ
るために、クラッド方式等によりダイパッド２に放熱フ
ィン（図示せず）を取り付ける方法もあるが、この場合
、放熱フィンの厚みにより全体が厚くなってしまい、厚
さ１ｍｍ以下の薄形の半導体装置には適用できないとい
う問題点があった。
【０００５】この発明は、上記のような問題点を解決す
ることを課題としてなされたものであり、全体の厚みを
増すことなく、放熱性を十分に向上させることができる
半導体装置を得ることを目的とする。
ることを課題としてなされたものであり、全体の厚みを
増すことなく、放熱性を十分に向上させることができる
半導体装置を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体装
置は、ダイパッドに貫通孔を設け、この貫通孔を避けて
樹脂封止を行うことにより、半導体素子の裏面の一部を
貫通孔から外部に露出させたものである。
置は、ダイパッドに貫通孔を設け、この貫通孔を避けて
樹脂封止を行うことにより、半導体素子の裏面の一部を
貫通孔から外部に露出させたものである。
【０００７】
【作用】この発明においては、半導体素子に発生した熱
を、その裏面の露出した部分から外部に直接逃がす。
を、その裏面の露出した部分から外部に直接逃がす。
【０００８】
【実施例】以下、この発明の実施例を図について説明す
る。図１はこの発明の一実施例による半導体装置の断面
図、図２は図１の半導体装置を裏面から見た斜視図、図
３は図１のリードフレームを示す斜視図であり、図６及
び図７と同一又は相当部分には同一符号を付し、その説
明を省略する。
る。図１はこの発明の一実施例による半導体装置の断面
図、図２は図１の半導体装置を裏面から見た斜視図、図
３は図１のリードフレームを示す斜視図であり、図６及
び図７と同一又は相当部分には同一符号を付し、その説
明を省略する。
【０００９】図において、符号１１はリードフレームに
設けられたダイパッドであり、このダイパッド１１は、
全体の面積が半導体素子１の下面の面積よりも大きくな
っており、ほぼ中央部に半導体素子１の下面の面積より
も小さい貫通孔１１ａが設けられている。半導体素子１
は、貫通孔１１ａの周縁部上に接着剤３（又ははんだ）
によりダイボンドされている。また、ダイボンド及びワ
イヤボンド後に、絶縁材６により、貫通孔１１ａを避け
て樹脂封止されており、これにより半導体素子１の下面
の一部（図２の斜線部）が外部に露出している。
設けられたダイパッドであり、このダイパッド１１は、
全体の面積が半導体素子１の下面の面積よりも大きくな
っており、ほぼ中央部に半導体素子１の下面の面積より
も小さい貫通孔１１ａが設けられている。半導体素子１
は、貫通孔１１ａの周縁部上に接着剤３（又ははんだ）
によりダイボンドされている。また、ダイボンド及びワ
イヤボンド後に、絶縁材６により、貫通孔１１ａを避け
て樹脂封止されており、これにより半導体素子１の下面
の一部（図２の斜線部）が外部に露出している。
【００１０】次に、上記の半導体装置の組立方法につい
て説明する。まず、図４に示すように、貫通孔１１ａの
周縁部に所定の幅で接着剤３が塗布される。次に、図５
に示すように、ダイパッド１１上の所定の位置に半導体
素子１が載せられ、接着剤５により固定される。この後
、絶縁材６により、貫通孔１１の部分を避けて樹脂封止
が行われる。
て説明する。まず、図４に示すように、貫通孔１１ａの
周縁部に所定の幅で接着剤３が塗布される。次に、図５
に示すように、ダイパッド１１上の所定の位置に半導体
素子１が載せられ、接着剤５により固定される。この後
、絶縁材６により、貫通孔１１の部分を避けて樹脂封止
が行われる。
【００１１】このような半導体装置では、貫通孔１１ａ
を通して半導体素子１の下面の一部が外部に直接露出し
ているため、半導体素子１に発生した熱は、この部分か
ら直接放熱される。従って、薄形のパッケージであって
も、その厚さを増すことなく、放熱性が十分に向上する
。
を通して半導体素子１の下面の一部が外部に直接露出し
ているため、半導体素子１に発生した熱は、この部分か
ら直接放熱される。従って、薄形のパッケージであって
も、その厚さを増すことなく、放熱性が十分に向上する
。
【００１２】なお、接着剤３の塗布部分の幅は特に限定
されないが、接着部分から水分などが侵入しない程度の
幅が必要であり、貫通孔１１ａの周囲の密封構造が保た
れる必要がある。また、上記実施例では長方形状の貫通
孔１１ａを示したが、貫通孔１１ａの形状はこれに限定
されるものではなく、例えば円形などであってもよい。 また、貫通孔１１ａは１つのダイパッド１１に対して複
数設けてもよい。
されないが、接着部分から水分などが侵入しない程度の
幅が必要であり、貫通孔１１ａの周囲の密封構造が保た
れる必要がある。また、上記実施例では長方形状の貫通
孔１１ａを示したが、貫通孔１１ａの形状はこれに限定
されるものではなく、例えば円形などであってもよい。 また、貫通孔１１ａは１つのダイパッド１１に対して複
数設けてもよい。
【００１３】
【発明の効果】以上説明したように、この発明の半導体
装置は、ダイパッドに貫通孔を設け、この貫通孔を避け
て樹脂封止を行うことにより、半導体素子の裏面の一部
を貫通孔から外部に露出させたので、半導体素子に発生
した熱を、その裏面の露出した部分から外部に直接逃が
すことができ、これにより全体の厚みを増すことなく、
放熱性を十分に向上させることができるという効果を奏
する。
装置は、ダイパッドに貫通孔を設け、この貫通孔を避け
て樹脂封止を行うことにより、半導体素子の裏面の一部
を貫通孔から外部に露出させたので、半導体素子に発生
した熱を、その裏面の露出した部分から外部に直接逃が
すことができ、これにより全体の厚みを増すことなく、
放熱性を十分に向上させることができるという効果を奏
する。
【図１】この発明の一実施例による半導体装置を示す断
面図である。
面図である。
【図２】図１の半導体装置を裏面から見た斜視図である
。
。
【図３】図１のリードフレームを示す斜視図である。
【図４】図３のリードフレームに接着剤を塗布した状態
を示す斜視図である。
を示す斜視図である。
【図５】図４のリードフレームにダイボンドした状態を
示す斜視図である。
示す斜視図である。
【図６】従来例を示す断面図である。
【図７】図６のリードフレームを示す斜視図である。
１ 半導体素子
１１ ダイパッド
１１ａ 貫通孔
Claims (1)
- 【請求項１】 ダイパッド上に半導体素子が載置され
、かつ樹脂封止されている半導体装置において、前記ダ
イパッドに貫通孔が設けられているとともに、前記貫通
孔を避けて樹脂封止されていることにより、前記半導体
素子の裏面の一部が前記貫通孔から外部に露出されてい
ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4455191A JPH04241444A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4455191A JPH04241444A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04241444A true JPH04241444A (ja) | 1992-08-28 |
Family
ID=12694639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4455191A Pending JPH04241444A (ja) | 1991-01-16 | 1991-01-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04241444A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604376A (en) * | 1994-06-30 | 1997-02-18 | Digital Equipment Corporation | Paddleless molded plastic semiconductor chip package |
| US6333212B1 (en) | 1995-08-25 | 2001-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-01-16 JP JP4455191A patent/JPH04241444A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604376A (en) * | 1994-06-30 | 1997-02-18 | Digital Equipment Corporation | Paddleless molded plastic semiconductor chip package |
| US5776800A (en) * | 1994-06-30 | 1998-07-07 | Hamburgen; William Riis | Paddleless molded plastic semiconductor chip package |
| US6333212B1 (en) | 1995-08-25 | 2001-12-25 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100477020B1 (ko) | 멀티 칩 패키지 | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5646831A (en) | Electrically enhanced power quad flat pack arrangement | |
| US20020175401A1 (en) | Semiconductor package with stacked chips | |
| US8106494B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
| US6396142B1 (en) | Semiconductor device | |
| WO2006044804A2 (en) | Multi chip leadframe package | |
| JPH07312405A (ja) | 半導体装置 | |
| JP4571320B2 (ja) | 半導体チップパッケージ | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| US6703691B2 (en) | Quad flat non-leaded semiconductor package and method of fabricating the same | |
| US20020117764A1 (en) | Lead-on-chip type of semiconductor package with embedded heat sink | |
| US10468319B2 (en) | Low-profile electronic package | |
| JPH04241444A (ja) | 半導体装置 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| JPH09139444A (ja) | 樹脂封止型半導体装置 | |
| JP2551349B2 (ja) | 樹脂封止型半導体装置 | |
| JPH11354706A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP3499655B2 (ja) | 半導体装置 | |
| KR0141945B1 (ko) | 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JPH07130932A (ja) | 半導体装置とその製造方法 | |
| KR101204741B1 (ko) | 방열판을 포함하는 반도체 패키지 및 그 제조 방법 | |
| JPH1126643A (ja) | 半導体装置 | |
| JP2003133502A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
| JPH06349983A (ja) | 半導体装置の製造方法 |