JPH11219969A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11219969A
JPH11219969A JP1141298A JP1141298A JPH11219969A JP H11219969 A JPH11219969 A JP H11219969A JP 1141298 A JP1141298 A JP 1141298A JP 1141298 A JP1141298 A JP 1141298A JP H11219969 A JPH11219969 A JP H11219969A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
lead
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1141298A
Other languages
English (en)
Inventor
Takashi Nakajima
高士 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP1141298A priority Critical patent/JPH11219969A/ja
Publication of JPH11219969A publication Critical patent/JPH11219969A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【課題】チップサイズ型の半導体装置において、半導体
チップを搭載するダイパッドを小さく形成することによ
り、パッケージの小型化が図れるように改善された半導
体装置を提供する。 【解決手段】半導体チップ（４）の大きさよりも小さい
ダイパッド（５）を設け、半導体チップ（４）とリード
（７）とが高さ方向に重なり合うように配設する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、チップサイズ型の半導体装置において、半導
体チップを搭載するダイパッドを小さく形成することに
より、パッケージの小型化が図れるように改善された半
導体装置に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、当該電
子機器を構成する電子部品の小型化が要求されている。
特に、半導体装置は、電子機器の機能中心となる部品で
あるため、内部構造が複雑であり、パッケージの大きさ
も他の電子部品に比べて大きいものが多い。
【０００３】従来、この半導体装置のパッケージの小型
化を図るため、半導体装置の外部端子となるリードの大
部分をパッケージの内部に封止し、当該リードの一部の
みをパッケージ外に露出させた半導体装置が考案されて
いる。
【０００４】このような半導体装置は、その外形が半導
体チップと同等の大きさで形成されるため、チップサイ
ズパッケージと称され、表面実装部品として回路基板上
に搭載される。
【０００５】図１０は、従来のチップサイズ型半導体装
置の内部構造を示す上面図である。同図に示すように、
従来のチップサイズ型半導体装置は、当該装置の機能部
となる半導体チップ４と、当該半導体チップ４の入出力
端子となる複数の電極パッド３と、半導体チップ４を載
置するダイパッド５と、ダイパッド５を四隅から支持す
るサポートバー６と、電極パッド３に対応して設けら
れ、半導体装置の外部端子となる複数のリード７と、電
極パッド３とリード７とを相互に対応させて電気的に接
続するワイヤー２と、これらを封止しパッケージを形成
するモールド樹脂１とを具備し、リード７の底面をモー
ルド樹脂１から露出させた状態で形成される。
【０００６】このように、従来のチップサイズ型半導体
装置では、リード７をモールド樹脂１内に設けることに
より、パッケージの小型化が図られている。
【０００７】
【発明が解決しようとする課題】しかし、上述したよう
な従来のチップサイズ型半導体装置では、図１０に示す
ように、ダイパッド５やリード７を設けるスペースが必
要であるため、当該スペース分だけ、パッケージの形状
が半導体チップ４よりも大きくなる。この様子を図１１
を使用して説明する。
【０００８】図１１は、図１０に示す従来のチップサイ
ズ型半導体装置のＣ−Ｃ’断面の構造を示す断面図であ
る。同図に示すように、従来の半導体装置では、ワイヤ
ーの湾曲に最低要する０．３ｍｍを前提として構成した
場合、半導体チップ４の側端面とダイパッド５の端面と
の間に０．５ｍｍ以上、ダイパッド５の端部とリード７
の先端との間に０．１ｍｍ以上、ワイヤー２のボンディ
ング領域として０．３ｍｍ以上、当該ボンディング領域
からモールド樹脂１の境界部までに０．１ｍｍ以上の距
離が設けられていた。
【０００９】即ち、従来の半導体装置では、半導体チッ
プ４の端面からモールド樹脂１の境界部までの距離とし
て最低１．０ｍｍ以上の距離が必要であったため、小型
化を図ることが困難であった。
【００１０】そこで、本発明は、チップサイズ型の半導
体装置において、半導体チップを搭載するダイパッドを
小さく形成することにより、パッケージの小型化が図れ
るように改善された半導体装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、半導体チップと、該半導体
チップを封止するモールド樹脂と、該半導体チップの表
面に形成され、該半導体チップの入出力端子となる電極
パッドと、該半導体チップを載置するダイパッドと、前
記モールド樹脂から一部露出して配設され、該露出部が
外部端子となるリードと、該電極パッドと該リードとを
接続するワイヤーとを具備する半導体装置において、前
記半導体チップは、前記リードの一部と高さ方向に重な
り合って載置されることを特徴とする。
【００１２】また、請求項２記載の発明は、請求項１記
載の発明において、前記ダイパッドは、前記半導体チッ
プの底面以下の大きさを有することを特徴とする。
【００１３】また、請求項３記載の発明は、請求項１ま
たは請求項２記載の発明において、前記リードは、前記
露出部と反対側の面に、前記ワイヤーが接続されるワイ
ヤー接続領域を有し、前記ダイパッドは、前記ワイヤー
接続領域が属する面に対し、高さ方向に段差を有して形
成され、前記リードと前記半導体チップとは、少なくと
もその一部が高さ方向に重なり合って位置することを特
徴とする。
【００１４】また、請求項４記載の発明は、請求項１ま
たは請求項２記載の発明において、前記ダイパッドは、
前記リードと同じ高さで形成されることを特徴とする。
【００１５】また、請求項５記載の発明は、請求項４記
載の発明において、前記半導体チップは、前記ダイパッ
ドの面積を超えない範囲で塗布された導電性接着剤上に
載置されることを特徴とする。
【００１６】また、請求項６記載の発明は、請求項４ま
たは請求項５記載の発明において、前記半導体チップ
は、絶縁膜を介して前記ダイパッド上に載置されること
を特徴とする。
【００１７】また、請求項７記載の発明は、請求項６記
載の発明において、前記絶縁膜は、前記半導体チップの
底面と同一の面積で形成されることを特徴とする。
【００１８】また、請求項８記載の発明は、請求項４ま
たは請求項５記載の発明において、前記半導体チップ
は、前記リードとの間に絶縁膜を介して、前記ダイパッ
ドとの間に導電性接着剤を介して載置されることを特徴
とする。
【００１９】
【発明の実施の形態】以下、本発明に係る半導体装置の
一実施の形態を添付図面を参照して詳細に説明する。
【００２０】まず、図１を使用して本発明の概要を説明
する。
【００２１】図１は、本発明に係る半導体装置の内部構
造を示す上面図である。
【００２２】本発明は、同図に示すように、半導体チッ
プ４の大きさよりも小さいダイパッド５を設け、半導体
チップ４とリード７とが高さ方向に重なり合うように配
設することにより、前述した課題を解決するものであ
る。
【００２３】以下、本発明の内容をさらに詳細に説明す
る。
【００２４】図１に示す半導体装置は、当該装置の機能
部となる半導体チップ４と、当該半導体チップ４の入出
力端子となる複数の電極パッド３と、半導体チップ４を
載置するダイパッド５と、ダイパッド５を四隅から支持
するサポートバー６と、サポートバー６に接続され、幅
広の形状で形成された放熱部８と、放熱部８の中に形成
された樹脂充填孔９と、電極パッド３に対応して設けら
れ、半導体装置の外部端子となる複数のリード７と、電
極パッド３とリード７とを相互に対応させて電気的に接
続するワイヤー２と、これらを封止しパッケージを形成
するモールド樹脂１とを具備し、リード７および放熱部
８の底面をモールド樹脂１から露出させた状態で形成さ
れる。
【００２５】図２は、図１に示す半導体装置のＡ−Ａ’
断面の構造を示す断面図である。同図に示すように、半
導体チップ４を搭載するダイパッド５は、当該半導体チ
ップ４よりも小さく形成され、半導体チップ４がリード
７の先端と高さ方向に重なり合うように配設される。
【００２６】このように配設することにより、ワイヤー
２の折曲に要する半導体チップ４の端面からの距離０．
３ｍｍを考慮して構成した場合、ワイヤー２のボンディ
ングに要する０．３ｍｍと、当該ボンディング領域から
モールド樹脂の境界部までの０．１ｍｍを確保すればチ
ップサイズパッケージを構成することができる。
【００２７】尚、同図では、ダイパッド５が半導体チッ
プ４の内側に収まるように、当該ダイパッド５の水平方
向の長さが当該半導体チップ４の水平方向の長さよりも
短く構成されているが、当該ダイパッド５の水平方向の
長さを当該半導体チップ４の水平方向の長さと略同等で
構成してもパッケージの小型化を図ることができる。
【００２８】また、ダイパッド５の水平方向の長さは、
半導体チップ４の搭載に支障をきたさない範囲におい
て、図２に示すのもよりも短く構成してもよい。
【００２９】さらに、半導体チップ４を固着する際に使
用される接着剤の流れだしを防止するため、ダイパッド
５にスリットを入れたり、ダイパッド５を所定形状に分
割して構成してもよい。このようなスリットおよびダイ
パッドの分割構成は、熱応力の緩和にも寄与する。
【００３０】このように、半導体チップ４をリード７の
先端と高さ方向に重ね合わせて配設することにより、パ
ッケージの幅を半導体チップ４の幅に限りなく近づける
ことができる。
【００３１】図３は、図１に示す半導体装置のＢ−Ｂ’
断面の構造を示す断面図である。同図に示すように、半
導体チップ４が載置されるダイパッド５と、サポートバ
ー６と、放熱部８は、同一の部材で一体形成されてお
り、ダイパッド５および放熱部８に対してサポートバー
６を折曲させることにより、ダイパッド５と放熱部８と
の間に段差を形成している。
【００３２】ここで、放熱部８は、図１に示すように、
サポートバー６よりも幅広に形成され、その底面が外部
に露出している。このように形成された放熱部８は、半
導体チップ４で発生した熱を当該露出した部分から外部
に放出する。
【００３３】また、放熱部８の中央には、モールド樹脂
１を充填するための樹脂充填孔９が形成されており、こ
の樹脂充填孔９には、同図に示すように、モールド樹脂
１が充填される。これにより、放熱部８とモールド樹脂
との密着性がよくなり、当該放熱部８のパッケージから
の剥離が防止される。
【００３４】本発明に係る半導体装置は、以上説明した
ように構成されるが、この構成に周知の技術を組み合わ
せて、パッケージの小型化以外の効果を奏するように構
成してもよい。以下にその例を示す。
【００３５】図４は、図２に示すリード７の先端を折曲
させた場合のＡ−Ａ’断面の構造を示す断面図である。
同図に示すように、リード７の先端を折曲させれば、リ
ード７のモールド樹脂１に対する密着性を向上させるこ
とができる。
【００３６】図５は、図２に示すリード７に樹脂充填孔
９を設けた場合のＡ−Ａ’断面の構造を示す断面図であ
る。同図に示すように、リード７内にモールド樹脂１充
填用の充填孔を設ければ、上記と同様にリード７のモー
ルド樹脂１に対する密着性を向上させることができる。
尚、樹脂充填孔の位置、大きさ、数は適宜変更可能であ
る。
【００３７】図６は、図２に示すリード７の先端に切欠
を設けた場合のＡ−Ａ’断面の構造を示す断面図であ
る。同図に示すように、リード７の先端に切欠を設ける
ことによっても、リード７のモールド樹脂１に対する密
着性を向上させることができる。
【００３８】上記の他にも、リード７の表面にディンプ
ル加工を施す場合等、モールド樹脂に対するリード７の
接触面積を増やすことにより、モールド樹脂との密着性
を高めることができる。
【００３９】また、リード７の一部をパッケージから露
出させ、この露出したリード７の先端を上方へ折曲させ
たり、リード７に孔を開けることにより、実装時のブリ
ッジ等を防止し回路基板への実装性を向上させるように
構成してもよい。
【００４０】また、半導体チップ４の表面を一部パッケ
ージから露出させ、放熱性を向上させる構成等の本発明
の範囲を逸脱しない範囲で適宜変更して構成してもよ
い。
【００４１】また、上記実施形態では、サポートバー６
をダイパッド５の四隅にそれぞれ４本設けることによ
り、ダイパッド５が支持されるように構成したが、２本
のサポートバー６でダイパッド５が支持されるように構
成してもよい。
【００４２】以上説明した本発明に係る半導体装置の製
造方法を図１を使用して簡単に説明する。
【００４３】ダイパッド５、サポートバー６、リード
７、放熱部８および樹脂充填孔９は、リードフレームと
して一体形成する。このリードフレームは、４２アロイ
などの鉄系または銅系の薄板を図１に示す形状に打ち抜
くことにより形成される。
【００４４】その後、ダイパッド５の部分をプレスし
て、当該ダイパッド５とリード７との間に、図２に示す
ような段差を形成する。
【００４５】その後、ダイパッド５の表面に銀ペースト
等の接着剤を塗布し、当該塗布部分に半導体チップ４を
載置する。
【００４６】そして、ボンディングツールを使用して、
半導体チップ４に形成された電極パッド３とリード７と
をワイヤーで接続する。
【００４７】その後、ボンディングが終了した半導体チ
ップ４およびリードフレームをモールド用の金型に収容
し、当該金型にモールド樹脂を充填してパッケージを形
成する。
【００４８】最後に、リードフレームの不要な部分を切
断して、本発明に係る半導体装置を得る。
【００４９】次に、本発明の第２の実施形態を図７およ
び図８を使用して説明する。
【００５０】図７は、本発明の第２の実施形態に係る半
導体装置の構造を示す断面図である。
【００５１】図７に示す半導体装置は、前述した図１お
よび図２に示す半導体装置と異なり、半導体チップが載
置されるダイパッド５をリード７と同じ高さで形成した
ものである。その他の構成は、図１および図２に示す半
導体装置と同じである。
【００５２】この図７に示す半導体装置は、Ａ１９４等
の銅系材料を打ち抜いてリードフレームを形成し、当該
リードフレームのダイパッド上に半導体チップ４を載置
することにより形成される。ここで、リードフレームの
材料としてＡ１９４等の銅系材料を使用するのは、Ａ１
９４等の銅系材料の熱膨張係数がプリント基板の熱膨張
係数に近いためである。このように構成することによ
り、プリント基板から受ける熱応力を小さくすることが
できる。もっとも、リードフレームの材料としてＡ４２
等の鉄系の材料を使用して構成してもよい。
【００５３】尚、ダイパッド５の表面には、半導体チッ
プ４が銀ペースト等の導電性接着剤１１により載置され
るが、この際ダイパッド５からの導電性接着剤１１の漏
れ、はみ出しを防止するため、導電性接着剤１１はダイ
パッド５の面積を超えない領域に塗布する。ここで、ダ
イパッド５と半導体チップ４との間に導電性接着剤１１
が存在しない部分には、樹脂封止工程を経た後、モール
ド樹脂１が充填された状態となり、この充填されたモー
ルド樹脂１が接着剤として機能する。また、この導電性
接着剤１１は、リード７と半導体チップ４との接触を防
止するため、十分な厚さをもって構成される。
【００５４】このように、ダイパッド５をリード７と同
じ高さで形成することにより、パッケージの高さをより
薄くすることができるとともに、ダイパッドをプレスす
る工程が不要となるため、リードフレームの製造工程を
簡略化することができる。
【００５５】また、半導体チップ４とダイパッド５との
間に導電性接着剤１１を介在させることにより、半導体
チップ４から発生する熱がダイパッド５側に逃げやすく
なるため、放熱特性のよい半導体装置を得ることができ
る。
【００５６】図８は、半導体チップ４の底面に対応して
形成された絶縁膜１０を介して、該半導体チップ４が搭
載される場合の例を示す断面図である。同図に示す半導
体装置は、半導体チップ４のリード７に対する絶縁性を
向上させるため、リードフレームとの間に半導体チップ
４の底面と同一の面積を有する絶縁膜１０を介在させた
ものである。この絶縁膜１０としては、２０〜１００μ
ｍの高さの絶縁性テープを使用することが好ましい。
【００５７】このように、半導体チップ４とリード７と
の間に絶縁膜１０を介在させることにより、当該半導体
チップ４と当該リード７間の絶縁性を向上させることが
できるとともに、リード７の平坦性を保持することがで
きる。
【００５８】この図８に示す半導体装置を製造する場合
には、ウエハーから半導体チップ４を分離するダイシン
グが行われる前に当該ウエハーの裏面全体に絶縁膜を貼
着しておき、ダイシングが行われる際に、個々の半導体
チップ４を当該ウエハーに貼着した絶縁膜とともに切断
分離し、この切断分離によって得られた半導体チップ４
を当該半導体チップ４の裏面に貼着した絶縁膜１０とと
もにダイパッド５上に載置する。
【００５９】このように、半導体チップ４の底面と同じ
大きさで形成された絶縁膜１０を介して半導体チップ４
を載置する構成とすることにより、半導体チップ４とリ
ード７とを絶縁する絶縁膜１０の貼着工程を簡易にする
ことができる。
【００６０】尚、上記絶縁膜１０は、リード７あるいは
ダイパッド５上に予め貼着し、当該貼着した絶縁膜１０
上に半導体チップ４を載置するように構成してもよい。
【００６１】また、図８に示す例では、絶縁膜１０の形
状を半導体チップ４の底面と同一としたが、ワイヤー２
の配設に影響を与えない範囲で、半導体チップ４の底面
よりも大きい絶縁膜１０を使用してもよし、半導体チッ
プ４の底面よりも小さい絶縁膜１０を使用してもよい。
【００６２】図９は、リード７との間に絶縁膜１０を、
ダイパッド５との間に導電性接着剤１１を介在させて半
導体チップ４をリードフレーム上に載置した場合の構成
を示す断面図である。同図に示す半導体装置は、リード
７との間の絶縁性および半導体チップ４の放熱性を考慮
して構成される。
【００６３】この半導体装置は、同図に示すように、リ
ード７上には絶縁性テープ等の絶縁膜１０が貼着され、
この絶縁膜１０に形成された開口部１２内には、銀ペー
スト等の導電性接着剤１１が塗布される。そして、この
導電性接着剤１１上に半導体チップ４が載置される。こ
のとき、半導体チップ４の底面とダイパッド５とは導電
性接着剤１１によって接続された状態となる。 ここ
で、上記絶縁膜１０は、少なくとも半導体チップ４とリ
ード７とが重なる部分に設けられればよく、上記構成の
他、リードフレームの表面をドライフィルムで覆い、当
該ドライフィルムのダイパッド５を覆う部分に開口部１
２を形成し、その上に導電性接着剤を塗布して半導体チ
ップ４を載置するように構成してもよい。
【００６４】このように、リード７との間に絶縁膜１０
を、ダイパッド５との間に導電性接着剤１１を介在させ
て半導体チップ４をリードフレーム上に載置することに
より、リード７との間の絶縁性および半導体チップ４の
放熱性を向上させることができる。
【００６５】尚、上記導電性接着剤１１は、リード７と
の短絡を防止するため、絶縁膜１０の面積を超えない範
囲に塗布する。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
チップサイズ型の半導体装置において、半導体チップを
搭載するダイパッドを小さく形成することにより、パッ
ケージの小型化が図れるように改善された半導体装置を
提供することができる。
【００６７】また、半導体チップ４をリード７の先端と
高さ方向に重ね合わせて配設することにより、パッケー
ジの幅を半導体チップ４の幅に限りなく近づけることが
できる。
【００６８】また、ダイパッド５をリード７と同じ高さ
で形成することにより、パッケージの高さをより薄くす
ることができるとともに、ダイパッドをプレスする工程
が不要となるため、リードフレームの製造工程を簡略化
することができる。
【００６９】また、半導体チップ４とダイパッド５との
間に導電性接着剤１１を介在させることにより、半導体
チップ４から発生する熱がダイパッド５側に逃げやすく
なるため、放熱特性のよい半導体装置を得ることができ
る。
【００７０】また、半導体チップ４とリード７との間に
絶縁膜１０を介在させることにより、当該半導体チップ
４と当該リード７間の絶縁性を向上させることができる
とともに、リード７の平坦性を保持することができる。
【００７１】また、半導体チップ４の底面と同じ大きさ
で形成された絶縁膜１０を介して半導体チップ４を載置
する構成とすることにより、半導体チップ４とリード７
とを絶縁する絶縁膜１０の貼着工程を簡易にすることが
できる。
【００７２】また、リード７との間に絶縁膜１０を、ダ
イパッド５との間に導電性接着剤１１を介在させて半導
体チップ４をリードフレーム上に載置することにより、
リード７との間の絶縁性および半導体チップ４の放熱性
を向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の内部構造を示す上面
図。
【図２】図１に示す半導体装置のＡ−Ａ’断面の構造を
示す断面図。
【図３】図１に示す半導体装置のＢ−Ｂ’断面の構造を
示す断面図。
【図４】図２に示すリード７の先端を折曲させた場合の
Ａ−Ａ’断面の構造を示す断面図。
【図５】図２に示すリード７に樹脂充填孔９を設けた場
合のＡ−Ａ’断面の構造を示す断面図。
【図６】図２に示すリード７の先端に切欠を設けた場合
のＡ−Ａ’断面の構造を示す断面図。
【図７】本発明の第２の実施形態に係る半導体装置の構
造を示す断面図。
【図８】半導体チップ４の底面に対応して形成された絶
縁膜１０を介して、該半導体チップ４が搭載される場合
の例を示す断面図。
【図９】リード７との間に絶縁膜１０を、ダイパッド５
との間に導電性接着剤１１を介在させて半導体チップ４
をリードフレーム上に載置した場合の構成を示す断面
図。
【図１０】従来のチップサイズ型半導体装置の内部構造
を示す上面図。
【図１１】図１０に示す従来のチップサイズ型半導体装
置のＣ−Ｃ’断面の構造を示す断面図。
【符号の説明】
１…モールド樹脂、２…ワイヤー、３…電極パッド、４
…半導体チップ、５…ダイパッド、６…サポートバー、
７…リード、８…放熱部、９…樹脂充填孔、１０…絶縁
膜、１１…導電性接着剤、１２…開口部。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップを封止
    するモールド樹脂と、該半導体チップの表面に形成さ
    れ、該半導体チップの入出力端子となる電極パッドと、
    該半導体チップを載置するダイパッドと、前記モールド
    樹脂から一部露出して配設され、該露出部が外部端子と
    なるリードと、該電極パッドと該リードとを接続するワ
    イヤーとを具備する半導体装置において、 前記半導体チップは、 前記リードの一部と高さ方向に重なり合って載置される
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記ダイパッドは、 前記半導体チップの底面以下の大きさを有することを特
    徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記リードは、 前記露出部と反対側の面に、前記ワイヤーが接続される
    ワイヤー接続領域を有し、 前記ダイパッドは、 前記ワイヤー接続領域が属する面に対し、高さ方向に段
    差を有して形成され、 前記リードと前記半導体チップとは、 少なくともその一部が高さ方向に重なり合って位置する
    ことを特徴とする請求項１または請求項２記載の半導体
    装置。
  4. 【請求項４】 前記ダイパッドは、 前記リードと同じ高さで形成されることを特徴とする請
    求項１または請求項２記載の半導体装置。
  5. 【請求項５】 前記半導体チップは、 前記ダイパッドの面積を超えない範囲で塗布された導電
    性接着剤上に載置されることを特徴とする請求項４記載
    の半導体装置。
  6. 【請求項６】 前記半導体チップは、 絶縁膜を介して前記ダイパッド上に載置されることを特
    徴とする請求項４または請求項５記載の半導体装置。
  7. 【請求項７】 前記絶縁膜は、 前記半導体チップの底面と同一の面積で形成されること
    を特徴とする請求項６記載の半導体装置。
  8. 【請求項８】 前記半導体チップは、 前記リードとの間に絶縁膜を介して、前記ダイパッドと
    の間に導電性接着剤を介して載置されることを特徴とす
    る請求項４または請求項５記載の半導体装置。
JP1141298A 1997-11-28 1998-01-23 半導体装置 Pending JPH11219969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1141298A JPH11219969A (ja) 1997-11-28 1998-01-23 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-328229 1997-11-28
JP32822997 1997-11-28
JP1141298A JPH11219969A (ja) 1997-11-28 1998-01-23 半導体装置

Publications (1)

Publication Number Publication Date
JPH11219969A true JPH11219969A (ja) 1999-08-10

Family

ID=26346825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1141298A Pending JPH11219969A (ja) 1997-11-28 1998-01-23 半導体装置

Country Status (1)

Country Link
JP (1) JPH11219969A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151625A (ja) * 2000-08-31 2002-05-24 Hitachi Ltd 半導体装置及びその製造方法
JP2011049604A (ja) * 2000-08-31 2011-03-10 Elpida Memory Inc 半導体装置の製造方法
JP2019047112A (ja) * 2017-09-04 2019-03-22 ローム株式会社 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151625A (ja) * 2000-08-31 2002-05-24 Hitachi Ltd 半導体装置及びその製造方法
JP2011049604A (ja) * 2000-08-31 2011-03-10 Elpida Memory Inc 半導体装置の製造方法
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
JP2019047112A (ja) * 2017-09-04 2019-03-22 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US6153924A (en) Multilayered lead frame for semiconductor package
JP2811170B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR100263514B1 (ko) 히트싱크를구비한수지밀봉형반도체장치및그의제조방법
JP2569939B2 (ja) 樹脂封止型半導体装置
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2895920B2 (ja) 半導体装置及びその製造方法
TWI292213B (ja)
US20080073763A1 (en) Semiconductor device and method of manufacturing the same
KR0157857B1 (ko) 반도체 패키지
JP2905609B2 (ja) 樹脂封止型半導体装置
JPH0661372A (ja) ハイブリッドｉｃ
JPH11219969A (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH0563113A (ja) 樹脂封止型半導体装置
JP2682200B2 (ja) 半導体装置
JP2000150725A (ja) 半導体装置およびその製造方法
JP2661115B2 (ja) Ｉｃカード
JP2503029B2 (ja) 薄型構造の半導体装置の製造方法
JP3172393B2 (ja) 混成集積回路装置
JP3082507U (ja) ダブルサイドチップパッケージ
JPH11260972A (ja) 薄型半導体装置
JPH05144985A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040309