JP4669166B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4669166B2 JP4669166B2 JP2001211771A JP2001211771A JP4669166B2 JP 4669166 B2 JP4669166 B2 JP 4669166B2 JP 2001211771 A JP2001211771 A JP 2001211771A JP 2001211771 A JP2001211771 A JP 2001211771A JP 4669166 B2 JP4669166 B2 JP 4669166B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- package
- tab
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 198
- 238000005520 cutting process Methods 0.000 claims description 109
- 229920005989 resin Polymers 0.000 claims description 109
- 239000011347 resin Substances 0.000 claims description 109
- 239000000725 suspension Substances 0.000 claims description 101
- 238000007747 plating Methods 0.000 claims description 40
- 238000007789 sealing Methods 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 description 64
- 238000000034 method Methods 0.000 description 38
- 238000000465 moulding Methods 0.000 description 32
- 229910000679 solder Inorganic materials 0.000 description 26
- 230000002265 prevention Effects 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 18
- 238000004080 punching Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 238000012546 transfer Methods 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 239000002131 composite material Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 10
- 238000001721 transfer moulding Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910052763 palladium Inorganic materials 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000011109 contamination Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000006748 scratching Methods 0.000 description 3
- 230000002393 scratching effect Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020994 Sn-Zn Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910009069 Sn—Zn Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003028 elevating effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- -1 for example Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
- H05K3/3426—Leaded components characterised by the leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はリードフレームを用いた樹脂封止型半導体装置の製造技術に関し、特に、ＳＯＮ（Small Outline Non-Leaded Package），ＱＦＮ（Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装面側に露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体チップを固定するためのタブと呼称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記タブはリードフレームの枠部分から延在するタブ吊りリードによって支持されている。
【０００３】
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して封止体（パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードをフレームから切断する。
【０００４】
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの実装面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造が知られている。この半導体装置は、パッケージの実装面の両側縁にリードが露出するＳＯＮや、四角形状のパッケージの実装面の４辺側にリードが露出するＱＦＮが知られている。
【０００５】
ＳＯＮについては、特開平１０−３４６９９号公報や特開平１０−７０２１７号公報に記載されている。前者には、半導体装置の製造における樹脂封止時に、樹脂ばり（レジンバリ）が発生しないように金型面を柔軟性及び耐熱性を有するリリースフィルムで被覆して樹脂封止を行う技術が開示されている。
【０００６】
後者には、リード間のモールド樹脂表面に断面略円弧状の溝を設けて、リード間の絶縁距離を長く確保したり、リード露出面上で発生する樹脂バリを防止する技術が開示されている。
【０００７】
また、特開平１０−２７０６０３号公報には、ボールグリッドアレイ半導体装置のように基板（ガラスエポキシ樹脂などからなる樹脂基板）の表面に半導体チップが固定され、基板の裏面に格子状に外部電極が設けられ、基板の表面には前記半導体チップ等を覆う樹脂パッケージで覆われる半導体装置（エリアパッケージ型半導体装置）とその製法が開示されている。この半導体装置は基板に１列に並んで複数設けられている。
【０００８】
そして、基板を重ねた際、前記電極に傷が付かないように、前記パッケージの少なくとも２隅の基板上には樹脂パッケージの高さよりも高い突起部を設けて、電極面が前記樹脂パッケージに接触しないようにしている。
【０００９】
前記突起部は、基板の長手方向に交差する方向に、２個形成しないと、基板を重ねた際の電極の保護にはならない。
【００１０】
【発明が解決しようとする課題】
半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるＳＯＮやＱＦＮ等のノンリード型半導体装置が使用されている。
【００１１】
ノンリード型半導体装置は、パッケージの実装面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるＳＯＰ（Small Outline Package)やＱＦＰ（Quad Flat Package)等の半導体装置に比較して、実装面積が小さい。このため、リード（外部電極端子）の表面に異物が付着したり、傷が付いたりすると、実装の信頼性が低くなる。
【００１２】
図３４乃至図３６は、マザーボード等の配線基板５０にノンリード型半導体装置１を実装させた状態を示す一部の模式図であり、ノンリード型半導体装置１のパッケージ２の実装面３に露出したリード（外部電極端子）４が、配線基板５０の図示しないランド５２上に接合材（ソルダー）５１を介して接合された状態を示すものである。リード４の表面、即ち実装面にはソルダーの濡れ性（ソルダビリティ）を高めるべく、メッキ膜５４が設けられている。図ではメッキ膜５４は黒い太い線で示してある。メッキ膜５４は、鉛と錫による半田膜、または鉛をソルダーとして使用しないためのパラジウムメッキ膜等で形成されている。
【００１３】
先付けメッキと呼称し、パラジウムメッキ膜はリードフレームの状態で既にメッキされている。また、後付けメッキと称して前記半田膜はモールド後にメッキされる。半田膜の場合、ソルダーは半田が使用される。また、パラジウムメッキ膜の場合は、鉛を含まないソルダー、例えば、Ｓｎ−ＺｎやＳｎ−Ａｇ等が使用される。
【００１４】
図３４は実装異常が発生していない正常な実装形態を示すものである。例えば、ソルダー５１としての半田はリード４の実装面側全体に亘って濡れるとともに、リード４の外端面に高くフィレット５５が形成され、外部からも半田のソルダビリティが良好であることが分かる。
【００１５】
図３５に示すように、リード４の表面（露出面）に異物５６が付着していると、付着部分では電気的接続がなされなくなり、導通不良となりやすい。
【００１６】
図３６に示すように、リード４の表面（露出面）に傷が付きメッキ膜５４が無くなっている部分はソルダー５１が付かなくなり、接続面積の減少から導通不良となりやすい。図３６では、傷がついてメッキ膜５４が剥離した部分をリード４の外端側としてあることから、フィレットが形成されず、接続不良を目視することもできるが、傷が内部である場合は、外部からは見えず、導通不良の確認はできなくなる。これは実装の信頼性低下を引き起こす。
【００１７】
このようにノンリード型半導体装置では、リードの実装面に異物が付着することや、リードの実装面に傷が付いてメッキ膜が剥離することは避けなくてはならない。これは、ノンリード型半導体装置の製造時においても同様である。
【００１８】
本出願人においては、金属製のマトリクス型リードフレームを用いてＱＦＮやＳＯＮ等のノンリード型半導体装置を製造している。マトリクス型リードフレームは、リードフレームの一単位パターン（以下単位リードフレームパターンと称す）を縦横に沿って複数行及び複数列となるように配置したものである。そしてこのマトリクス型リードフレームの各単位リードフレームパターンそれぞれに１個のノンリード型半導体装置を製造するものである。即ち、各単位リードフレームパターンの中央部分に半導体チップを固定した後、この半導体チップの電極とリード内端を導電性のワイヤで接続し、その後半導体チップやワイヤ等を片面モールドしてパッケージを形成する。
【００１９】
ところで、本出願人にあっては、マトリクス型リードフレームを使用したノンリード型半導体装置の製造において、各単位リードフレームパターン部分にそれぞれパッケージを形成した後、マトリクス型リードフレームの保管や切断装置へのローディング時、マトリクス型リードフレームを順次重ね合わせて取り扱っている。
【００２０】
この場合、絶縁性樹脂で形成されるパッケージ上にリードフレームが重ねられる。そして、時には実装面となるリードフレーム面が前記パッケージ上に重ねられることもあり、この際に実装面となるリードフレーム面が汚れたり、傷が付いたりすることもある。
【００２１】
そこで、本発明者は、実装面となるリードフレーム面が下方のリードフレームに形成されたパッケージ上に接触することがないように、パッケージよりも高さが高い接触防止体を形成することを考えた。そして、この接触防止体を、パッケージを形成するモールド金型のキャビティに連なるフローキャビティ部分で形成することを考えた。
【００２２】
即ち、フローキャビティはキャビティ内の空気がキャビティ内に残留するのを防止するために設けられるものである。そこで、フローキャビティの高さ（深さ）をキャビティの高さ（深さ）よりも高くし、このフローキャビティで硬化したレジンで前記接触防止体を形成する。
【００２３】
一方、ボールグリッドアレイ半導体装置における外部電極を傷付けないようにする技術として、前述のように、特開平１０−２７０６０３号公報に記載された技術が知られている。
【００２４】
しかし、この技術は、そのままマトリクス型リードフレーム使用のノンリード型半導体装置の製造には適用でき難いことが分かった。
【００２５】
即ち、特開平１０−２７０６０３号公報に記載されたボールグリッドアレイ半導体装置の製法では、細長の基板の長手方向に沿って一列に四角形の樹脂パッケージを形成して半導体装置を形成する技術である。そして、実施形態としては、四角形のキャビティの１隅から樹脂を注入して樹脂パッケージを形成するとともに、残りの２乃至３隅に突起部を形成するものである。トランスファモールドの金型のエアベントに溜り部を設け、この溜り部で硬化した樹脂で樹脂パッケージの高さより高い突起部を形成するものである。
【００２６】
マトリクス型リードフレームは、リードフレームの縦横に沿ってｎ行ｍ列の数のパッケージを形成する。従って、従来のボールグリッドアレイ半導体装置の製造技術をそのまま適用すると、モールド時、ｍ×ｎ個のキャビティと、２乃至３×ｍ×ｎ個の溜り部に樹脂を流入させてそれぞれパッケージと突起部を形成しなければならなくなり、キャビティに連なるランナーに送り込む樹脂量が大幅に多くなる。
【００２７】
この結果、ポット部より遠いキャビティ程樹脂が充填されるまでに時間がかかり、樹脂粘度が高くなり、樹脂の流れによってワイヤが流されて傾き、隣接するリードや電極に接触してショート不良を発生させる頻度が高くなる。
【００２８】
特開平１０−２７０６０３号公報に記載された技術は、ガラスエポキシ樹脂などの樹脂製の基板に半導体チップの電極をフェイスダウンボンディングによって接続した構造であることから、ワイヤ流れによるショート不良の問題は考える必要がないのである。
【００２９】
また、従来製法では、注入樹脂量の増大と、注入圧力の増大から、トランスファモールド装置の能力増大を図らねばならなくなり、トランスファモールド装置のコストが上昇し、半導体装置の製造コストが高くなる。
【００３０】
また、従来製法では、１パッケージに対して２乃至３個の突起部を形成するため、レジンの使用量が多くなり、半導体装置の製造コストが高くなる。
【００３１】
また、キャビティの２乃至３個の溜り部を配置する従来の構成を、マトリクス型リードフレームに適用した場合、溜り部形成のためリードフレームが大きくなる。特開平１０−２７０６０３号公報に記載された技術は、パッケージの少なくとも２隅の基板上に突起部を設ける必要があり、マトリクス型リードフレームに適用した場合には単位リードフレームパターンが大きくなり、フレーム使用効率が低くなり、半導体装置の製造コストが高くなる。
【００３２】
特開平１０−２７０６０３号公報に記載された技術は、パッケージの少なくとも２隅の基板上に突起部を設ける必要があり、マトリクス型リードフレームに適用した場合にはレジンの使用量が多くなり、半導体装置の製造コストが高くなる。
【００３３】
本発明の目的は、実装性能が良好なノンリード型半導体装置を提供することにある。
【００３４】
本発明の他の目的は、外部電極端子の実装面に傷や異物付着を起こさせないノンリード型半導体装置を提供することにある。
【００３５】
本発明の他の目的は、製造コストの低減が達成できるノンリード型半導体装置を提供することにある。
【００３６】
本発明の他の目的は、品質が優れ信頼性が高い電子装置を提供することにある。
【００３７】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００３８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００３９】
（１）絶縁性樹脂からなる封止体（パッケージ）と、前記封止体の実装面に露出するリード及びタブ吊りリードとを有する半導体装置であって、前記封止体の縁に位置する前記リード及びタブ吊りリードの外端実装面側の縁は切断によるバリが存在しない。前記封止体内には半導体チップが位置するとともに、タブ吊りリードに連なるタブが封止体内に埋め込まれており、半導体チップは前記タブ吊りリードに連なるタブの固定面上に固定され、タブは半導体チップより小さく、かつリードより薄く形成され、前記半導体チップの電極と前記リードは導電性のワイヤで接続されている。前記封止体の実装面に露出する前記リード面及び前記タブ吊りリード面にはメッキ膜が形成されている。
【００４０】
このような半導体装置は以下の製造方法で製造される。即ち、枠部と、前記枠部の内方に位置するタブと、前記枠部から前記タブに向かって延在して先端部分で前記タブを支持する複数のタブ吊りリードと、前記枠部から前記タブに向かって延在する複数のリードとを含む単位リードフレームパターンを縦横に複数格子配列したマトリクス型リードフレームを用意する工程と、
前記タブの一面に半導体チップを固定する工程と、
前記半導体チップの電極と前記リードの内端を導電性のワイヤで接続する工程と、
前記半導体チップ及び前記ワイヤ並びに前記リード内端部分を片面モールドによって絶縁性樹脂からなる封止体で覆うとともに、この片面モールド時前記封止体の実装面に前記リードや前記タブ吊りリードを露出させる工程と、
前記リードや前記タブ吊りリードを切断する切断工程とを有する半導体装置の製造方法であって、
前記片面モールド時、前記パッケージの外側に前記パッケージよりも厚い接触防止体を一個形成するとともに、前記切断工程で前記接触防止体を切断除去する。
【００４１】
前記片面モールド後、メッキを行い、前記マトリクス型リードフレームの所定箇所に実装用のメッキ膜を形成する。
【００４２】
前記切断工程では、前記封止体の実装面側からパンチを突き出して前記リード及び前記タブ吊りリードをダイとパンチで切断する。
【００４３】
前記（１）の手段によれば、（ａ）パッケージを形成する際、パッケージの外側にパッケージの厚さよりも厚い接触防止体を形成することから、片面モールド後にリードフレームを重ね合わせた際、上下のリードフレームは前記接触防止体が介在することから上段のリードフレームの外部電極端子となる部分は下段のパッケージに接触しなくなり、この外部電極端子となる部分の汚染や傷発生が抑止できる。この結果、実装の信頼性が高いノンリード型半導体装置を提供することができる。
【００４４】
（ｂ）接触防止体はパッケージ当たり１個しか形成しないため、マトリクス型リードフレームの場合であっても使用するレジン量は多くはない。この結果、トランスファモールド時の注入レジン圧をそれほど高くする必要もなく、トランスファモールドの制御性が難しくなることもない。また、従来使用しているトランスファモールド装置をそのまま使用することができる。
【００４５】
（ｃ）上記（ｂ）により、トランスファモールド時の注入レジン量が多くないことから、ランナーから最後に送り込まれる最終キャビティにおいて、レジンの流れでワイヤが倒れて発生するショート不良が発生しなくなり、歩留りの向上と信頼性向上が達成できる。
【００４６】
（ｄ）上記（ｂ）により、接触防止体はパッケージ当たり１個しか形成しないため、単位リードフレームパターンのパターン寸法を小さくでき、リードフレームの使用効率を高くすることができる。
【００４７】
（ｅ）リード及びタブ吊りリードの切断時、封止体の実装面側からパンチを突き出してダイとパンチでリード及びタブ吊りリードを切断するため、封止体が存在する面側の切断縁に切断バリが発生することになり、実装面側には切断バリが発生しなくなる。この結果、製造されたノンリード型半導体装置の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【００４８】
（ｆ）上記（ａ）〜（ｅ）により、半導体装置の製造コストを低減できる。
【００４９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００５０】
（実施形態１）
図１乃至図３３は本発明の一実施形態（実施形態１）である半導体装置の製造方法に係わる図である。
【００５１】
最初に本実施形態１の半導体装置の製造方法によって製造されたノンリード型半導体装置の一例であるＱＦＮ型の半導体装置の製造について説明する。図２はＱＦＮ型の半導体装置の一部を取り除いた斜視図、図３は断面図、図４は底面図である。
【００５２】
ＱＦＮ型の半導体装置１は、図２乃至図４に示すように、絶縁性樹脂からなる封止体（パッケージ）２は偏平の四角形体（矩形体）からなるとともに、角部（隅部）は面取り加工が施されて斜面５となっている。一箇所の斜面５はパッケージ２の形成時のレジン（樹脂）を注入したゲートに連なっていた箇所であり、また、他の３箇所の斜面５はパッケージ２の成形時空気が逃げるエアーベント箇所に連なっていた箇所である。
【００５３】
また、図２及び図３に示すように、パッケージ２の側面は傾斜面となっている。この傾斜面は、モールド金型のキャビティからパッケージを抜き取る際、抜き取りを容易にするためにキャビティの側面を傾斜面にした結果によるものである。従って、図３に示すように下面となる実装面３の大きさに比較して上面６は小さくなっている。
【００５４】
パッケージ２の裏面、即ち、実装面３の周縁には、外部電極端子（リード）４が露出している。各辺において、リード４はパッケージ２の各辺に沿って所定のピッチで配置されている。また、パッケージ２の４隅、即ち、斜面５の各中央に対応する実装面３の周縁にはタブ吊りリード７が露出している（図２，図４参照）。
【００５５】
図２に示すように、リード４及びタブ吊りリード７のパッケージ２に覆われる面では、パッケージ２の立ち上がり縁２ａから外側にわずかにリード４及びタブ吊りリード７が突出する。これは、リード４及びタブ吊りリード７を切断する際のダイの受部となる部分であり、例えば、０．１ｍｍ以下となっている。各リード４の間及びタブ吊りリード７とリード４との間にはレジンバリ１０が存在するが、このレジンバリ１０もダイとパンチによって切断されるため、パッケージ２の周縁では、レジンバリ１０の縁とリード４及びタブ吊りリード７の先端縁が凸凹することなく直線的になる。
【００５６】
半導体装置１は、その製造においてシートを介在させて型締めを行った後にトランスファモールドを行うことから、実装面３はリード４やタブ吊りリード７の露出する面、即ち実装面１６よりも内側に窪む形状になる。また、本実施形態１では、トランスファモールドによる片面モールド後、リード４及びタブ吊りリード７の表面にメッキ膜を形成するため、このメッキ膜の存在によってもパッケージ２の実装面３はリード４やタブ吊りリード７の実装面１６よりも内側に引っ込む構造になる。このようにリード４やタブ吊りリード７の実装面１６よりもパッケージ２の実装面３がオフセットされた構造では、実装基板等の配線基板に半導体装置１を表面実装する場合、半田の濡れ領域が特定されるため半田実装が良好となる特長がある。
【００５７】
半導体装置１は、図３に示すように、パッケージ２内にタブ１１を有している。このタブ１１の上面には接合材１２を介して半導体チップ１３が固定されている。前記タブ１１は半導体チップ１３よりも小さい小タブとなっている。このタブ１１は前記４本のタブ吊りリード７で支持される構造になっている（図２参照）。このタブ１１とタブ吊りリード７は一体となっている。
【００５８】
また、半導体チップ１３の表面に形成された電極１４（図２参照）と、リード４の内端部分は導電性のワイヤ１５で電気的に接続されている。タブ１１、半導体チップ１３、ワイヤ１５はパッケージ２内に位置している。なお、半導体チップ１３の電極とリード４とを電気的に接続する接続手段は他の構成でもよい。
【００５９】
また、タブ吊りリード７を外部電極端子として使用する場合には、半導体チップ１３のグランド電極とタブ吊りリード７をワイヤ１５で接続してもよい。
【００６０】
図５は半導体装置１を配線基板２０に実装した断面図である。配線基板２０の一面には、前記半導体装置１の外部電極端子となるリード４やタブ吊りリード７に対応して、電極（ランド）２１が設けられている。そして、これらランド２１上に半導体装置１の外部電極端子となるリード４やタブ吊りリード７が重ねられ、かつ半田等による接合材２２を介して電気的に接続されている。
【００６１】
つぎに、具体的な半導体装置の製造について説明する。図６は本実施形態１によるＱＦＮ型の半導体装置の製造方法を示すフローチャートである。半導体装置１は、ステップ１０１〜ステップ１０８の各工程を経て製造される。
【００６２】
即ち、作業開始後、チップボンディング（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、モールド（Ｓ１０３）、メッキ（Ｓ１０４）、ゲート・フローキャビティ硬化レジン切断（Ｓ１０５）、第１次リード先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０７）、残留タブ吊りリード切断（Ｓ１０８）の各工程を経て製造され、作業は終了する。前記ゲート・フローキャビティ硬化レジン切断（Ｓ１０５）、第１次リード先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０７）、残留タブ吊りリード切断（Ｓ１０８）は、複合切断金型による切断加工である。
【００６３】
本実施形態１の半導体装置１の製造においては、図７に示すようなマトリクス構成のリードフレーム２５が用意される。このリードフレーム２５は、単位リードフレームパターン２６がＸ方向に沿って２０行、Ｙ方向に沿って５列配置され、１枚のリードフレーム２５から１００個の半導体装置１を製造することができる。リードフレーム２５の両側には、リードフレーム２５の搬送や位置決めに使用するガイド孔２７ａ〜２７ｃが設けられている。
【００６４】
また、各列の左側には、トランスファモールド時、ランナーが位置する。そこでランナー硬化レジンをエジェクターピンの突き出しによってリードフレーム２５から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔２８が設けられている。また、このランナーから分岐し、キャビティに流れるゲート部分で硬化したゲート硬化レジンをエジェクターピンの突き出しによってリードフレーム２５から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔２９が設けられている。
【００６５】
図８は単位リードフレームパターン２６を示す平面図である。単位リードフレームパターン２６は、矩形枠状の枠部３０と、この枠部３０の各辺の内側から内方に向かって延在する複数のリード４と、枠部３０の４隅から枠内方にそれぞれ延在し、中央のタブ１１を支持するタブ吊りリード７とを有するパターンになり、四角形の領域となっている。前記枠部３０は各辺でその辺方向にスリット３１が断続的に設けられ、リード４を支持する枠部部分が弾力的に変化できるようになっている。
【００６６】
図８に示すように、各リード４の内端部分及びタブ１１等を含む四角形の領域が、モールド金型によって形成されるキャビティ３２である。エジェクターピン孔２９に臨むキャビティ３２の左上の隅部には、キャビティ３２に樹脂を注入するゲート（Ｇ）が連なる。キャビティ３２の前記ゲートに対峙する右下の隅部には、図示はしないがフローキャビティ（ＦＣ）が連通しかつこのフローキャビティにはエアーベント（Ｅ）が連通するようになる。また、キャビティ３２の残りの二つの隅部（右上及び左下の隅部）にもそれぞれ図示はしないがエアーベントが連通するようになる。
【００６７】
本実施形態１では、フローキャビティで硬化した樹脂によって、パッケージよりも高さが高い接触防止体が形成される。また、この接触防止体がリードフレームから剥離しないようにリードフレームと接触防止体との接着力を高めるため、フローキャビティ（ＦＣ）が形成される枠部３０には開口部３３が設けられている。本実施形態１ではタブ吊りリード７の延長線の両側にそれぞれ一つ対称形状に設けられている。
【００６８】
右上及び左下の隅部の枠部３０には、それぞれ孔３４が設けられている。この孔３４はエアーベントと重なり、エアーベント硬化レジンが枠部３０に食い込み、エアーベント硬化レジンの脱落を防止する作用をする。
【００６９】
また、図１０及び図１１に示すように、タブ１１の裏面及びタブ１１側のタブ吊りリード７部分は所定厚さエッチング（ハーフエッチング）されて薄くなっている。例えば、リードフレームの厚さが０．２ｍｍの場合、ハーフエッチング深さは０．１１ｍｍ程度で、タブ１１の厚さは０．０９ｍｍとなる。
【００７０】
このようにすることによって、片面モールドによって形成するパッケージの実装面にタブ１１が露出しなくなる。また、このようなハーフエッチング構造は、タブ吊りリードを途中で一段高くしてタブ１１をパッケージ内に埋め込む構造に比較して、前記一段高くする分程パッケージの厚さを薄くすることができる。なお、当然ではあるが、エッチングされないタブ１１及びタブ吊りリード７の表面と、これに対応するリード４の表面は、それぞれ同一面上に位置している。
【００７１】
また、リード４の内端はエッチング処理によって傾斜している。これはパッケージからリード４が抜けることを防止するためである。
【００７２】
このようなリードフレーム２５を用いて半導体装置１が製造される。即ち、図９乃至図１１に示すように、タブ１１上に半導体チップ１３を接合材１２を介して固定（チップボンディング：Ｓ１０１）した後、図１２及び図１３に示すように、前記半導体チップ１３の電極１４とリード４の内端を導電性のワイヤ１５で電気的に接続させる（ワイヤボンディング：Ｓ１０２）。
【００７３】
つぎに、組み立てが終了したリードフレーム２５に対して片面モールドを行ってパッケージ２を形成する（モールド：Ｓ１０３）。この片面モールドはトランスファモールド装置によって行う。
【００７４】
図１４は片面モールド時のモールド金型とリードフレーム等を示す模式図である。トランスファモールド装置に取り付けるモールド金型は、下金型３５と、この下金型３５上に配置される上金型３６とからなり、両者の合わせ面（パーティング面）３５ａ，３５ｂ間に組み立てが終了したリードフレーム２５が挟まれる。図１４では、リードフレーム２５を浮かせた状態で表示したものであるが、実際は下金型３５のパーティング面３５ａ上に載置されるものである。
【００７５】
本実施形態１では、リードフレーム２５と上金型３６との間にシート３７を介在させてモールドを行うシートモールド法で片面モールドを行う。シートモールド法とは、リードフレームを上金型と下金型の間に挟持する場合に、上金型とリードフレームとの間に柔軟な樹脂シートを介在させてモールド金型の挟持力によってリードフレームの特に電極部分をシートに食い込ませた状態でレジン封止することによって、電極実装面に対してパッケージの裏面（実装面）をオフセットさせた形にする技術である。
【００７６】
上金型３６のパーティング面３６ａは、実際にはシートに皺が縒らないように部分的に溝等が設けられているが、図では平坦面になっている。そして、下金型３５のパーティング面３５ａに溶けた樹脂が流れる溝や窪みが形成されている。図１４には左から右に向かってランナー３８，ゲート３９，キャビティ３２，スルー４０及びフローキャビティ４１が並んでいる。図示はしないがフローキャビティ４１の側方にエアーベントが連通状態で配置される。また、キャビティ３２の手前及び奥側にもそれぞれエアーベントが配置されている。一例を挙げるならば、キャビティ３２の深さは０．８〜０．９ｍｍ，フローキャビティ４１の深さは１．１〜１．２ｍｍ、スルー４０の深さは０．３〜０．４ｍｍ，エアーベントの深さは２０〜３０ｎｍである。
【００７７】
図１７はモールド金型で形成されるキャビティやレジン流路とリードフレームとの相関を示す模式的平面図である。リードフレーム２５は２０行５列配置となっていることから、下金型３５のキャビティ３２もこれに対応して２０行５列配置になっている。モールドのための材料を入れるポット（カル）４２は、５個となり、各カル４２からは４本のランナー３８が延在し、各ランナー３８からは次々と５本のゲート３９が延在して行方向に並ぶ各キャビティ３２に樹脂（レジン）を案内する。
【００７８】
片面モールド時、下金型３５のパーティング面３５ａ上にリードフレーム２５を位置決めして載置し、その後上金型３６を下金型３５に重ね合わせて型締めを行う。
【００７９】
つぎに、前記ポット（カル）４２に樹脂を投入するとともに、加熱された樹脂をプランジャで加圧してランナー３８に押し出す。押し出されたレジンはランナー３８内を流れるとともに、各キャビティ３２に次々と送り込まれる。各キャビティ３２内に流入したレジンは、キャビティ内の空気を押し出しながらキャビティ３２内をレジンで充満させ、一部のレジンはスルー４０を通ってフローキャビティ４１内に流入する。キャビティ３２及びフローキャビティ４１にはエアーベントが連通状態で設けられていることから、一部のレジンは空気を押し出しながらエアーベント内に進入する。これによってキャビティ３２内には気泡（ボイド）が含まれないようになる。
【００８０】
本実施形態１では、四角形のキャビティの１隅からレジンを注入させ、対角線方向の隅部及び前記対角線の両側の隅部のエアーベントから空気を外に排出する対称形のレジン流れを発生させて片面モールドすることから、キャビティ内の空気が円滑に抜け、形成されたパッケージ２内には気泡（ボイド）が含まれなくなる。
【００８１】
レジン注入後、キュア処理が施されてレジンが硬化する。特に、ここでは、ランナー３８で硬化したものをランナー硬化レジン３８ａと呼称し、ゲート３９部分で硬化したものをゲート硬化レジン３９ａと呼称し、キャビティ３２で硬化したものをパッケージ２と呼称し、スルー４０で硬化したものをスルー硬化レジン４０ａと呼称し、フローキャビティ４１で硬化したものを接触防止体４３と呼称し、エアーベントで硬化したものをエアーベント硬化レジン４４と呼称し、リード４とリード４の間及びリード４とタブ吊りリード７との間で硬化したものをレジンバリ１０と呼称する。これら各部については、図１５，図１６，図１８乃至図２１に明示されている。
【００８２】
接触防止体４３の高さ（厚さ）は、パッケージ２の高さ（厚さ）よりも数ｍｍ高くなる。従って、図１に示すように、組立が終了したリードフレーム２５を重ね合わせた場合、半導体装置１のリード４を構成するリードフレーム部分は、接触防止体４３が上下のリードフレーム２５間に介在されるため、接触することはない。即ち、接触に起因する半導体装置１のリード４部分の汚染や傷の発生を防止することができる。図１において、Ａなる領域が半導体装置１を形成する領域である。従って、領域Ａ内のリード４の実装面１６の汚染防止や傷発生防止が重要である。
【００８３】
図１５は片面モールドによって形成されたパッケージや接触防止体等を示す断面図、図１６は片面モールドによって形成されたパッケージ等を示す他の断面における断面図、図１８は片面モールドにおいて使用した樹脂シートとパッケージ等との関係を示す拡大断面図、図１９はパッケージが形成されたリードフレームの平面図、図２０はパッケージが形成された単位リードフレームパターン部分を示す平面図、図２１は単位リードフレームパターン部分のパッケージ等を示す断面図である。
【００８４】
また、レジンがキャビティに注入されたときの圧力では、型締めによる荷重にも満たないことから、図１８に示すように、パッケージ２の実装面３はパッケージ２の実装面３側に露出するリード４やタブ吊りリード７部分の実装面１６よりも引っ込んだ、いわゆるオフセット構造になる。
【００８５】
つぎに、メッキ処理が行われる（Ｓ１０４）。このメッキ処理は、半導体装置１の実装時に使用されるものであり、パッケージ２の実装面３に露出するリード４やタブ吊りリード７の表面に、図示はしないが例えば、２０〜３０μｍ程度の厚さ形成される。このメッキ処理では、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜が形成される。このメッキ膜については、特に図示はしない。
【００８６】
片面モールド後のリードフレーム２５は、図２４に示すような状態で保管される。この場合、リードフレーム２５はマトリクス型となっていることから、パッケージ２の一隅の近傍にパッケージ２よりも背が高い接触防止体４３が位置していることから、上段のリードフレーム２５はこれら接触防止体４３によって支えられることになる。この結果、図１に示すように、半導体装置を形成する領域Ａ内のリード４の実装面１６は直接下段のリードフレーム２５に接触しなくなり、前記リード４の実装面１６の汚染や傷発生の防止が図れる。
【００８７】
つぎに、図２２に示すように、プレス機械によってゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断：Ｓ１０５〕、第１次リード先端切断〔Ｘ方向延在リード切断：Ｓ１０６〕、第２次リード先端切断〔Ｙ方向延在リード切断：Ｓ１０７〕、残留タブ吊りリード切断〔エアーベント切断：Ｓ１０８〕を行う。これら各切断は、プレス機械に取り付けた複合切断金型によって行う。
【００８８】
また、この切断工程において、リードフレーム２５は図２４に示すような状態で保管されて、供給される。
【００８９】
図２２は切断装置の切断装置６０を示す斜視図である。切断装置６０は下金型ベース６１と上金型ベース６２を有し、下金型ベース６１の四隅上面にはそれぞれ支柱６３が設けられ、前記上金型ベース６２の四隅下面には前記支柱６３に対して摺動自在に嵌合される嵌合部６４が固定されている。前記下金型ベース６１の上面中央には取付部６５が設けられ、図示しない複合切断金型のダイが取り付けられている。また、前記上金型ベース６２の下面中央には取付部６６が設けられ、図示しない複合切断金型のパンチが取り付けられている。
【００９０】
また、取付部６５上にはリードフレーム２５を案内するガイド６７が設けられている。リードフレーム２５は、裏返しにしてこのガイド６７に供給され、ガイド６７と図示しない移送機構によって左から右にピッチ送りされる。これは、リード４やタブ吊りリード７の実装面１６側からパンチで打ち抜くことによって、切断時に発生する切断バリをパッケージ２側に生じさせ、実装面１６側の切断縁には切断バリが発生しないようにして、実装時に支障を来さないようにするためである。
【００９１】
前記上金型ベース６２の上面中央には図示はしないが昇降用ラムが固定され、この昇降用ラムの上下動で取付部６６が上下動する。従って、前記昇降用ラムの降下によってダイとパンチによってリードフレーム２５の所定箇所の切断が行われる。
【００９２】
切断装置６０には、複合切断金型が組み込まれている。この複合切断金型は複数の打抜部を有する。打抜部は、図２３に示すように、矢印で示すリードフレームの移送方向（左から右に向かって）に沿って第１打抜型７０，第２打抜型７１，第３打抜型７２，第４打抜型７３が設けられている。
【００９３】
第１打抜型７０はパッケージ２の４隅から突出するタブ吊りリード７の切断箇所をコイニングして切断が容易に行えるようにするコイニング部７０ａ，付着している異物を落下させる異物案内穴部７０ｂ，ゲート硬化レジンとフローキャビティ硬化レジンを同部分のタブ吊りリード共々切断する第１打抜部７０ｃとで構成されている。前記第１打抜部７０ｃでは、図２５においてハッチングを施した部分が切断される。図２６はリード４やタブ吊りリード７を切断するダイ７５とパンチ７６を示す模式図である。打ち抜かれた切断片はそのまま下方に落下する第２打抜型７１は第１次リード先端切断を行い、例えばＸ方向に沿って延在するリード４を切断する。この切断では、図２７においてハッチングを施した部分が切断される。
【００９４】
第３打抜型７２は、第２次リード先端切断を行うリード切断部７２ａと、付着している異物を落下させる異物案内穴部７２ｂとで構成されている。前記リード切断部７２ａでは第２次リード先端切断を行い、例えばＹ方向に沿って延在するリード４を切断する。この切断では、図２８においてハッチングを施した部分が切断される。
【００９５】
第４打抜型７３は残留するタブ吊りリード７の切断を行う。従って、このタブ吊りリード７に沿って延在するエアーベントも切断する。これにより、パッケージ２部分はリードフレーム２５から離脱し、図３０に示すようなノンリード型の半導体装置１、即ちＱＦＮ型半導体装置１が製造される。前記リード４及びタブ吊りリード７の切断は、パッケージ２のつけ根で切断される。例えば、リード４やタブ吊りリード７の突出長さは０．１ｍｍ以下となる。
【００９６】
また、リード４及びタブ吊りリード７の切断時、パッケージ２の実装面側からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、封止体（パッケージ）が設けられる面側の切断縁に突出するバリ（切断バリ）が発生するが、パッケージの実装面側には切断バリが発生しない。この結果、製造したノンリード型半導体装置１の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【００９７】
また、パッケージのつけ根のリード間やリードとタブ吊りリード間には、レジンバリが発生しているが、このレジンバリもリード４及びタブ吊りリード７の切断と同時に切断される。従って、切断面はリード，タブ吊りリード及びレジンバリにより、直線的になる。
【００９８】
図３１はリード４、タブ１１及びタブ吊りリードの一部が同一平面上に位置するフラットなリードフレームを用いて製造した他の半導体装置１を示す断面図であり、図３２は前記他の半導体装置の底面図である。このような構造は、タブ１１及びタブ吊りリード７の一部がパッケージ２の実装面３に露出することから、配線基板等の実装基板に固定した場合、露出したタブ１１及びタブ吊りリード７の面が熱放散面となり、半導体チップ１３の熱をパッケージ２の外に速やかに放散できる実益がある。この結果、半導体装置１の安定動作が可能になる。なお、タブ吊りリード７のタブ１１側はハーフエッチングによって薄く形成されている。従って、この薄くなった箇所がパッケージ２の実装面３に露出しなくなる。
【００９９】
図３３はタブ吊りリード７を途中で一段階段状に折り曲げてタブ１１が浮き上がるようにしたリードフレームを使用して製造したＱＦＮ型の半導体装置１である。この図では、構造内容が分かり易いように、中央の線の右側と左側では、断面部分が異なる状態で示してある。
【０１００】
本実施形態１によれば、以下の効果を有する。
【０１０１】
（１）パッケージ２を形成する際、パッケージ２の外側にパッケージ２の厚さよりも厚い接触防止体４３を形成することから、片面モールド後にリードフレーム２５を重ね合わせた際、上下のリードフレーム２５は前記接触防止体４３が介在することから上段のリードフレーム２５の外部電極端子となる部分は下段のパッケージ２に接触しなくなり、この外部電極端子となる部分の汚染や傷発生が抑止できる。この結果、実装の信頼性が高いノンリード型半導体装置を提供することができる。即ち、外部電極端子の表面のメッキ膜も汚染されず、かつ傷が付かないことから半導体装置１の実装の信頼性が高くなる。
【０１０２】
（２）接触防止体４３はパッケージ当たり１個しか形成しないため、マトリクス型リードフレーム２５の場合であっても使用するレジン量は多くはない。この結果、トランスファモールド時の注入レジン圧をそれほど高くする必要もなく、トランスファモールドの制御性が難しくなることもない。また、従来使用しているトランスファモールド装置をそのまま使用することができる。
【０１０３】
（３）上記（２）により、トランスファモールド時の注入レジン量が多くないことから、ランナーから最後に送り込まれる最終キャビティにおいてレジンの流れでワイヤ１５が倒れて発生するショート不良が発生しなくなり、歩留りの向上と信頼性向上が達成できる。
【０１０４】
（４）上記（２）により、接触防止体４３はパッケージ当たり１個しか形成しないため、単位リードフレームパターン２６のパターン寸法を小さくでき、リードフレーム２５の使用効率を高くすることができる。
【０１０５】
（５）リード４及びタブ吊りリード７の切断時、パッケージ２の実装面３からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、実装面１６の切断縁から突出する切断バリが実装面側に発生しない。この結果、製造されたノンリード型半導体装置１の外観性が良くなるばかりでなく、バリに起因する実装不良が発生しなくなる。
【０１０６】
（６）タブ１１及びタブ１１側のタブ吊りリード７部分はハーフエッチングした構造からなることから、半導体チップ１３を固定するタブ１１の固定面と、リード４のワイヤ１５を接続する接続面は同一平面上に位置する構造となり、タブ吊りリード７を一段高くしてタブ１１を浮かす構造に比較して、浮かす寸法分低くでき、半導体装置１の高さを低くすることができる。
【０１０７】
（７）上記（１）〜（６）により、半導体装置の製造コストを低減できる。
【０１０８】
（実施形態２）
図３７乃至図５３は他の実施形態（実施形態２）である半導体装置の製造方法に係わる図である。本実施形態２の半導体装置の製造方法によって製造されたノンリード型半導体装置１は図３７乃至図３９に示すような構造になっている。図３７は一部を除去した半導体装置の斜視図、図３８は半導体装置の断面図、図３９は半導体装置の底面図である。
【０１０９】
本実施形態２によるＱＦＮ型の半導体装置１は、実施形態１のノンリード型半導体装置１において、封止体２の実装面３側をトランスファモールド時に使用したシート３７ａで被った構造になっている点が特徴であり、構成的には他の部分は実施形態１と同様である。シート３７ａは封止体２の実装面３の全域に広がるばかりでなく、その外周縁はリード４の切断による外周縁に一致するとともに、リード４とリード４の間のレジンバリ１０やリード４とタブ吊りリード７との間のレジンバリ１０の切断による外周縁と一致している。
【０１１０】
この結果、実装面３に露出するリード４やタブ吊りリード７の面はシート３７ａによって被われ、保護されることになり、リード４やタブ吊りリード７の表面は傷が付いたり異物が付着することがない。
【０１１１】
本実施形態２の半導体装置１は、図３８に示すように、リード４及びタブ吊りリード７の表面にメッキ膜８０が形成されている。メッキ膜８０は、特に限定はされないが、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜あるいは鉛を使用しないパラジウム膜等によって構成する。
【０１１２】
従って、シート３７ａを剥がすまでは、これらメッキ膜８０は傷が付いたり、異物によって汚染されることもない。シート３７ａを剥がして配線基板に実装した場合、実施形態１の場合の図５のようになる。シート３７ａを分離して直ぐに電子装置を構成する配線基板に実装すれば、リード４やタブ吊りリード７の配線基板に対する接続は確実でかつ接続の信頼性は高いものとなる。この結果、品質が優れかつ信頼性の高い電子装置を製造することができる。
【０１１３】
つぎに、本実施形態２による半導体装置の製造について説明する。図４０乃至図５３は本実施形態２の半導体装置の製造方法に係わる図である。
【０１１４】
図４０は本実施形態２によるＱＦＮ型の半導体装置の製造方法を示すフローチャートである。半導体装置１は、ステップ２０１〜ステップ２０９の各工程を経て製造される。
【０１１５】
即ち、作業開始後、リードフレームへの選択的なメッキ（Ｓ２０１）、チップボンディング（Ｓ２０２）、ワイヤボンディング（Ｓ２０３）、モールド（Ｓ２０４）、ノッチ加工（Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）の各工程を経て製造され、作業は終了する。前記ノッチ加工（Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）は、複合切断金型による切断加工である。
【０１１６】
本実施形態２において、複合切断金型による切断加工はノッチ加工（Ｓ２０５）を有するものである。このノッチ加工は、封止体２の周縁から突出するタブ吊りリード７の切断性を良好とするために、切断部分にＶ溝を形成しておき、その後のタブ吊りリード７の切断時、前記Ｖ溝底に応力集中を発生させて切断を容易にするためである。図示はしないが、複合切断金型の最初のステーションに用意してノッチ加工部分を設けておく。ノッチ加工部分は、タブ吊りリード７を支持する表面にＶ溝を有するダイと、先端が前記ダイのＶ溝に対応する形状のパンチとからなり、このパンチとダイとによってタブ吊りリード７を横切るようにその幅全域にＶ溝のノッチを形成する。なお、ノッチとしては必ずしもＶ溝に限定されるものではなく、切断性能が良くなるならば他の構造のノッチでもよい。
【０１１７】
本実施形態２では実施形態１と異なり、（１）チップボンディング前にリードフレームに選択的にメッキ膜を形成することと、（２）モールド後に行う複合切断金型による切断加工処理に最初にノッチ加工を追加したことであり、（３）また、シートを用いるトランスファモールド（モールド）において、シートは接着性のあるシートを用い、リード及びタブ吊りリードを切断した後も封止体の実装面側に付着させておくこと、（４）実装する前にシートを除去して半導体装置を実装することである。従って、以下の説明においては実施形態１の場合と同様な部分の説明は省略しながら説明する。
【０１１８】
本実施形態２の半導体装置１の製造においては、図４１に示すように、実施形態１の場合と同様なマトリクス構成のリードフレーム２５が用意される。
【０１１９】
つぎに、図４２に示すように、実装面となるリード４及びタブ吊りリード７の部分にメッキ処理が施されてメッキ膜８０が形成される（メッキ：Ｓ２０１）。図４２ではメッキ膜８０が形成された部分をハッチングを施して示してある。メッキ膜８０は、特に限定はされないが、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜あるいは鉛を使用しないパラジウム膜等によって構成する。図４２はリードフレーム２５の裏面を示す。また、タブ１１及びタブ１１を支持するタブ吊りリード７のタブ１１寄りの部分は裏面側がハーフエッチングされて薄くなっている。この部分は封止体で被われる部分であり、メッキ膜は形成しない。
【０１２０】
つぎに、タブ１１上に半導体チップ１３を固定（チップボンディング：Ｓ２０２）するとともに、半導体チップ１３の電極１４とリード４の内端部分を導電性のワイヤ１５で電気的に接続する（ワイヤボンディング：Ｓ２０３）する（図４３参照）。
【０１２１】
つぎに、図４４に示すように、組み立てが終了したリードフレーム２５に対して片面モールドを行って封止体（パッケージ）２を形成する（モールド：Ｓ２０４）。この片面モールドにおいて、実施形態１と同様にリードフレーム２５と上金型３６との間にシートを介在させてモールドを行うシートモールド法で片面モールドを行う。
【０１２２】
しかし、このシートモールドにおいて、シートとしては接着性があるシート３７ａが使用される。従って、モールド後もシート３７ａは封止体２の実装面側に付着したままとなる。本実施形態２では、図示はしないが、シート３７ａはリードフレーム２５と略同じ寸法で切断される。このトランスファモールドにおいても実施形態１の場合と同様に封止体２の高さ（厚さ）よりも高い（厚い）接触防止体４３が形成される。
【０１２３】
図４５は片面モールドによってパッケージや接触防止体等が形成されたリードフレームの平面図、図４６はパッケージが形成された単位リードフレームパターン部分を示す平面図、図４７は単位リードフレームパターン部分のパッケージ等を示す断面図である。
【０１２４】
片面モールド後のリードフレーム２５は、図４８に示すような状態で保管される。この場合、リードフレーム２５はマトリクス型となっていることから、パッケージ２の一隅の近傍にパッケージ２よりも背が高い接触防止体４３が位置し、上段のリードフレーム２５はこれら接触防止体４３によって支えられることになる。この結果、半導体装置を形成する領域内のリード４やタブ吊りリード７の表面には接触による外力が作用しなくなる。また、本実施形態２の場合は、前記リード４やタブ吊りリード７がシート３７ａで保護されていることから、さらにリード４やタブ吊りリード７の表面が損傷を受けたり、異物付着による汚染が防止される。図４９は内部の状態を示す積み重ね状態の二段のリードフレーム２５を示す断面図である。
【０１２５】
つぎに、実施形態１で使用したプレス機械と、ノッチ加工が最初のステーションに組み込まれた複合切断金型を使用して、ノッチ加工（Ｖ溝：Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断：Ｓ２０６〕、第１次リード先端切断〔Ｘ方向延在リード切断：Ｓ２０７〕、第２次リード先端切断〔Ｙ方向延在リード切断：Ｓ２０８〕、残留タブ吊りリード切断〔エアーベント切断：Ｓ２０９〕を行う。また、この切断工程において、リードフレーム２５は図４８に示すような状態で保管されて供給される。
【０１２６】
リードフレーム２５は、裏返しにして複合切断金型の下型と上型との間に挟持されて切断成形加工が行われる。図５０はノッチ加工（Ｓ２０５）によってタブ吊りリード７にノッチ（Ｖ溝）８５が形成された状態を示す模式図である（図５２参照）。
【０１２７】
図５１において点々が施された部分がパンチ７６によって切断される（Ｓ２０６）。この切断部分はタブ吊りリード７においては前記ノッチ（Ｖ溝）８５が設けられた部分であり、Ｖ溝底が切断線である。図５２にはダイ７５とパンチ７６による切断状態を示してある。パンチ７６はガイド８６で案内されている。この切断においてもリードフレーム２５の一面にはシート３７ａが張りつけられている。パンチ７６によってシート３７ａの面から封止体２が存在する方向に切断が行われる。この結果、封止体２の実装面１６側の縁（外周縁）は丸みを帯びた縁となり、突出するバリのある縁とはならなくなり、実装時、バリによって実装状態が損なわれるようなことがない。
【０１２８】
つぎに、図示はしないが実施形態１と同様に、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）を行う。これにより、パッケージ２部分はリードフレーム２５から離脱し、図３７乃至図３９に示すようなノンリード型の半導体装置１、即ちＱＦＮ型半導体装置１が製造される。前記リード４及びタブ吊りリード７の切断は、パッケージ２のつけ根で切断される。例えば、リード４やタブ吊りリード７の突出長さは０．１ｍｍ以下となる。
【０１２９】
また、リード４及びタブ吊りリード７の切断時、パッケージ２の実装面側からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、封止体（パッケージ）が設けられる面側の切断縁に突出するバリ（切断バリ）が発生するが、パッケージの実装面側には切断バリが発生しない。この結果、製造したノンリード型半導体装置１の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【０１３０】
また、パッケージのつけ根のリード間やリードとタブ吊りリード間には、レジンバリが発生しているが、このレジンバリもリード４及びタブ吊りリード７の切断と同時に切断される。従って、切断面はリード，タブ吊りリード及びレジンバリにより、直線的になる。
【０１３１】
本実施形態２の半導体装置１は、封止体２の実装面側にシート３７ａが張り付けられていることから、封止体２の実装面に表面を露出させるリード４及びタブ吊りリード７の表面はシート３７ａによって保護され、傷がついたり、異物付着による汚染が防止される。
【０１３２】
そこで、シート３７ａを付けたまま出荷したり、出荷に際してシート３７ａを剥がしてトレー等に収納して出荷する。また、実装直前までシート３７ａを付けておくことが、実装の信頼性を高めるためにも望ましい。
【０１３３】
図５４（ａ），（ｂ）は切断成形加工におけるゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断〕において、レジンバリ１０あるいはレジンバリ１０から封止体２に亘る部分が欠ける（欠け部分９０）例を示した図である。しかし、本実施形態２のようにシート３７ａを張り付けた状態でゲート・フローキャビティ硬化レジン切断を行えば、シート３７ａが強度部材として作用するため、レジンバリ１０部分やレジンバリ１０から封止体２に亘る部分に欠けが発生することがない。
【０１３４】
また、切断時に発生した破損微細レジンはシート３７ａに張り付いたままとなり、搬送等において前記破損微細レジンが脱落しなくなり、周囲や機械を汚さなくなる。また、この破損微細レジンはシート３７ａの剥離時にシート３７ａに付着したまま除去されるため、半導体装置１や周囲作業環境を汚すこともない。
【０１３５】
図５３（ａ）、（ｂ）は半導体装置１からシート３７ａを剥離（分離）する一例を示すものである。例えば、図５３（ａ）に示すように、半導体装置１を裏返しにした状態で作業用のステーション９１の収容窪み９２に収容する。収容窪み９２はその底に真空吸引力を増大させるための真空吸引窪み９３を有し、かつ真空吸引機構に接続される吸引孔９４を真空吸引窪み９３の底に有している。
【０１３６】
そこで、収容窪み９２に収容された半導体装置１を真空吸引機構を動作させて収容窪み９２に真空吸着して保持する。また、半導体装置１のシート３７ａを真空吸着できるノズル９５で真空吸着保持し、この状態でノズル９５を図５３（ｂ）に示すように、半導体装置１から遠ざけるように上昇移動させる。これにより、シート３７ａを封止体２から剥がし半導体装置１から分離することができる。
【０１３７】
つぎに、ノズル９５で保持したシート３７ａを所定箇所に運んで捨てた後、ノズル９５を再び収容窪み９２上に戻して下降させ、再びノズル９５で半導体装置１を真空吸着保持して所定箇所に運び、再び反転させ、かつ運び所定の配線基板に実装したり、あるいは出荷用のトレー等に収容する。
【０１３８】
半導体装置１の封止体２からシート３７ａを剥離する手段は他の方法でもよい。
【０１３９】
本実施形態２においても実施形態１が有する効果の一部の効果を有する。また、本実施形態２においては、半導体装置の製造方法においてリードフレーム２５の一面にシート３７ａが張り付けられていることから、リードフレーム２５を複数段重ねても、重なる部分にシート３７ａが介在するため上段のリードフレーム２５の外部電極端子となる部分は下段のパッケージ２に直接接触しなくなり、外部電極端子となる部分の汚染や傷発生が抑止できる。また、リードフレーム２５を重ねても、接触防止体４３が存在することから、外部電極端子となる部分は下段の封止体への接触に起因する外力の印加もなく損傷しなくなる。
【０１４０】
この結果、電子装置の製造において、ノンリード型半導体装置の実装の信頼性が高くなるため、品質が優れ信頼性が高い電子装置を製造することができる。
【０１４１】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４２】
前記実施形態では、片面モールド後にメッキ処理を行ったが、リードフレームを形成した後にメッキ処理（先付けメッキ）を行ってもよい。この場合、例えば、鉛を使用しないメッキ膜としてパラジウムメッキ膜を形成してもよい。この場合においても、片面モールド後は外部電極端子となる部分の表面の汚染及び傷発生を防止することができる。
【０１４３】
また、前記実施形態では、ＱＦＮ型の半導体装置の製造に本発明を適用した例について説明したが、例えば、ＳＯＮ型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。本発明は少なくともノンリード型半導体装置には適用できる。
【０１４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１４５】
（１）半導体装置の製造時外部電極端子の実装面に傷や異物が付着し難いことから、実装性能が良好なノンリード型半導体装置を製造することができる。
【０１４６】
（２）外部電極端子の実装面側のリード及びタブ吊りリードの切断縁には切断バリが発生しないことから、切断バリに起因する実装不良がなくなり、実装の信頼性を高めることができる。
【０１４７】
（３）電子装置の製造時ノンリード型半導体装置の外部電極端子の実装面に傷や異物が付着し難くなることから、ノンリード型半導体装置の実装性能が良好になり、品質が優れた信頼性の高い電子装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の製造方法において、片面モールドされたリードフレームを積み重ねた状態を示す一部の模式的断面図である。
【図２】本実施形態１は一部を除去した半導体装置の模式的斜視図である。
【図３】前記半導体装置の断面図である。
【図４】前記半導体装置の底面図である。
【図５】前記半導体装置の実装状態を示す断面図である。
【図６】本実施形態１の半導体装置の製造方法を示すフローチャートである。
【図７】本実施形態１の半導体装置の製造方法で使用するリードフレームの平面図である。
【図８】前記リードフレームの単位リードフレームパターン部分を示す平面図である。
【図９】本実施形態１の半導体装置の製造方法において、リードフレームに半導体チップを固定した状態を示す平面図である。
【図１０】図９のＡ−Ａ線に沿う断面図である。
【図１１】図９のＢ−Ｂ線に沿う断面図である。
【図１２】本実施形態１の半導体装置の製造方法において、半導体チップの電極とリード内端部分をワイヤで接続した状態を示す平面図である。
【図１３】図１２のＣ−Ｃ線に沿う断面図である。
【図１４】本実施形態１の半導体装置の製造方法における片面モールド時のモールド金型とリードフレーム等を示す模式図である。
【図１５】前記片面モールドによって形成されたパッケージや接触防止体等を示す断面図である。
【図１６】前記片面モールドによって形成されたパッケージ等を示す断面図である。
【図１７】前記片面モールドにおけるモールド金型で形成されるキャビティやレジン流路とリードフレームとの相関を示す平面図である。
【図１８】前記片面モールドにおいて使用した樹脂シートとパッケージ等との関係を示す拡大断面図である。
【図１９】前記片面モールドによってパッケージが形成されたリードフレームの平面図である。
【図２０】前記片面モールドによってパッケージが形成された単位リードフレームパターン部分を示す平面図である。
【図２１】前記単位リードフレームパターン部分のパッケージ等を示す断面図である。
【図２２】本実施形態１の半導体装置の製造方法で使用する切断装置の一部を示す斜視図である。
【図２３】前記切断装置に組み込まれる複合切断金型を示す模式図である。
【図２４】本実施形態１の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の模式図である。
【図２５】本実施形態１の半導体装置の製造方法において、切断するゲート硬化レジン部分及びフローキャビティ硬化レジン部分を示す一部のリードフレームの平面図である。
【図２６】切断金型の一例を示す模式的断面図である。
【図２７】本実施形態１の半導体装置の製造方法において、切断するＸ方向に沿って延在するリード部分を示すリードフレームの平面図である。
【図２８】本実施形態１の半導体装置の製造方法において、切断するＹ方向に沿って延在するリード部分を示すリードフレームの平面図である。
【図２９】本実施形態１の半導体装置の製造方法において、ピンチカットによる切断部分を示すリードフレーム部分の平面図である。
【図３０】前記リードフレームから切断分離された半導体装置を示す平面図である。
【図３１】本実施形態１において、リード、タブ及びタブ吊りリードが同一平面上に位置するフラットなリードフレームを用いて製造した他の半導体装置を示す断面図である。
【図３２】前記他の半導体装置の底面図である。
【図３３】本実施形態１において、タブ吊りリードを途中で一段高くしてタブを浮かせたリードフレームを用いて製造した他の半導体装置を示す断面図である。
【図３４】実装状態が良好なノンリード型半導体装置を示す一部の断面図である。
【図３５】異物付着による実装不良のノンリード型半導体装置を示す一部の断面図である。
【図３６】メッキ膜の剥離による実装不良のノンリード型半導体装置を示す一部の断面図である。
【図３７】本発明の他の実施形態（実施形態２）である半導体装置の製造方法で製造された半導体装置の一部を除去した斜視図である。
【図３８】本実施形態２の製法で製造された半導体装置の断面図である。
【図３９】本実施形態２の製法で製造された半導体装置の底面図である。
【図４０】本実施形態２の半導体装置の製造方法を示すフローチャートである。
【図４１】本実施形態２の半導体装置の製造方法で使用するリードフレームの平面図である。
【図４２】前記リードフレームの単位リードフレームパターン部分の裏面を示す底面図である。
【図４３】本実施形態２の半導体装置の製造方法において、半導体チップを固定するとともに、半導体チップの電極とリードをワイヤで接続した状態を示す一部の平面図である。
【図４４】本実施形態２の半導体装置の製造方法における片面モールド状態を示す模式的断面図である。
【図４５】前記片面モールドによってパッケージが形成されたリードフレームの平面図である。
【図４６】前記片面モールドによってパッケージが形成された単位リードフレームパターン部分を示す平面図である。
【図４７】前記片面モールドされた単位リードフレームパターン部分の断面図である。
【図４８】本実施形態２の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の模式図である。
【図４９】本実施形態２の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の断面図である。
【図５０】本実施形態２の半導体装置の製造方法において、タブ吊りリードにノッチを形成した単位リードフレームパターン部分の模式的平面図である。
【図５１】本実施形態２の半導体装置の製造方法において、ゲート側及びフローキャビティ側のタブ吊りリードとパンチ及びダイ等の関係を示す模式図である。
【図５２】前記ゲート硬化レジン部分及びフローキャビティ硬化レジン部分の切断状態を示す模式的断面図である。
【図５３】本実施形態２によって製造された半導体装置から樹脂シートを剥離させる状態を示す模式図である。
【図５４】パッケージの縁が欠けた半導体装置の平面図及び底面図である。
【符号の説明】
１…半導体装置（ノンリード型半導体装置）、２…封止体（パッケージ）、２ａ…立ち上がり縁、３…実装面、４…外部電極端子（リード）、５…斜面、６…上面、７…タブ吊りリード、１０…レジンバリ、１１…タブ、１２…接合材、１３…半導体チップ、１４…電極、１５…ワイヤ、１６…実装面、２０…配線基板、２１…電極（ランド）、２２…接合材、２５…リードフレーム、２６…単位リードフレームパターン、２７ａ〜２７ｃ…ガイド孔、２８，２９…エジェクターピン孔、３０…枠部、３１…スリット、３２…キャビティ、３３…開口部、３４…孔、３５…下金型、３５ａ，３５ｂ…合わせ面（パーティング面）、３６…上金型、３７，３７ａ…シート、３８…ランナー、３９…ゲート、４０…スルー、４１…フローキャビティ、４２…ポット（カル）、４３…接触防止体、４４…エアーベント硬化レジン、５０…配線基板、５１…接合材（ソルダー）、５５…フィレット、５６…異物、６０…切断装置、６１…下金型ベース、６２…上金型ベース、６３…支柱、６４…嵌合部、６５，６６…取付部、６７…ガイド、７０…第１打抜型、７１…第２打抜型、７２…第３打抜型、７３…第４打抜型、７５…ダイ、７６…パンチ、８０…メッキ膜、８５…ノッチ（Ｖ溝）、８６…ガイド、９０…欠け部分、９１…ステーション、９２…収容窪み、９３…真空吸引窪み、９４…吸引孔、９５…ノズル。
【発明の属する技術分野】
本発明はリードフレームを用いた樹脂封止型半導体装置の製造技術に関し、特に、ＳＯＮ（Small Outline Non-Leaded Package），ＱＦＮ（Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装面側に露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体チップを固定するためのタブと呼称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記タブはリードフレームの枠部分から延在するタブ吊りリードによって支持されている。
【０００３】
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して封止体（パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードをフレームから切断する。
【０００４】
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの実装面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造が知られている。この半導体装置は、パッケージの実装面の両側縁にリードが露出するＳＯＮや、四角形状のパッケージの実装面の４辺側にリードが露出するＱＦＮが知られている。
【０００５】
ＳＯＮについては、特開平１０−３４６９９号公報や特開平１０−７０２１７号公報に記載されている。前者には、半導体装置の製造における樹脂封止時に、樹脂ばり（レジンバリ）が発生しないように金型面を柔軟性及び耐熱性を有するリリースフィルムで被覆して樹脂封止を行う技術が開示されている。
【０００６】
後者には、リード間のモールド樹脂表面に断面略円弧状の溝を設けて、リード間の絶縁距離を長く確保したり、リード露出面上で発生する樹脂バリを防止する技術が開示されている。
【０００７】
また、特開平１０−２７０６０３号公報には、ボールグリッドアレイ半導体装置のように基板（ガラスエポキシ樹脂などからなる樹脂基板）の表面に半導体チップが固定され、基板の裏面に格子状に外部電極が設けられ、基板の表面には前記半導体チップ等を覆う樹脂パッケージで覆われる半導体装置（エリアパッケージ型半導体装置）とその製法が開示されている。この半導体装置は基板に１列に並んで複数設けられている。
【０００８】
そして、基板を重ねた際、前記電極に傷が付かないように、前記パッケージの少なくとも２隅の基板上には樹脂パッケージの高さよりも高い突起部を設けて、電極面が前記樹脂パッケージに接触しないようにしている。
【０００９】
前記突起部は、基板の長手方向に交差する方向に、２個形成しないと、基板を重ねた際の電極の保護にはならない。
【００１０】
【発明が解決しようとする課題】
半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるＳＯＮやＱＦＮ等のノンリード型半導体装置が使用されている。
【００１１】
ノンリード型半導体装置は、パッケージの実装面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるＳＯＰ（Small Outline Package)やＱＦＰ（Quad Flat Package)等の半導体装置に比較して、実装面積が小さい。このため、リード（外部電極端子）の表面に異物が付着したり、傷が付いたりすると、実装の信頼性が低くなる。
【００１２】
図３４乃至図３６は、マザーボード等の配線基板５０にノンリード型半導体装置１を実装させた状態を示す一部の模式図であり、ノンリード型半導体装置１のパッケージ２の実装面３に露出したリード（外部電極端子）４が、配線基板５０の図示しないランド５２上に接合材（ソルダー）５１を介して接合された状態を示すものである。リード４の表面、即ち実装面にはソルダーの濡れ性（ソルダビリティ）を高めるべく、メッキ膜５４が設けられている。図ではメッキ膜５４は黒い太い線で示してある。メッキ膜５４は、鉛と錫による半田膜、または鉛をソルダーとして使用しないためのパラジウムメッキ膜等で形成されている。
【００１３】
先付けメッキと呼称し、パラジウムメッキ膜はリードフレームの状態で既にメッキされている。また、後付けメッキと称して前記半田膜はモールド後にメッキされる。半田膜の場合、ソルダーは半田が使用される。また、パラジウムメッキ膜の場合は、鉛を含まないソルダー、例えば、Ｓｎ−ＺｎやＳｎ−Ａｇ等が使用される。
【００１４】
図３４は実装異常が発生していない正常な実装形態を示すものである。例えば、ソルダー５１としての半田はリード４の実装面側全体に亘って濡れるとともに、リード４の外端面に高くフィレット５５が形成され、外部からも半田のソルダビリティが良好であることが分かる。
【００１５】
図３５に示すように、リード４の表面（露出面）に異物５６が付着していると、付着部分では電気的接続がなされなくなり、導通不良となりやすい。
【００１６】
図３６に示すように、リード４の表面（露出面）に傷が付きメッキ膜５４が無くなっている部分はソルダー５１が付かなくなり、接続面積の減少から導通不良となりやすい。図３６では、傷がついてメッキ膜５４が剥離した部分をリード４の外端側としてあることから、フィレットが形成されず、接続不良を目視することもできるが、傷が内部である場合は、外部からは見えず、導通不良の確認はできなくなる。これは実装の信頼性低下を引き起こす。
【００１７】
このようにノンリード型半導体装置では、リードの実装面に異物が付着することや、リードの実装面に傷が付いてメッキ膜が剥離することは避けなくてはならない。これは、ノンリード型半導体装置の製造時においても同様である。
【００１８】
本出願人においては、金属製のマトリクス型リードフレームを用いてＱＦＮやＳＯＮ等のノンリード型半導体装置を製造している。マトリクス型リードフレームは、リードフレームの一単位パターン（以下単位リードフレームパターンと称す）を縦横に沿って複数行及び複数列となるように配置したものである。そしてこのマトリクス型リードフレームの各単位リードフレームパターンそれぞれに１個のノンリード型半導体装置を製造するものである。即ち、各単位リードフレームパターンの中央部分に半導体チップを固定した後、この半導体チップの電極とリード内端を導電性のワイヤで接続し、その後半導体チップやワイヤ等を片面モールドしてパッケージを形成する。
【００１９】
ところで、本出願人にあっては、マトリクス型リードフレームを使用したノンリード型半導体装置の製造において、各単位リードフレームパターン部分にそれぞれパッケージを形成した後、マトリクス型リードフレームの保管や切断装置へのローディング時、マトリクス型リードフレームを順次重ね合わせて取り扱っている。
【００２０】
この場合、絶縁性樹脂で形成されるパッケージ上にリードフレームが重ねられる。そして、時には実装面となるリードフレーム面が前記パッケージ上に重ねられることもあり、この際に実装面となるリードフレーム面が汚れたり、傷が付いたりすることもある。
【００２１】
そこで、本発明者は、実装面となるリードフレーム面が下方のリードフレームに形成されたパッケージ上に接触することがないように、パッケージよりも高さが高い接触防止体を形成することを考えた。そして、この接触防止体を、パッケージを形成するモールド金型のキャビティに連なるフローキャビティ部分で形成することを考えた。
【００２２】
即ち、フローキャビティはキャビティ内の空気がキャビティ内に残留するのを防止するために設けられるものである。そこで、フローキャビティの高さ（深さ）をキャビティの高さ（深さ）よりも高くし、このフローキャビティで硬化したレジンで前記接触防止体を形成する。
【００２３】
一方、ボールグリッドアレイ半導体装置における外部電極を傷付けないようにする技術として、前述のように、特開平１０−２７０６０３号公報に記載された技術が知られている。
【００２４】
しかし、この技術は、そのままマトリクス型リードフレーム使用のノンリード型半導体装置の製造には適用でき難いことが分かった。
【００２５】
即ち、特開平１０−２７０６０３号公報に記載されたボールグリッドアレイ半導体装置の製法では、細長の基板の長手方向に沿って一列に四角形の樹脂パッケージを形成して半導体装置を形成する技術である。そして、実施形態としては、四角形のキャビティの１隅から樹脂を注入して樹脂パッケージを形成するとともに、残りの２乃至３隅に突起部を形成するものである。トランスファモールドの金型のエアベントに溜り部を設け、この溜り部で硬化した樹脂で樹脂パッケージの高さより高い突起部を形成するものである。
【００２６】
マトリクス型リードフレームは、リードフレームの縦横に沿ってｎ行ｍ列の数のパッケージを形成する。従って、従来のボールグリッドアレイ半導体装置の製造技術をそのまま適用すると、モールド時、ｍ×ｎ個のキャビティと、２乃至３×ｍ×ｎ個の溜り部に樹脂を流入させてそれぞれパッケージと突起部を形成しなければならなくなり、キャビティに連なるランナーに送り込む樹脂量が大幅に多くなる。
【００２７】
この結果、ポット部より遠いキャビティ程樹脂が充填されるまでに時間がかかり、樹脂粘度が高くなり、樹脂の流れによってワイヤが流されて傾き、隣接するリードや電極に接触してショート不良を発生させる頻度が高くなる。
【００２８】
特開平１０−２７０６０３号公報に記載された技術は、ガラスエポキシ樹脂などの樹脂製の基板に半導体チップの電極をフェイスダウンボンディングによって接続した構造であることから、ワイヤ流れによるショート不良の問題は考える必要がないのである。
【００２９】
また、従来製法では、注入樹脂量の増大と、注入圧力の増大から、トランスファモールド装置の能力増大を図らねばならなくなり、トランスファモールド装置のコストが上昇し、半導体装置の製造コストが高くなる。
【００３０】
また、従来製法では、１パッケージに対して２乃至３個の突起部を形成するため、レジンの使用量が多くなり、半導体装置の製造コストが高くなる。
【００３１】
また、キャビティの２乃至３個の溜り部を配置する従来の構成を、マトリクス型リードフレームに適用した場合、溜り部形成のためリードフレームが大きくなる。特開平１０−２７０６０３号公報に記載された技術は、パッケージの少なくとも２隅の基板上に突起部を設ける必要があり、マトリクス型リードフレームに適用した場合には単位リードフレームパターンが大きくなり、フレーム使用効率が低くなり、半導体装置の製造コストが高くなる。
【００３２】
特開平１０−２７０６０３号公報に記載された技術は、パッケージの少なくとも２隅の基板上に突起部を設ける必要があり、マトリクス型リードフレームに適用した場合にはレジンの使用量が多くなり、半導体装置の製造コストが高くなる。
【００３３】
本発明の目的は、実装性能が良好なノンリード型半導体装置を提供することにある。
【００３４】
本発明の他の目的は、外部電極端子の実装面に傷や異物付着を起こさせないノンリード型半導体装置を提供することにある。
【００３５】
本発明の他の目的は、製造コストの低減が達成できるノンリード型半導体装置を提供することにある。
【００３６】
本発明の他の目的は、品質が優れ信頼性が高い電子装置を提供することにある。
【００３７】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【００３８】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００３９】
（１）絶縁性樹脂からなる封止体（パッケージ）と、前記封止体の実装面に露出するリード及びタブ吊りリードとを有する半導体装置であって、前記封止体の縁に位置する前記リード及びタブ吊りリードの外端実装面側の縁は切断によるバリが存在しない。前記封止体内には半導体チップが位置するとともに、タブ吊りリードに連なるタブが封止体内に埋め込まれており、半導体チップは前記タブ吊りリードに連なるタブの固定面上に固定され、タブは半導体チップより小さく、かつリードより薄く形成され、前記半導体チップの電極と前記リードは導電性のワイヤで接続されている。前記封止体の実装面に露出する前記リード面及び前記タブ吊りリード面にはメッキ膜が形成されている。
【００４０】
このような半導体装置は以下の製造方法で製造される。即ち、枠部と、前記枠部の内方に位置するタブと、前記枠部から前記タブに向かって延在して先端部分で前記タブを支持する複数のタブ吊りリードと、前記枠部から前記タブに向かって延在する複数のリードとを含む単位リードフレームパターンを縦横に複数格子配列したマトリクス型リードフレームを用意する工程と、
前記タブの一面に半導体チップを固定する工程と、
前記半導体チップの電極と前記リードの内端を導電性のワイヤで接続する工程と、
前記半導体チップ及び前記ワイヤ並びに前記リード内端部分を片面モールドによって絶縁性樹脂からなる封止体で覆うとともに、この片面モールド時前記封止体の実装面に前記リードや前記タブ吊りリードを露出させる工程と、
前記リードや前記タブ吊りリードを切断する切断工程とを有する半導体装置の製造方法であって、
前記片面モールド時、前記パッケージの外側に前記パッケージよりも厚い接触防止体を一個形成するとともに、前記切断工程で前記接触防止体を切断除去する。
【００４１】
前記片面モールド後、メッキを行い、前記マトリクス型リードフレームの所定箇所に実装用のメッキ膜を形成する。
【００４２】
前記切断工程では、前記封止体の実装面側からパンチを突き出して前記リード及び前記タブ吊りリードをダイとパンチで切断する。
【００４３】
前記（１）の手段によれば、（ａ）パッケージを形成する際、パッケージの外側にパッケージの厚さよりも厚い接触防止体を形成することから、片面モールド後にリードフレームを重ね合わせた際、上下のリードフレームは前記接触防止体が介在することから上段のリードフレームの外部電極端子となる部分は下段のパッケージに接触しなくなり、この外部電極端子となる部分の汚染や傷発生が抑止できる。この結果、実装の信頼性が高いノンリード型半導体装置を提供することができる。
【００４４】
（ｂ）接触防止体はパッケージ当たり１個しか形成しないため、マトリクス型リードフレームの場合であっても使用するレジン量は多くはない。この結果、トランスファモールド時の注入レジン圧をそれほど高くする必要もなく、トランスファモールドの制御性が難しくなることもない。また、従来使用しているトランスファモールド装置をそのまま使用することができる。
【００４５】
（ｃ）上記（ｂ）により、トランスファモールド時の注入レジン量が多くないことから、ランナーから最後に送り込まれる最終キャビティにおいて、レジンの流れでワイヤが倒れて発生するショート不良が発生しなくなり、歩留りの向上と信頼性向上が達成できる。
【００４６】
（ｄ）上記（ｂ）により、接触防止体はパッケージ当たり１個しか形成しないため、単位リードフレームパターンのパターン寸法を小さくでき、リードフレームの使用効率を高くすることができる。
【００４７】
（ｅ）リード及びタブ吊りリードの切断時、封止体の実装面側からパンチを突き出してダイとパンチでリード及びタブ吊りリードを切断するため、封止体が存在する面側の切断縁に切断バリが発生することになり、実装面側には切断バリが発生しなくなる。この結果、製造されたノンリード型半導体装置の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【００４８】
（ｆ）上記（ａ）〜（ｅ）により、半導体装置の製造コストを低減できる。
【００４９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００５０】
（実施形態１）
図１乃至図３３は本発明の一実施形態（実施形態１）である半導体装置の製造方法に係わる図である。
【００５１】
最初に本実施形態１の半導体装置の製造方法によって製造されたノンリード型半導体装置の一例であるＱＦＮ型の半導体装置の製造について説明する。図２はＱＦＮ型の半導体装置の一部を取り除いた斜視図、図３は断面図、図４は底面図である。
【００５２】
ＱＦＮ型の半導体装置１は、図２乃至図４に示すように、絶縁性樹脂からなる封止体（パッケージ）２は偏平の四角形体（矩形体）からなるとともに、角部（隅部）は面取り加工が施されて斜面５となっている。一箇所の斜面５はパッケージ２の形成時のレジン（樹脂）を注入したゲートに連なっていた箇所であり、また、他の３箇所の斜面５はパッケージ２の成形時空気が逃げるエアーベント箇所に連なっていた箇所である。
【００５３】
また、図２及び図３に示すように、パッケージ２の側面は傾斜面となっている。この傾斜面は、モールド金型のキャビティからパッケージを抜き取る際、抜き取りを容易にするためにキャビティの側面を傾斜面にした結果によるものである。従って、図３に示すように下面となる実装面３の大きさに比較して上面６は小さくなっている。
【００５４】
パッケージ２の裏面、即ち、実装面３の周縁には、外部電極端子（リード）４が露出している。各辺において、リード４はパッケージ２の各辺に沿って所定のピッチで配置されている。また、パッケージ２の４隅、即ち、斜面５の各中央に対応する実装面３の周縁にはタブ吊りリード７が露出している（図２，図４参照）。
【００５５】
図２に示すように、リード４及びタブ吊りリード７のパッケージ２に覆われる面では、パッケージ２の立ち上がり縁２ａから外側にわずかにリード４及びタブ吊りリード７が突出する。これは、リード４及びタブ吊りリード７を切断する際のダイの受部となる部分であり、例えば、０．１ｍｍ以下となっている。各リード４の間及びタブ吊りリード７とリード４との間にはレジンバリ１０が存在するが、このレジンバリ１０もダイとパンチによって切断されるため、パッケージ２の周縁では、レジンバリ１０の縁とリード４及びタブ吊りリード７の先端縁が凸凹することなく直線的になる。
【００５６】
半導体装置１は、その製造においてシートを介在させて型締めを行った後にトランスファモールドを行うことから、実装面３はリード４やタブ吊りリード７の露出する面、即ち実装面１６よりも内側に窪む形状になる。また、本実施形態１では、トランスファモールドによる片面モールド後、リード４及びタブ吊りリード７の表面にメッキ膜を形成するため、このメッキ膜の存在によってもパッケージ２の実装面３はリード４やタブ吊りリード７の実装面１６よりも内側に引っ込む構造になる。このようにリード４やタブ吊りリード７の実装面１６よりもパッケージ２の実装面３がオフセットされた構造では、実装基板等の配線基板に半導体装置１を表面実装する場合、半田の濡れ領域が特定されるため半田実装が良好となる特長がある。
【００５７】
半導体装置１は、図３に示すように、パッケージ２内にタブ１１を有している。このタブ１１の上面には接合材１２を介して半導体チップ１３が固定されている。前記タブ１１は半導体チップ１３よりも小さい小タブとなっている。このタブ１１は前記４本のタブ吊りリード７で支持される構造になっている（図２参照）。このタブ１１とタブ吊りリード７は一体となっている。
【００５８】
また、半導体チップ１３の表面に形成された電極１４（図２参照）と、リード４の内端部分は導電性のワイヤ１５で電気的に接続されている。タブ１１、半導体チップ１３、ワイヤ１５はパッケージ２内に位置している。なお、半導体チップ１３の電極とリード４とを電気的に接続する接続手段は他の構成でもよい。
【００５９】
また、タブ吊りリード７を外部電極端子として使用する場合には、半導体チップ１３のグランド電極とタブ吊りリード７をワイヤ１５で接続してもよい。
【００６０】
図５は半導体装置１を配線基板２０に実装した断面図である。配線基板２０の一面には、前記半導体装置１の外部電極端子となるリード４やタブ吊りリード７に対応して、電極（ランド）２１が設けられている。そして、これらランド２１上に半導体装置１の外部電極端子となるリード４やタブ吊りリード７が重ねられ、かつ半田等による接合材２２を介して電気的に接続されている。
【００６１】
つぎに、具体的な半導体装置の製造について説明する。図６は本実施形態１によるＱＦＮ型の半導体装置の製造方法を示すフローチャートである。半導体装置１は、ステップ１０１〜ステップ１０８の各工程を経て製造される。
【００６２】
即ち、作業開始後、チップボンディング（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、モールド（Ｓ１０３）、メッキ（Ｓ１０４）、ゲート・フローキャビティ硬化レジン切断（Ｓ１０５）、第１次リード先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０７）、残留タブ吊りリード切断（Ｓ１０８）の各工程を経て製造され、作業は終了する。前記ゲート・フローキャビティ硬化レジン切断（Ｓ１０５）、第１次リード先端切断（Ｓ１０６）、第２次リード先端切断（Ｓ１０７）、残留タブ吊りリード切断（Ｓ１０８）は、複合切断金型による切断加工である。
【００６３】
本実施形態１の半導体装置１の製造においては、図７に示すようなマトリクス構成のリードフレーム２５が用意される。このリードフレーム２５は、単位リードフレームパターン２６がＸ方向に沿って２０行、Ｙ方向に沿って５列配置され、１枚のリードフレーム２５から１００個の半導体装置１を製造することができる。リードフレーム２５の両側には、リードフレーム２５の搬送や位置決めに使用するガイド孔２７ａ〜２７ｃが設けられている。
【００６４】
また、各列の左側には、トランスファモールド時、ランナーが位置する。そこでランナー硬化レジンをエジェクターピンの突き出しによってリードフレーム２５から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔２８が設けられている。また、このランナーから分岐し、キャビティに流れるゲート部分で硬化したゲート硬化レジンをエジェクターピンの突き出しによってリードフレーム２５から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔２９が設けられている。
【００６５】
図８は単位リードフレームパターン２６を示す平面図である。単位リードフレームパターン２６は、矩形枠状の枠部３０と、この枠部３０の各辺の内側から内方に向かって延在する複数のリード４と、枠部３０の４隅から枠内方にそれぞれ延在し、中央のタブ１１を支持するタブ吊りリード７とを有するパターンになり、四角形の領域となっている。前記枠部３０は各辺でその辺方向にスリット３１が断続的に設けられ、リード４を支持する枠部部分が弾力的に変化できるようになっている。
【００６６】
図８に示すように、各リード４の内端部分及びタブ１１等を含む四角形の領域が、モールド金型によって形成されるキャビティ３２である。エジェクターピン孔２９に臨むキャビティ３２の左上の隅部には、キャビティ３２に樹脂を注入するゲート（Ｇ）が連なる。キャビティ３２の前記ゲートに対峙する右下の隅部には、図示はしないがフローキャビティ（ＦＣ）が連通しかつこのフローキャビティにはエアーベント（Ｅ）が連通するようになる。また、キャビティ３２の残りの二つの隅部（右上及び左下の隅部）にもそれぞれ図示はしないがエアーベントが連通するようになる。
【００６７】
本実施形態１では、フローキャビティで硬化した樹脂によって、パッケージよりも高さが高い接触防止体が形成される。また、この接触防止体がリードフレームから剥離しないようにリードフレームと接触防止体との接着力を高めるため、フローキャビティ（ＦＣ）が形成される枠部３０には開口部３３が設けられている。本実施形態１ではタブ吊りリード７の延長線の両側にそれぞれ一つ対称形状に設けられている。
【００６８】
右上及び左下の隅部の枠部３０には、それぞれ孔３４が設けられている。この孔３４はエアーベントと重なり、エアーベント硬化レジンが枠部３０に食い込み、エアーベント硬化レジンの脱落を防止する作用をする。
【００６９】
また、図１０及び図１１に示すように、タブ１１の裏面及びタブ１１側のタブ吊りリード７部分は所定厚さエッチング（ハーフエッチング）されて薄くなっている。例えば、リードフレームの厚さが０．２ｍｍの場合、ハーフエッチング深さは０．１１ｍｍ程度で、タブ１１の厚さは０．０９ｍｍとなる。
【００７０】
このようにすることによって、片面モールドによって形成するパッケージの実装面にタブ１１が露出しなくなる。また、このようなハーフエッチング構造は、タブ吊りリードを途中で一段高くしてタブ１１をパッケージ内に埋め込む構造に比較して、前記一段高くする分程パッケージの厚さを薄くすることができる。なお、当然ではあるが、エッチングされないタブ１１及びタブ吊りリード７の表面と、これに対応するリード４の表面は、それぞれ同一面上に位置している。
【００７１】
また、リード４の内端はエッチング処理によって傾斜している。これはパッケージからリード４が抜けることを防止するためである。
【００７２】
このようなリードフレーム２５を用いて半導体装置１が製造される。即ち、図９乃至図１１に示すように、タブ１１上に半導体チップ１３を接合材１２を介して固定（チップボンディング：Ｓ１０１）した後、図１２及び図１３に示すように、前記半導体チップ１３の電極１４とリード４の内端を導電性のワイヤ１５で電気的に接続させる（ワイヤボンディング：Ｓ１０２）。
【００７３】
つぎに、組み立てが終了したリードフレーム２５に対して片面モールドを行ってパッケージ２を形成する（モールド：Ｓ１０３）。この片面モールドはトランスファモールド装置によって行う。
【００７４】
図１４は片面モールド時のモールド金型とリードフレーム等を示す模式図である。トランスファモールド装置に取り付けるモールド金型は、下金型３５と、この下金型３５上に配置される上金型３６とからなり、両者の合わせ面（パーティング面）３５ａ，３５ｂ間に組み立てが終了したリードフレーム２５が挟まれる。図１４では、リードフレーム２５を浮かせた状態で表示したものであるが、実際は下金型３５のパーティング面３５ａ上に載置されるものである。
【００７５】
本実施形態１では、リードフレーム２５と上金型３６との間にシート３７を介在させてモールドを行うシートモールド法で片面モールドを行う。シートモールド法とは、リードフレームを上金型と下金型の間に挟持する場合に、上金型とリードフレームとの間に柔軟な樹脂シートを介在させてモールド金型の挟持力によってリードフレームの特に電極部分をシートに食い込ませた状態でレジン封止することによって、電極実装面に対してパッケージの裏面（実装面）をオフセットさせた形にする技術である。
【００７６】
上金型３６のパーティング面３６ａは、実際にはシートに皺が縒らないように部分的に溝等が設けられているが、図では平坦面になっている。そして、下金型３５のパーティング面３５ａに溶けた樹脂が流れる溝や窪みが形成されている。図１４には左から右に向かってランナー３８，ゲート３９，キャビティ３２，スルー４０及びフローキャビティ４１が並んでいる。図示はしないがフローキャビティ４１の側方にエアーベントが連通状態で配置される。また、キャビティ３２の手前及び奥側にもそれぞれエアーベントが配置されている。一例を挙げるならば、キャビティ３２の深さは０．８〜０．９ｍｍ，フローキャビティ４１の深さは１．１〜１．２ｍｍ、スルー４０の深さは０．３〜０．４ｍｍ，エアーベントの深さは２０〜３０ｎｍである。
【００７７】
図１７はモールド金型で形成されるキャビティやレジン流路とリードフレームとの相関を示す模式的平面図である。リードフレーム２５は２０行５列配置となっていることから、下金型３５のキャビティ３２もこれに対応して２０行５列配置になっている。モールドのための材料を入れるポット（カル）４２は、５個となり、各カル４２からは４本のランナー３８が延在し、各ランナー３８からは次々と５本のゲート３９が延在して行方向に並ぶ各キャビティ３２に樹脂（レジン）を案内する。
【００７８】
片面モールド時、下金型３５のパーティング面３５ａ上にリードフレーム２５を位置決めして載置し、その後上金型３６を下金型３５に重ね合わせて型締めを行う。
【００７９】
つぎに、前記ポット（カル）４２に樹脂を投入するとともに、加熱された樹脂をプランジャで加圧してランナー３８に押し出す。押し出されたレジンはランナー３８内を流れるとともに、各キャビティ３２に次々と送り込まれる。各キャビティ３２内に流入したレジンは、キャビティ内の空気を押し出しながらキャビティ３２内をレジンで充満させ、一部のレジンはスルー４０を通ってフローキャビティ４１内に流入する。キャビティ３２及びフローキャビティ４１にはエアーベントが連通状態で設けられていることから、一部のレジンは空気を押し出しながらエアーベント内に進入する。これによってキャビティ３２内には気泡（ボイド）が含まれないようになる。
【００８０】
本実施形態１では、四角形のキャビティの１隅からレジンを注入させ、対角線方向の隅部及び前記対角線の両側の隅部のエアーベントから空気を外に排出する対称形のレジン流れを発生させて片面モールドすることから、キャビティ内の空気が円滑に抜け、形成されたパッケージ２内には気泡（ボイド）が含まれなくなる。
【００８１】
レジン注入後、キュア処理が施されてレジンが硬化する。特に、ここでは、ランナー３８で硬化したものをランナー硬化レジン３８ａと呼称し、ゲート３９部分で硬化したものをゲート硬化レジン３９ａと呼称し、キャビティ３２で硬化したものをパッケージ２と呼称し、スルー４０で硬化したものをスルー硬化レジン４０ａと呼称し、フローキャビティ４１で硬化したものを接触防止体４３と呼称し、エアーベントで硬化したものをエアーベント硬化レジン４４と呼称し、リード４とリード４の間及びリード４とタブ吊りリード７との間で硬化したものをレジンバリ１０と呼称する。これら各部については、図１５，図１６，図１８乃至図２１に明示されている。
【００８２】
接触防止体４３の高さ（厚さ）は、パッケージ２の高さ（厚さ）よりも数ｍｍ高くなる。従って、図１に示すように、組立が終了したリードフレーム２５を重ね合わせた場合、半導体装置１のリード４を構成するリードフレーム部分は、接触防止体４３が上下のリードフレーム２５間に介在されるため、接触することはない。即ち、接触に起因する半導体装置１のリード４部分の汚染や傷の発生を防止することができる。図１において、Ａなる領域が半導体装置１を形成する領域である。従って、領域Ａ内のリード４の実装面１６の汚染防止や傷発生防止が重要である。
【００８３】
図１５は片面モールドによって形成されたパッケージや接触防止体等を示す断面図、図１６は片面モールドによって形成されたパッケージ等を示す他の断面における断面図、図１８は片面モールドにおいて使用した樹脂シートとパッケージ等との関係を示す拡大断面図、図１９はパッケージが形成されたリードフレームの平面図、図２０はパッケージが形成された単位リードフレームパターン部分を示す平面図、図２１は単位リードフレームパターン部分のパッケージ等を示す断面図である。
【００８４】
また、レジンがキャビティに注入されたときの圧力では、型締めによる荷重にも満たないことから、図１８に示すように、パッケージ２の実装面３はパッケージ２の実装面３側に露出するリード４やタブ吊りリード７部分の実装面１６よりも引っ込んだ、いわゆるオフセット構造になる。
【００８５】
つぎに、メッキ処理が行われる（Ｓ１０４）。このメッキ処理は、半導体装置１の実装時に使用されるものであり、パッケージ２の実装面３に露出するリード４やタブ吊りリード７の表面に、図示はしないが例えば、２０〜３０μｍ程度の厚さ形成される。このメッキ処理では、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜が形成される。このメッキ膜については、特に図示はしない。
【００８６】
片面モールド後のリードフレーム２５は、図２４に示すような状態で保管される。この場合、リードフレーム２５はマトリクス型となっていることから、パッケージ２の一隅の近傍にパッケージ２よりも背が高い接触防止体４３が位置していることから、上段のリードフレーム２５はこれら接触防止体４３によって支えられることになる。この結果、図１に示すように、半導体装置を形成する領域Ａ内のリード４の実装面１６は直接下段のリードフレーム２５に接触しなくなり、前記リード４の実装面１６の汚染や傷発生の防止が図れる。
【００８７】
つぎに、図２２に示すように、プレス機械によってゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断：Ｓ１０５〕、第１次リード先端切断〔Ｘ方向延在リード切断：Ｓ１０６〕、第２次リード先端切断〔Ｙ方向延在リード切断：Ｓ１０７〕、残留タブ吊りリード切断〔エアーベント切断：Ｓ１０８〕を行う。これら各切断は、プレス機械に取り付けた複合切断金型によって行う。
【００８８】
また、この切断工程において、リードフレーム２５は図２４に示すような状態で保管されて、供給される。
【００８９】
図２２は切断装置の切断装置６０を示す斜視図である。切断装置６０は下金型ベース６１と上金型ベース６２を有し、下金型ベース６１の四隅上面にはそれぞれ支柱６３が設けられ、前記上金型ベース６２の四隅下面には前記支柱６３に対して摺動自在に嵌合される嵌合部６４が固定されている。前記下金型ベース６１の上面中央には取付部６５が設けられ、図示しない複合切断金型のダイが取り付けられている。また、前記上金型ベース６２の下面中央には取付部６６が設けられ、図示しない複合切断金型のパンチが取り付けられている。
【００９０】
また、取付部６５上にはリードフレーム２５を案内するガイド６７が設けられている。リードフレーム２５は、裏返しにしてこのガイド６７に供給され、ガイド６７と図示しない移送機構によって左から右にピッチ送りされる。これは、リード４やタブ吊りリード７の実装面１６側からパンチで打ち抜くことによって、切断時に発生する切断バリをパッケージ２側に生じさせ、実装面１６側の切断縁には切断バリが発生しないようにして、実装時に支障を来さないようにするためである。
【００９１】
前記上金型ベース６２の上面中央には図示はしないが昇降用ラムが固定され、この昇降用ラムの上下動で取付部６６が上下動する。従って、前記昇降用ラムの降下によってダイとパンチによってリードフレーム２５の所定箇所の切断が行われる。
【００９２】
切断装置６０には、複合切断金型が組み込まれている。この複合切断金型は複数の打抜部を有する。打抜部は、図２３に示すように、矢印で示すリードフレームの移送方向（左から右に向かって）に沿って第１打抜型７０，第２打抜型７１，第３打抜型７２，第４打抜型７３が設けられている。
【００９３】
第１打抜型７０はパッケージ２の４隅から突出するタブ吊りリード７の切断箇所をコイニングして切断が容易に行えるようにするコイニング部７０ａ，付着している異物を落下させる異物案内穴部７０ｂ，ゲート硬化レジンとフローキャビティ硬化レジンを同部分のタブ吊りリード共々切断する第１打抜部７０ｃとで構成されている。前記第１打抜部７０ｃでは、図２５においてハッチングを施した部分が切断される。図２６はリード４やタブ吊りリード７を切断するダイ７５とパンチ７６を示す模式図である。打ち抜かれた切断片はそのまま下方に落下する第２打抜型７１は第１次リード先端切断を行い、例えばＸ方向に沿って延在するリード４を切断する。この切断では、図２７においてハッチングを施した部分が切断される。
【００９４】
第３打抜型７２は、第２次リード先端切断を行うリード切断部７２ａと、付着している異物を落下させる異物案内穴部７２ｂとで構成されている。前記リード切断部７２ａでは第２次リード先端切断を行い、例えばＹ方向に沿って延在するリード４を切断する。この切断では、図２８においてハッチングを施した部分が切断される。
【００９５】
第４打抜型７３は残留するタブ吊りリード７の切断を行う。従って、このタブ吊りリード７に沿って延在するエアーベントも切断する。これにより、パッケージ２部分はリードフレーム２５から離脱し、図３０に示すようなノンリード型の半導体装置１、即ちＱＦＮ型半導体装置１が製造される。前記リード４及びタブ吊りリード７の切断は、パッケージ２のつけ根で切断される。例えば、リード４やタブ吊りリード７の突出長さは０．１ｍｍ以下となる。
【００９６】
また、リード４及びタブ吊りリード７の切断時、パッケージ２の実装面側からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、封止体（パッケージ）が設けられる面側の切断縁に突出するバリ（切断バリ）が発生するが、パッケージの実装面側には切断バリが発生しない。この結果、製造したノンリード型半導体装置１の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【００９７】
また、パッケージのつけ根のリード間やリードとタブ吊りリード間には、レジンバリが発生しているが、このレジンバリもリード４及びタブ吊りリード７の切断と同時に切断される。従って、切断面はリード，タブ吊りリード及びレジンバリにより、直線的になる。
【００９８】
図３１はリード４、タブ１１及びタブ吊りリードの一部が同一平面上に位置するフラットなリードフレームを用いて製造した他の半導体装置１を示す断面図であり、図３２は前記他の半導体装置の底面図である。このような構造は、タブ１１及びタブ吊りリード７の一部がパッケージ２の実装面３に露出することから、配線基板等の実装基板に固定した場合、露出したタブ１１及びタブ吊りリード７の面が熱放散面となり、半導体チップ１３の熱をパッケージ２の外に速やかに放散できる実益がある。この結果、半導体装置１の安定動作が可能になる。なお、タブ吊りリード７のタブ１１側はハーフエッチングによって薄く形成されている。従って、この薄くなった箇所がパッケージ２の実装面３に露出しなくなる。
【００９９】
図３３はタブ吊りリード７を途中で一段階段状に折り曲げてタブ１１が浮き上がるようにしたリードフレームを使用して製造したＱＦＮ型の半導体装置１である。この図では、構造内容が分かり易いように、中央の線の右側と左側では、断面部分が異なる状態で示してある。
【０１００】
本実施形態１によれば、以下の効果を有する。
【０１０１】
（１）パッケージ２を形成する際、パッケージ２の外側にパッケージ２の厚さよりも厚い接触防止体４３を形成することから、片面モールド後にリードフレーム２５を重ね合わせた際、上下のリードフレーム２５は前記接触防止体４３が介在することから上段のリードフレーム２５の外部電極端子となる部分は下段のパッケージ２に接触しなくなり、この外部電極端子となる部分の汚染や傷発生が抑止できる。この結果、実装の信頼性が高いノンリード型半導体装置を提供することができる。即ち、外部電極端子の表面のメッキ膜も汚染されず、かつ傷が付かないことから半導体装置１の実装の信頼性が高くなる。
【０１０２】
（２）接触防止体４３はパッケージ当たり１個しか形成しないため、マトリクス型リードフレーム２５の場合であっても使用するレジン量は多くはない。この結果、トランスファモールド時の注入レジン圧をそれほど高くする必要もなく、トランスファモールドの制御性が難しくなることもない。また、従来使用しているトランスファモールド装置をそのまま使用することができる。
【０１０３】
（３）上記（２）により、トランスファモールド時の注入レジン量が多くないことから、ランナーから最後に送り込まれる最終キャビティにおいてレジンの流れでワイヤ１５が倒れて発生するショート不良が発生しなくなり、歩留りの向上と信頼性向上が達成できる。
【０１０４】
（４）上記（２）により、接触防止体４３はパッケージ当たり１個しか形成しないため、単位リードフレームパターン２６のパターン寸法を小さくでき、リードフレーム２５の使用効率を高くすることができる。
【０１０５】
（５）リード４及びタブ吊りリード７の切断時、パッケージ２の実装面３からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、実装面１６の切断縁から突出する切断バリが実装面側に発生しない。この結果、製造されたノンリード型半導体装置１の外観性が良くなるばかりでなく、バリに起因する実装不良が発生しなくなる。
【０１０６】
（６）タブ１１及びタブ１１側のタブ吊りリード７部分はハーフエッチングした構造からなることから、半導体チップ１３を固定するタブ１１の固定面と、リード４のワイヤ１５を接続する接続面は同一平面上に位置する構造となり、タブ吊りリード７を一段高くしてタブ１１を浮かす構造に比較して、浮かす寸法分低くでき、半導体装置１の高さを低くすることができる。
【０１０７】
（７）上記（１）〜（６）により、半導体装置の製造コストを低減できる。
【０１０８】
（実施形態２）
図３７乃至図５３は他の実施形態（実施形態２）である半導体装置の製造方法に係わる図である。本実施形態２の半導体装置の製造方法によって製造されたノンリード型半導体装置１は図３７乃至図３９に示すような構造になっている。図３７は一部を除去した半導体装置の斜視図、図３８は半導体装置の断面図、図３９は半導体装置の底面図である。
【０１０９】
本実施形態２によるＱＦＮ型の半導体装置１は、実施形態１のノンリード型半導体装置１において、封止体２の実装面３側をトランスファモールド時に使用したシート３７ａで被った構造になっている点が特徴であり、構成的には他の部分は実施形態１と同様である。シート３７ａは封止体２の実装面３の全域に広がるばかりでなく、その外周縁はリード４の切断による外周縁に一致するとともに、リード４とリード４の間のレジンバリ１０やリード４とタブ吊りリード７との間のレジンバリ１０の切断による外周縁と一致している。
【０１１０】
この結果、実装面３に露出するリード４やタブ吊りリード７の面はシート３７ａによって被われ、保護されることになり、リード４やタブ吊りリード７の表面は傷が付いたり異物が付着することがない。
【０１１１】
本実施形態２の半導体装置１は、図３８に示すように、リード４及びタブ吊りリード７の表面にメッキ膜８０が形成されている。メッキ膜８０は、特に限定はされないが、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜あるいは鉛を使用しないパラジウム膜等によって構成する。
【０１１２】
従って、シート３７ａを剥がすまでは、これらメッキ膜８０は傷が付いたり、異物によって汚染されることもない。シート３７ａを剥がして配線基板に実装した場合、実施形態１の場合の図５のようになる。シート３７ａを分離して直ぐに電子装置を構成する配線基板に実装すれば、リード４やタブ吊りリード７の配線基板に対する接続は確実でかつ接続の信頼性は高いものとなる。この結果、品質が優れかつ信頼性の高い電子装置を製造することができる。
【０１１３】
つぎに、本実施形態２による半導体装置の製造について説明する。図４０乃至図５３は本実施形態２の半導体装置の製造方法に係わる図である。
【０１１４】
図４０は本実施形態２によるＱＦＮ型の半導体装置の製造方法を示すフローチャートである。半導体装置１は、ステップ２０１〜ステップ２０９の各工程を経て製造される。
【０１１５】
即ち、作業開始後、リードフレームへの選択的なメッキ（Ｓ２０１）、チップボンディング（Ｓ２０２）、ワイヤボンディング（Ｓ２０３）、モールド（Ｓ２０４）、ノッチ加工（Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）の各工程を経て製造され、作業は終了する。前記ノッチ加工（Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断（Ｓ２０６）、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）は、複合切断金型による切断加工である。
【０１１６】
本実施形態２において、複合切断金型による切断加工はノッチ加工（Ｓ２０５）を有するものである。このノッチ加工は、封止体２の周縁から突出するタブ吊りリード７の切断性を良好とするために、切断部分にＶ溝を形成しておき、その後のタブ吊りリード７の切断時、前記Ｖ溝底に応力集中を発生させて切断を容易にするためである。図示はしないが、複合切断金型の最初のステーションに用意してノッチ加工部分を設けておく。ノッチ加工部分は、タブ吊りリード７を支持する表面にＶ溝を有するダイと、先端が前記ダイのＶ溝に対応する形状のパンチとからなり、このパンチとダイとによってタブ吊りリード７を横切るようにその幅全域にＶ溝のノッチを形成する。なお、ノッチとしては必ずしもＶ溝に限定されるものではなく、切断性能が良くなるならば他の構造のノッチでもよい。
【０１１７】
本実施形態２では実施形態１と異なり、（１）チップボンディング前にリードフレームに選択的にメッキ膜を形成することと、（２）モールド後に行う複合切断金型による切断加工処理に最初にノッチ加工を追加したことであり、（３）また、シートを用いるトランスファモールド（モールド）において、シートは接着性のあるシートを用い、リード及びタブ吊りリードを切断した後も封止体の実装面側に付着させておくこと、（４）実装する前にシートを除去して半導体装置を実装することである。従って、以下の説明においては実施形態１の場合と同様な部分の説明は省略しながら説明する。
【０１１８】
本実施形態２の半導体装置１の製造においては、図４１に示すように、実施形態１の場合と同様なマトリクス構成のリードフレーム２５が用意される。
【０１１９】
つぎに、図４２に示すように、実装面となるリード４及びタブ吊りリード７の部分にメッキ処理が施されてメッキ膜８０が形成される（メッキ：Ｓ２０１）。図４２ではメッキ膜８０が形成された部分をハッチングを施して示してある。メッキ膜８０は、特に限定はされないが、例えば、鉛と錫による半田膜、錫と亜鉛による半田膜、錫と銀による半田膜あるいは鉛を使用しないパラジウム膜等によって構成する。図４２はリードフレーム２５の裏面を示す。また、タブ１１及びタブ１１を支持するタブ吊りリード７のタブ１１寄りの部分は裏面側がハーフエッチングされて薄くなっている。この部分は封止体で被われる部分であり、メッキ膜は形成しない。
【０１２０】
つぎに、タブ１１上に半導体チップ１３を固定（チップボンディング：Ｓ２０２）するとともに、半導体チップ１３の電極１４とリード４の内端部分を導電性のワイヤ１５で電気的に接続する（ワイヤボンディング：Ｓ２０３）する（図４３参照）。
【０１２１】
つぎに、図４４に示すように、組み立てが終了したリードフレーム２５に対して片面モールドを行って封止体（パッケージ）２を形成する（モールド：Ｓ２０４）。この片面モールドにおいて、実施形態１と同様にリードフレーム２５と上金型３６との間にシートを介在させてモールドを行うシートモールド法で片面モールドを行う。
【０１２２】
しかし、このシートモールドにおいて、シートとしては接着性があるシート３７ａが使用される。従って、モールド後もシート３７ａは封止体２の実装面側に付着したままとなる。本実施形態２では、図示はしないが、シート３７ａはリードフレーム２５と略同じ寸法で切断される。このトランスファモールドにおいても実施形態１の場合と同様に封止体２の高さ（厚さ）よりも高い（厚い）接触防止体４３が形成される。
【０１２３】
図４５は片面モールドによってパッケージや接触防止体等が形成されたリードフレームの平面図、図４６はパッケージが形成された単位リードフレームパターン部分を示す平面図、図４７は単位リードフレームパターン部分のパッケージ等を示す断面図である。
【０１２４】
片面モールド後のリードフレーム２５は、図４８に示すような状態で保管される。この場合、リードフレーム２５はマトリクス型となっていることから、パッケージ２の一隅の近傍にパッケージ２よりも背が高い接触防止体４３が位置し、上段のリードフレーム２５はこれら接触防止体４３によって支えられることになる。この結果、半導体装置を形成する領域内のリード４やタブ吊りリード７の表面には接触による外力が作用しなくなる。また、本実施形態２の場合は、前記リード４やタブ吊りリード７がシート３７ａで保護されていることから、さらにリード４やタブ吊りリード７の表面が損傷を受けたり、異物付着による汚染が防止される。図４９は内部の状態を示す積み重ね状態の二段のリードフレーム２５を示す断面図である。
【０１２５】
つぎに、実施形態１で使用したプレス機械と、ノッチ加工が最初のステーションに組み込まれた複合切断金型を使用して、ノッチ加工（Ｖ溝：Ｓ２０５）、ゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断：Ｓ２０６〕、第１次リード先端切断〔Ｘ方向延在リード切断：Ｓ２０７〕、第２次リード先端切断〔Ｙ方向延在リード切断：Ｓ２０８〕、残留タブ吊りリード切断〔エアーベント切断：Ｓ２０９〕を行う。また、この切断工程において、リードフレーム２５は図４８に示すような状態で保管されて供給される。
【０１２６】
リードフレーム２５は、裏返しにして複合切断金型の下型と上型との間に挟持されて切断成形加工が行われる。図５０はノッチ加工（Ｓ２０５）によってタブ吊りリード７にノッチ（Ｖ溝）８５が形成された状態を示す模式図である（図５２参照）。
【０１２７】
図５１において点々が施された部分がパンチ７６によって切断される（Ｓ２０６）。この切断部分はタブ吊りリード７においては前記ノッチ（Ｖ溝）８５が設けられた部分であり、Ｖ溝底が切断線である。図５２にはダイ７５とパンチ７６による切断状態を示してある。パンチ７６はガイド８６で案内されている。この切断においてもリードフレーム２５の一面にはシート３７ａが張りつけられている。パンチ７６によってシート３７ａの面から封止体２が存在する方向に切断が行われる。この結果、封止体２の実装面１６側の縁（外周縁）は丸みを帯びた縁となり、突出するバリのある縁とはならなくなり、実装時、バリによって実装状態が損なわれるようなことがない。
【０１２８】
つぎに、図示はしないが実施形態１と同様に、第１次リード先端切断（Ｓ２０７）、第２次リード先端切断（Ｓ２０８）、残留タブ吊りリード切断（Ｓ２０９）を行う。これにより、パッケージ２部分はリードフレーム２５から離脱し、図３７乃至図３９に示すようなノンリード型の半導体装置１、即ちＱＦＮ型半導体装置１が製造される。前記リード４及びタブ吊りリード７の切断は、パッケージ２のつけ根で切断される。例えば、リード４やタブ吊りリード７の突出長さは０．１ｍｍ以下となる。
【０１２９】
また、リード４及びタブ吊りリード７の切断時、パッケージ２の実装面側からパンチを突き出してダイとパンチでリード４及びタブ吊りリード７を切断するため、封止体（パッケージ）が設けられる面側の切断縁に突出するバリ（切断バリ）が発生するが、パッケージの実装面側には切断バリが発生しない。この結果、製造したノンリード型半導体装置１の外観性が良くなるばかりでなく、切断バリに起因する実装不良が発生しなくなる。
【０１３０】
また、パッケージのつけ根のリード間やリードとタブ吊りリード間には、レジンバリが発生しているが、このレジンバリもリード４及びタブ吊りリード７の切断と同時に切断される。従って、切断面はリード，タブ吊りリード及びレジンバリにより、直線的になる。
【０１３１】
本実施形態２の半導体装置１は、封止体２の実装面側にシート３７ａが張り付けられていることから、封止体２の実装面に表面を露出させるリード４及びタブ吊りリード７の表面はシート３７ａによって保護され、傷がついたり、異物付着による汚染が防止される。
【０１３２】
そこで、シート３７ａを付けたまま出荷したり、出荷に際してシート３７ａを剥がしてトレー等に収納して出荷する。また、実装直前までシート３７ａを付けておくことが、実装の信頼性を高めるためにも望ましい。
【０１３３】
図５４（ａ），（ｂ）は切断成形加工におけるゲート・フローキャビティ硬化レジン切断〔同部分のタブ吊りリード切断〕において、レジンバリ１０あるいはレジンバリ１０から封止体２に亘る部分が欠ける（欠け部分９０）例を示した図である。しかし、本実施形態２のようにシート３７ａを張り付けた状態でゲート・フローキャビティ硬化レジン切断を行えば、シート３７ａが強度部材として作用するため、レジンバリ１０部分やレジンバリ１０から封止体２に亘る部分に欠けが発生することがない。
【０１３４】
また、切断時に発生した破損微細レジンはシート３７ａに張り付いたままとなり、搬送等において前記破損微細レジンが脱落しなくなり、周囲や機械を汚さなくなる。また、この破損微細レジンはシート３７ａの剥離時にシート３７ａに付着したまま除去されるため、半導体装置１や周囲作業環境を汚すこともない。
【０１３５】
図５３（ａ）、（ｂ）は半導体装置１からシート３７ａを剥離（分離）する一例を示すものである。例えば、図５３（ａ）に示すように、半導体装置１を裏返しにした状態で作業用のステーション９１の収容窪み９２に収容する。収容窪み９２はその底に真空吸引力を増大させるための真空吸引窪み９３を有し、かつ真空吸引機構に接続される吸引孔９４を真空吸引窪み９３の底に有している。
【０１３６】
そこで、収容窪み９２に収容された半導体装置１を真空吸引機構を動作させて収容窪み９２に真空吸着して保持する。また、半導体装置１のシート３７ａを真空吸着できるノズル９５で真空吸着保持し、この状態でノズル９５を図５３（ｂ）に示すように、半導体装置１から遠ざけるように上昇移動させる。これにより、シート３７ａを封止体２から剥がし半導体装置１から分離することができる。
【０１３７】
つぎに、ノズル９５で保持したシート３７ａを所定箇所に運んで捨てた後、ノズル９５を再び収容窪み９２上に戻して下降させ、再びノズル９５で半導体装置１を真空吸着保持して所定箇所に運び、再び反転させ、かつ運び所定の配線基板に実装したり、あるいは出荷用のトレー等に収容する。
【０１３８】
半導体装置１の封止体２からシート３７ａを剥離する手段は他の方法でもよい。
【０１３９】
本実施形態２においても実施形態１が有する効果の一部の効果を有する。また、本実施形態２においては、半導体装置の製造方法においてリードフレーム２５の一面にシート３７ａが張り付けられていることから、リードフレーム２５を複数段重ねても、重なる部分にシート３７ａが介在するため上段のリードフレーム２５の外部電極端子となる部分は下段のパッケージ２に直接接触しなくなり、外部電極端子となる部分の汚染や傷発生が抑止できる。また、リードフレーム２５を重ねても、接触防止体４３が存在することから、外部電極端子となる部分は下段の封止体への接触に起因する外力の印加もなく損傷しなくなる。
【０１４０】
この結果、電子装置の製造において、ノンリード型半導体装置の実装の信頼性が高くなるため、品質が優れ信頼性が高い電子装置を製造することができる。
【０１４１】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１４２】
前記実施形態では、片面モールド後にメッキ処理を行ったが、リードフレームを形成した後にメッキ処理（先付けメッキ）を行ってもよい。この場合、例えば、鉛を使用しないメッキ膜としてパラジウムメッキ膜を形成してもよい。この場合においても、片面モールド後は外部電極端子となる部分の表面の汚染及び傷発生を防止することができる。
【０１４３】
また、前記実施形態では、ＱＦＮ型の半導体装置の製造に本発明を適用した例について説明したが、例えば、ＳＯＮ型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。本発明は少なくともノンリード型半導体装置には適用できる。
【０１４４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【０１４５】
（１）半導体装置の製造時外部電極端子の実装面に傷や異物が付着し難いことから、実装性能が良好なノンリード型半導体装置を製造することができる。
【０１４６】
（２）外部電極端子の実装面側のリード及びタブ吊りリードの切断縁には切断バリが発生しないことから、切断バリに起因する実装不良がなくなり、実装の信頼性を高めることができる。
【０１４７】
（３）電子装置の製造時ノンリード型半導体装置の外部電極端子の実装面に傷や異物が付着し難くなることから、ノンリード型半導体装置の実装性能が良好になり、品質が優れた信頼性の高い電子装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の製造方法において、片面モールドされたリードフレームを積み重ねた状態を示す一部の模式的断面図である。
【図２】本実施形態１は一部を除去した半導体装置の模式的斜視図である。
【図３】前記半導体装置の断面図である。
【図４】前記半導体装置の底面図である。
【図５】前記半導体装置の実装状態を示す断面図である。
【図６】本実施形態１の半導体装置の製造方法を示すフローチャートである。
【図７】本実施形態１の半導体装置の製造方法で使用するリードフレームの平面図である。
【図８】前記リードフレームの単位リードフレームパターン部分を示す平面図である。
【図９】本実施形態１の半導体装置の製造方法において、リードフレームに半導体チップを固定した状態を示す平面図である。
【図１０】図９のＡ−Ａ線に沿う断面図である。
【図１１】図９のＢ−Ｂ線に沿う断面図である。
【図１２】本実施形態１の半導体装置の製造方法において、半導体チップの電極とリード内端部分をワイヤで接続した状態を示す平面図である。
【図１３】図１２のＣ−Ｃ線に沿う断面図である。
【図１４】本実施形態１の半導体装置の製造方法における片面モールド時のモールド金型とリードフレーム等を示す模式図である。
【図１５】前記片面モールドによって形成されたパッケージや接触防止体等を示す断面図である。
【図１６】前記片面モールドによって形成されたパッケージ等を示す断面図である。
【図１７】前記片面モールドにおけるモールド金型で形成されるキャビティやレジン流路とリードフレームとの相関を示す平面図である。
【図１８】前記片面モールドにおいて使用した樹脂シートとパッケージ等との関係を示す拡大断面図である。
【図１９】前記片面モールドによってパッケージが形成されたリードフレームの平面図である。
【図２０】前記片面モールドによってパッケージが形成された単位リードフレームパターン部分を示す平面図である。
【図２１】前記単位リードフレームパターン部分のパッケージ等を示す断面図である。
【図２２】本実施形態１の半導体装置の製造方法で使用する切断装置の一部を示す斜視図である。
【図２３】前記切断装置に組み込まれる複合切断金型を示す模式図である。
【図２４】本実施形態１の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の模式図である。
【図２５】本実施形態１の半導体装置の製造方法において、切断するゲート硬化レジン部分及びフローキャビティ硬化レジン部分を示す一部のリードフレームの平面図である。
【図２６】切断金型の一例を示す模式的断面図である。
【図２７】本実施形態１の半導体装置の製造方法において、切断するＸ方向に沿って延在するリード部分を示すリードフレームの平面図である。
【図２８】本実施形態１の半導体装置の製造方法において、切断するＹ方向に沿って延在するリード部分を示すリードフレームの平面図である。
【図２９】本実施形態１の半導体装置の製造方法において、ピンチカットによる切断部分を示すリードフレーム部分の平面図である。
【図３０】前記リードフレームから切断分離された半導体装置を示す平面図である。
【図３１】本実施形態１において、リード、タブ及びタブ吊りリードが同一平面上に位置するフラットなリードフレームを用いて製造した他の半導体装置を示す断面図である。
【図３２】前記他の半導体装置の底面図である。
【図３３】本実施形態１において、タブ吊りリードを途中で一段高くしてタブを浮かせたリードフレームを用いて製造した他の半導体装置を示す断面図である。
【図３４】実装状態が良好なノンリード型半導体装置を示す一部の断面図である。
【図３５】異物付着による実装不良のノンリード型半導体装置を示す一部の断面図である。
【図３６】メッキ膜の剥離による実装不良のノンリード型半導体装置を示す一部の断面図である。
【図３７】本発明の他の実施形態（実施形態２）である半導体装置の製造方法で製造された半導体装置の一部を除去した斜視図である。
【図３８】本実施形態２の製法で製造された半導体装置の断面図である。
【図３９】本実施形態２の製法で製造された半導体装置の底面図である。
【図４０】本実施形態２の半導体装置の製造方法を示すフローチャートである。
【図４１】本実施形態２の半導体装置の製造方法で使用するリードフレームの平面図である。
【図４２】前記リードフレームの単位リードフレームパターン部分の裏面を示す底面図である。
【図４３】本実施形態２の半導体装置の製造方法において、半導体チップを固定するとともに、半導体チップの電極とリードをワイヤで接続した状態を示す一部の平面図である。
【図４４】本実施形態２の半導体装置の製造方法における片面モールド状態を示す模式的断面図である。
【図４５】前記片面モールドによってパッケージが形成されたリードフレームの平面図である。
【図４６】前記片面モールドによってパッケージが形成された単位リードフレームパターン部分を示す平面図である。
【図４７】前記片面モールドされた単位リードフレームパターン部分の断面図である。
【図４８】本実施形態２の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の模式図である。
【図４９】本実施形態２の半導体装置の製造方法において、積み重ねられた片面モールドされたリードフレームを示す一部の断面図である。
【図５０】本実施形態２の半導体装置の製造方法において、タブ吊りリードにノッチを形成した単位リードフレームパターン部分の模式的平面図である。
【図５１】本実施形態２の半導体装置の製造方法において、ゲート側及びフローキャビティ側のタブ吊りリードとパンチ及びダイ等の関係を示す模式図である。
【図５２】前記ゲート硬化レジン部分及びフローキャビティ硬化レジン部分の切断状態を示す模式的断面図である。
【図５３】本実施形態２によって製造された半導体装置から樹脂シートを剥離させる状態を示す模式図である。
【図５４】パッケージの縁が欠けた半導体装置の平面図及び底面図である。
【符号の説明】
１…半導体装置（ノンリード型半導体装置）、２…封止体（パッケージ）、２ａ…立ち上がり縁、３…実装面、４…外部電極端子（リード）、５…斜面、６…上面、７…タブ吊りリード、１０…レジンバリ、１１…タブ、１２…接合材、１３…半導体チップ、１４…電極、１５…ワイヤ、１６…実装面、２０…配線基板、２１…電極（ランド）、２２…接合材、２５…リードフレーム、２６…単位リードフレームパターン、２７ａ〜２７ｃ…ガイド孔、２８，２９…エジェクターピン孔、３０…枠部、３１…スリット、３２…キャビティ、３３…開口部、３４…孔、３５…下金型、３５ａ，３５ｂ…合わせ面（パーティング面）、３６…上金型、３７，３７ａ…シート、３８…ランナー、３９…ゲート、４０…スルー、４１…フローキャビティ、４２…ポット（カル）、４３…接触防止体、４４…エアーベント硬化レジン、５０…配線基板、５１…接合材（ソルダー）、５５…フィレット、５６…異物、６０…切断装置、６１…下金型ベース、６２…上金型ベース、６３…支柱、６４…嵌合部、６５，６６…取付部、６７…ガイド、７０…第１打抜型、７１…第２打抜型、７２…第３打抜型、７３…第４打抜型、７５…ダイ、７６…パンチ、８０…メッキ膜、８５…ノッチ（Ｖ溝）、８６…ガイド、９０…欠け部分、９１…ステーション、９２…収容窪み、９３…真空吸引窪み、９４…吸引孔、９５…ノズル。
Claims (4)
- 絶縁性樹脂からなる封止体と、前記封止体の実装面に露出するリード及びタブ吊りリードとを有する半導体装置であって、
前記封止体内には半導体チップが位置するとともに、前記タブ吊りリードに連なるタブが前記封止体内に埋め込まれており、
前記半導体チップは前記タブの固定面上に固定され、
前記タブは半導体チップより小さく、かつ前記リードより薄く形成され、
前記封止体の縁に位置する前記リード及びタブ吊りリードの外端実装面側の縁は切断によるバリが存在しない
ことを特徴とする半導体装置。 - 前記半導体チップの電極と前記リードは導電性のワイヤで接続されていることを特徴とする請求項１に記載の半導体装置。
- 前記リードのワイヤが接続されるワイヤ接続面と、前記タブの前記固定面及びこの固定面に連なる前記タブ吊りリードの面は同一平面上に位置することを特徴とする請求項２に記載の半導体装置。
- 前記封止体の実装面に露出する前記リードの面及び前記タブ吊りリードの面にはメッキ膜が形成されていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001211771A JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
| TW090119025A TW511260B (en) | 2000-08-31 | 2001-08-03 | Semiconductor device and its manufacture method |
| KR1020010050887A KR100829278B1 (ko) | 2000-08-31 | 2001-08-23 | 반도체장치 및 그 제조방법 |
| US09/939,669 US6670220B2 (en) | 2000-08-31 | 2001-08-28 | Semiconductor device and manufacture method of that |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-262918 | 2000-08-31 | ||
| JP2000262918 | 2000-08-31 | ||
| JP2001211771A JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010271584A Division JP5562819B2 (ja) | 2000-08-31 | 2010-12-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002151625A JP2002151625A (ja) | 2002-05-24 |
| JP4669166B2 true JP4669166B2 (ja) | 2011-04-13 |
Family
ID=26598932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001211771A Expired - Fee Related JP4669166B2 (ja) | 2000-08-31 | 2001-07-12 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6670220B2 (ja) |
| JP (1) | JP4669166B2 (ja) |
| KR (1) | KR100829278B1 (ja) |
| TW (1) | TW511260B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747343B2 (en) * | 2000-03-08 | 2004-06-08 | Texas Instruments Incorporated | Aluminum leadframes with two nickel layers |
| US6856006B2 (en) * | 2002-03-28 | 2005-02-15 | Siliconix Taiwan Ltd | Encapsulation method and leadframe for leadless semiconductor packages |
| JP2002118222A (ja) * | 2000-10-10 | 2002-04-19 | Rohm Co Ltd | 半導体装置 |
| US6969918B1 (en) * | 2001-08-30 | 2005-11-29 | Micron Technology, Inc. | System for fabricating semiconductor components using mold cavities having runners configured to minimize venting |
| JP2003204027A (ja) * | 2002-01-09 | 2003-07-18 | Matsushita Electric Ind Co Ltd | リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法 |
| US7195953B2 (en) * | 2003-04-02 | 2007-03-27 | Yamaha Corporation | Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein |
| JP4467903B2 (ja) * | 2003-04-17 | 2010-05-26 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
| US6683370B1 (en) * | 2003-04-15 | 2004-01-27 | Motorola, Inc. | Semiconductor component and method of manufacturing same |
| EP1478014A1 (en) * | 2003-05-13 | 2004-11-17 | Perspa b.v. | Improved production method for QFN leadframes |
| TWI228304B (en) * | 2003-10-29 | 2005-02-21 | Advanced Semiconductor Eng | Method for manufacturing ball grid package |
| US20050205981A1 (en) * | 2004-03-18 | 2005-09-22 | Kabushiki Kaisha Toshiba | Stacked electronic part |
| US7629695B2 (en) * | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| GB2429842B (en) * | 2004-05-20 | 2009-01-28 | Spansion Llc | Method of fabricating semiconductor device and semiconductor device |
| JP4624170B2 (ja) * | 2005-04-25 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008091527A (ja) * | 2006-09-29 | 2008-04-17 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| TW200830573A (en) * | 2007-01-03 | 2008-07-16 | Harvatek Corp | Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip |
| US20080180921A1 (en) * | 2007-01-31 | 2008-07-31 | Cyntec Co., Ltd. | Electronic package structure |
| US20090091009A1 (en) * | 2007-10-03 | 2009-04-09 | Corisis David J | Stackable integrated circuit package |
| JP5353153B2 (ja) * | 2007-11-09 | 2013-11-27 | パナソニック株式会社 | 実装構造体 |
| TW200935527A (en) * | 2008-02-15 | 2009-08-16 | Chipmos Technologies Inc | Chip package apparatus and chip package process |
| JP5136458B2 (ja) * | 2009-02-20 | 2013-02-06 | ヤマハ株式会社 | 半導体パッケージ及びその製造方法 |
| JP2010080971A (ja) * | 2009-11-25 | 2010-04-08 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法 |
| JP2013069814A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | 半導体装置の製造方法 |
| US9142491B2 (en) * | 2012-09-28 | 2015-09-22 | Conexant Systems, Inc. | Semiconductor package with corner pins |
| JP5512784B2 (ja) * | 2012-11-26 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6092645B2 (ja) * | 2013-02-07 | 2017-03-08 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP6020246B2 (ja) * | 2013-02-20 | 2016-11-02 | 大日本印刷株式会社 | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| JP6136345B2 (ja) * | 2013-02-20 | 2017-05-31 | 大日本印刷株式会社 | 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体 |
| US9554453B2 (en) * | 2013-02-26 | 2017-01-24 | Mediatek Inc. | Printed circuit board structure with heat dissipation function |
| JP6264777B2 (ja) * | 2013-08-12 | 2018-01-24 | 大日本印刷株式会社 | 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法 |
| WO2017168537A1 (ja) * | 2016-03-29 | 2017-10-05 | 三菱電機株式会社 | 樹脂封止型電力半導体装置の製造方法 |
| TWI600072B (zh) * | 2017-01-23 | 2017-09-21 | Linco Technology Co Ltd | Coated film burr removal method |
| CN110408981A (zh) * | 2019-09-11 | 2019-11-05 | 河南理工大学 | 一种微导线的电镀连接装置 |
| CN114999940B (zh) * | 2022-06-29 | 2023-08-04 | 江苏爱矽半导体科技有限公司 | 一种引线框架及芯片封装结构 |
| CN116646264B (zh) * | 2023-06-08 | 2024-01-30 | 乐安博特半导体有限公司 | 集成电路封装方法 |
| CN117116780B (zh) * | 2023-08-18 | 2024-03-19 | 泰州海天电子科技股份有限公司 | 一种半导体模块的注塑封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342864A (ja) * | 1993-06-01 | 1994-12-13 | Rohm Co Ltd | リード端子付き面実装型電子部品の製造方法 |
| JPH1121969A (ja) * | 1997-06-30 | 1999-01-26 | Toto Ltd | 水槽のオーバーフロー流路の構造 |
| JPH11219969A (ja) * | 1997-11-28 | 1999-08-10 | Mitsui High Tec Inc | 半導体装置 |
| WO1999067821A1 (en) * | 1998-06-24 | 1999-12-29 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| JP2000124239A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法及びリードフレーム |
| JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000183263A (ja) * | 1998-12-18 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体パッケージの製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5521128A (en) | 1978-08-02 | 1980-02-15 | Hitachi Ltd | Lead frame used for semiconductor device and its assembling |
| JPS6434699A (en) * | 1987-07-27 | 1989-02-06 | Yoshio Mihashi | Mounting hole of punch edge for perforator and fixture thereof |
| JPS6470217A (en) * | 1987-09-10 | 1989-03-15 | Hitachi Heating Appl | Heating device for vehicle |
| JP3299421B2 (ja) * | 1995-10-03 | 2002-07-08 | 三菱電機株式会社 | 電力用半導体装置の製造方法およびリードフレーム |
| JP3129660B2 (ja) * | 1996-07-23 | 2001-01-31 | アピックヤマダ株式会社 | Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置 |
| JP3026426B2 (ja) * | 1996-08-29 | 2000-03-27 | 沖電気工業株式会社 | 樹脂封止型半導体装置とその製造方法及びその金型構造 |
| JP3713123B2 (ja) * | 1997-03-25 | 2005-11-02 | ローム株式会社 | 半導体装置およびその製法 |
| KR200309906Y1 (ko) | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
-
2001
- 2001-07-12 JP JP2001211771A patent/JP4669166B2/ja not_active Expired - Fee Related
- 2001-08-03 TW TW090119025A patent/TW511260B/zh not_active IP Right Cessation
- 2001-08-23 KR KR1020010050887A patent/KR100829278B1/ko not_active IP Right Cessation
- 2001-08-28 US US09/939,669 patent/US6670220B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342864A (ja) * | 1993-06-01 | 1994-12-13 | Rohm Co Ltd | リード端子付き面実装型電子部品の製造方法 |
| JPH1121969A (ja) * | 1997-06-30 | 1999-01-26 | Toto Ltd | 水槽のオーバーフロー流路の構造 |
| JPH11219969A (ja) * | 1997-11-28 | 1999-08-10 | Mitsui High Tec Inc | 半導体装置 |
| WO1999067821A1 (en) * | 1998-06-24 | 1999-12-29 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| JP2000124239A (ja) * | 1998-10-12 | 2000-04-28 | Matsushita Electronics Industry Corp | 樹脂封止型半導体装置の製造方法及びリードフレーム |
| JP2000150725A (ja) * | 1998-11-05 | 2000-05-30 | Sony Corp | 半導体装置およびその製造方法 |
| JP2000183263A (ja) * | 1998-12-18 | 2000-06-30 | Matsushita Electronics Industry Corp | 半導体パッケージの製造方法 |
| JP2001077278A (ja) * | 1999-10-15 | 2001-03-23 | Amkor Technology Korea Inc | 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド |
Also Published As
| Publication number | Publication date |
|---|---|
| US6670220B2 (en) | 2003-12-30 |
| US20020024127A1 (en) | 2002-02-28 |
| KR100829278B1 (ko) | 2008-05-13 |
| JP2002151625A (ja) | 2002-05-24 |
| KR20020017986A (ko) | 2002-03-07 |
| TW511260B (en) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4669166B2 (ja) | 半導体装置 | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| JP3895570B2 (ja) | 半導体装置 | |
| KR100809818B1 (ko) | 반도체 장치의 제조 방법 | |
| US20020119603A1 (en) | Semiconductor device and method of manufacturing same | |
| JP5688576B2 (ja) | 半導体装置 | |
| KR100702080B1 (ko) | 리드 프레임, 수지 밀봉 금형 및 그들을 이용한 반도체장치의 제조 방법 | |
| CN209785926U (zh) | 半导体器件 | |
| JP5876669B2 (ja) | 半導体装置 | |
| KR19980054919A (ko) | 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법 | |
| JP2003158234A (ja) | 半導体装置及びその製造方法 | |
| US7511366B2 (en) | Multi-row substrate strip and method for manufacturing the same | |
| JP5562819B2 (ja) | 半導体装置の製造方法 | |
| JP2003224239A (ja) | 半導体装置およびその製造方法 | |
| KR20000057952A (ko) | 반도체 장치의 제조 방법 | |
| CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
| JP3986189B2 (ja) | 半導体装置の製造方法 | |
| JP5121807B2 (ja) | 半導体装置の製造方法 | |
| JP2004235237A (ja) | 樹脂封止金型及びそれを用いた半導体装置の製造方法 | |
| JP2003229445A (ja) | 半導体装置の製造方法 | |
| JP2002026168A (ja) | 半導体装置およびその製造方法 | |
| JP2000091363A (ja) | 半導体装置の製造方法 | |
| JPH11260982A (ja) | 樹脂封止型デバイスの製造方法 | |
| JP2004146853A (ja) | 樹脂封止型半導体装置 | |
| JPH113961A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060914 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |