JP2003229445A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003229445A
JP2003229445A JP2002027041A JP2002027041A JP2003229445A JP 2003229445 A JP2003229445 A JP 2003229445A JP 2002027041 A JP2002027041 A JP 2002027041A JP 2002027041 A JP2002027041 A JP 2002027041A JP 2003229445 A JP2003229445 A JP 2003229445A
Authority
JP
Japan
Prior art keywords
tab
lead
lead frame
semiconductor device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002027041A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
広幸 高橋
Yoshinari Sato
良成 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2002027041A priority Critical patent/JP2003229445A/ja
Publication of JP2003229445A publication Critical patent/JP2003229445A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

(57)【要約】 【課題】 ノンリード型半導体装置の封止体の欠け防
止。 【解決手段】 単位リードフレームパターンを複数格子
配列したマトリクス型リードフレームを用意した後、半
導体チップをタブに固定し、半導体チップの電極とリー
ドの内端をワイヤで接続し、その後半導体チップ，ワイ
ヤ及びリード内端部分を片面モールドして封止体で覆
う。金型を用いる前記モールド時、ボイド発生を防止す
るためキャビティの隅から連結部を介してフローキャビ
ティを配置する。タブを支持するタブ吊りリードも連結
部に重なる。封止体と連結部に形成された連結レジン部
をプレスによって切断する前に、切断線に沿って前記連
結レジン部に溝をレーザ照射で形成する。タブ吊りリー
ドを溶かさないような発振波長のレーザ光で溝を形成す
る。その後、プレスによって不要リードフレーム部分及
びレジン部分を除去して半導体装置を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はリードフレームを用
いた樹脂封止型半導体装置の製造技術に関し、特に、Ｓ
ＯＮ（Small Outline Non-Leaded Package），ＱＦＮ
（Quad Flat Non-Leaded Package）のように、パッケー
ジの側方に意図的に外部電極端子を突出させることなく
実装面側に露出させる半導体装置（ノンリード型半導体
装置）の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】樹脂封止型半導体装置は、その製造にお
いてリードフレームが使用される。リードフレームは、
金属板を精密プレスによる打ち抜きやエッチングによっ
て所望パターンに形成することによって製造される。リ
ードフレームは半導体チップを固定するためのタブと呼
称される支持部や、前記支持部の周囲に先端（内端）を
臨ませる複数のリードを有する。前記タブはリードフレ
ームの枠部分から延在するタブ吊りリードによって支持
されている。
【０００３】このようなリードフレームを使用して樹脂
封止型半導体装置を製造する場合、前記リードフレーム
のタブに半導体チップを固定するとともに、前記半導体
チップの電極と前記リードの先端を導電性のワイヤで接
続し、その後ワイヤや半導体チップを含むリード内端側
を絶縁性の樹脂（レジン）で封止して封止体（パッケー
ジ）を形成し、ついで不要なリードフレーム部分を切断
除去するとともにパッケージから突出するリードやタブ
吊りリードをフレームから切断する。
【０００４】一方、リードフレームを用いて製造する樹
脂封止型半導体装置の一つとして、リードフレームの一
面側に片面モールドを行ってパッケージを形成し、パッ
ケージの実装面に外部電極端子であるリードを露出さ
せ、パッケージの周面から意図的にリードを突出させな
い半導体装置構造が知られている。この半導体装置は、
パッケージの実装面の両側縁にリードが露出するＳＯＮ
や、四角形状のパッケージの実装面の４辺側にリードが
露出するＱＦＮが知られている。
【０００５】他方、樹脂封止型半導体装置の製造におい
て、封止体内に気泡（ボイド）が残留しないように、そ
の製造におけるトランスファモールディングにおいて
は、成形型に封止体を形成するキャビティに連通するフ
ローキャビティを設け、空気を巻き込んだ樹脂がキャビ
ティから抜けてフローキャビティに流れ込むようにして
封止体にボイドが発生しないようにしている。フローキ
ャビティについては、例えば、工業調査会発行「電子材
料」、1987年８月号、Ｐ73〜Ｐ79に、オーバランナとし
て記載されている。
【０００６】
【発明が解決しようとする課題】半導体装置の小型化、
外部電極端子となるリードのリード曲がり防止等の観点
から片面モールドによるＳＯＮやＱＦＮ等のノンリード
型半導体装置が使用されている。ノンリード型半導体装
置は、パッケージの実装面に露出するリード面が実装面
となることから、パッケージの側面からリードを突出さ
せるＳＯＰ（Small Outline Package）やＱＦＰ（Quad
Flat Package）等の半導体装置に比較して、実装面積が
小さい特徴がある。
【０００７】本出願人においては、製品形成部分となる
単位リードフレーム部分を縦横に複数格子状に配列した
マトリクス型リードフレームを用いてＱＦＮを製造して
いる。また、封止体内にボイドを発生させないように、
トランスファモールディング時に単位リードフレーム部
分にはフローキャビティが位置する構成を採用してい
る。
【０００８】このような半導体装置の製造において、前
記封止体の付け根で前記連結レジン部をプレスによって
切断すると、時として前記フローキャビティで硬化した
レジン部分に連なる封止体の縁が欠ける不良が発生する
ことがあることが判明した。図２８は欠けが発生したノ
ンリード型半導体装置１の斜視図である。
【０００９】絶縁性樹脂で形成される四角形の封止体
（パッケージ）２の一つの角部はフローキャビティ硬化
レジン部に連なる連結レジン部４０ａが存在し、この連
結レジン部４０ａはリード４とリード４の間やリード４
とタブ吊りリード７との間のレジンバリ１０よりも厚く
なっている。このため、リード４及びタブ吊りリード７
をレジンバリ１０及び連結レジン部４０ａを金型で切断
すると、連結レジン部４０ａには大きな応力（歪み）が
発生し、連結レジン部４０ａに連なるパッケージ２の角
部が図２８に示すように欠ける（欠け部８０）ことがあ
る。これは外観不良となり、歩留りの低下を引き起こ
す。また、欠けに至らない場合であってもクラックが発
生することによってノンリード型半導体装置の耐湿性の
低下を引き起こし、ノンリード型半導体装置１の信頼性
低下となる。
【００１０】本発明の目的は、絶縁性樹脂からなる封止
体の縁が欠けたり、クラックが入ることを防止できるノ
ンリード型半導体装置の製造方法を提供することにあ
る。本発明の他の目的は、耐湿性が高いノンリード型半
導体装置を製造することができる技術を提供することに
ある。本発明の他の目的は、製造歩留りの高いノンリー
ド型半導体装置の製造方法を提供することにある。本発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面からあきらかになるであろ
う。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００１２】（１）枠部と、前記枠部の内方に位置する
タブと、前記枠部から前記タブに向かって延在して先端
部分で前記タブを支持する複数のタブ吊りリードと、前
記枠部から前記タブに向かって延在する複数のリードと
を含む単位リードフレーム部分を縦横に複数格子状に配
列したマトリクス型リードフレームを用意する工程と、
前記タブの一面に半導体チップを固定する工程と、前記
半導体チップの電極と前記リードの内端を導電性のワイ
ヤで接続する工程と、前記リードフレームの前記半導体
チップを固定する面側を選択的に絶縁性樹脂で封止し
て、前記半導体チップ及び前記ワイヤ並びに前記リード
内端部分を被う封止体及びこの封止体に連結レジン部を
介して連なるフローキャビティ硬化レジン部を形成する
工程と、前記リードや前記タブ吊りリードを切断して不
要なリードフレーム部分を切断除去するとともに、絶縁
性封止体とフローキャビティ硬化レジン部間の連結レジ
ン部を切断する切断工程とを有する半導体装置の製造方
法であって、前記封止後、封止が行われない前記リード
フレーム面側から前記連結レジン部の切断箇所に対応す
る部分にレーザ光を照射してレジンに溝を付けておき、
その後前記切断工程で前記連結レジン部の切断を行うこ
とを特徴とする。
【００１３】前記連結レジン部の延在方向に沿って前記
タブ吊りリードが前記連結レジン部と重なって延在して
いることから、前記タブ吊りリードを加工しない発振波
長のレーザ光で前記溝を形成する。
【００１４】前記（１）の手段によれば、（ａ）封止体
に連なる連結レジン部に溝が形成されていることから、
封止体の付け根で連結レジン部をプレスによって切断す
る際、前記溝部分に応力が集中し、切断が容易となり、
従来発生していた封止体の縁の欠けやクラックが発生し
難くなる。欠けは外観不良となる。また、欠けやクラッ
クは封止体内への水分の浸入を引き起こすことから、ノ
ンリード型半導体装置の耐湿性低下を引き起こす。従っ
て、欠けやクラックの発生を防止できる本発明によれ
ば、製造されるノンリード型半導体装置の品質向上が図
れるとともに、歩留り向上及び製品コストの低減を図る
ことができる。（ｂ）溝を形成するレーザ光の発振波長
は高く、タブ吊りリードを溶かすこともない。この結
果、導電物質を飛散させることがなく、導電物質のリー
ド（外部電極端子）への付着も起きず、リード間ショー
ト不良等の不良発生も生じなくなる。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００１６】（実施形態１）図１乃至図２７は本発明の
一実施形態（実施形態１）であるノンリード型半導体装
置の製造方法に係わる図である。本実施形態１では四角
形の封止体の裏面（実装面）に各辺の縁に沿ってそれぞ
れ外部電極端子であるリードを配列したＱＦＮ型の半導
体装置の製造に本発明を適用した例を示す。
【００１７】本実施形態１の半導体装置の製造方法によ
って製造されたノンリード型半導体装置１は図２乃至図
４のような構造になっている。図２は一部を取り除いた
ＱＦＮ型半導体装置の斜視図、図３は断面図、図４は底
面図である。
【００１８】ノンリード型半導体装置１は、図２乃至図
４に示すように、絶縁性樹脂からなる封止体（パッケー
ジ）２は偏平の四角形体（矩形体）からなるとともに、
角部（隅部）は面取り加工が施されて斜面５となってい
る（図２参照）。一箇所の斜面５はパッケージ２の形成
時のレジン（樹脂）を注入したゲートに連なっていた箇
所であり、また、他の３箇所の斜面５はパッケージ２の
成形時空気が逃げるエアーベント箇所に連なっていた箇
所である。
【００１９】また、図２及び図３に示すように、パッケ
ージ２の側面は傾斜面となっている。この傾斜面は、モ
ールド金型のキャビティからパッケージを抜き取る際、
抜き取りを容易にするためにキャビティの側面を傾斜面
にした結果によるものである。従って、図３に示すよう
に下面となる実装面３の大きさに比較して上面６は小さ
くなっている。
【００２０】パッケージ２の裏面、即ち、実装面３の周
縁には、外部電極端子（リード）４が露出している。各
辺において、リード４はパッケージ２の各辺に沿って所
定のピッチで配置されている。また、パッケージ２の４
隅、即ち、斜面５の各中央に対応する実装面３の周縁に
はタブ吊りリード７が露出している（図２，図４参
照）。このタブ吊りリード７もリードとして使用可能で
ある。従って、本明細書では、製品としての半導体装置
１における説明では、リードとは、外部電極端子として
使用される本来のリード及び前記タブ吊りリードをも意
味することがある。
【００２１】本実施形態１の半導体装置１では、図１に
示すように、リード４及びタブ吊りリード７のパッケー
ジ２に覆われる面では、パッケージ２の立ち上がり縁２
ａから外側にわずかにリード４及びタブ吊りリード７が
突出する。これは、リード４及びタブ吊りリード７を切
断する際のダイの受部となる部分であり、例えば、０．
１ｍｍ以下となっている。各リード４の間及びタブ吊り
リード７とリード４との間にはレジンバリ１０が存在す
るが、このレジンバリ１０もダイとパンチによって切断
されるため、パッケージ２の周縁では、レジンバリ１０
の縁とリード４及びタブ吊りリード７の先端縁が凹凸す
ることなく直線的になる。
【００２２】半導体装置１は、その製造においてシート
を介在させて型締めを行った後にトランスファモールド
を行うことから、実装面３はリード４やタブ吊りリード
７の露出する面、即ち実装面１６よりも内側に窪む形状
になる（図３参照）。また、本実施形態１では、トラン
スファモールドによる片面モールド後、リード４及びタ
ブ吊りリード７の表面にメッキ膜を形成するため、この
メッキ膜の存在によってもパッケージ２の実装面３はリ
ード４やタブ吊りリード７の実装面１６よりも内側に引
っ込む構造になる。このようにリード４やタブ吊りリー
ド７の実装面１６よりもパッケージ２の実装面３がオフ
セットされた構造では、実装基板等の配線基板に半導体
装置１を表面実装する場合、半田の濡れ領域が特定され
るため半田実装が良好となる特長がある。
【００２３】半導体装置１は、図３に示すように、パッ
ケージ２内にタブ１１を有している。このタブ１１の上
面には接合材１２を介して半導体チップ１３が固定され
ている。前記タブ１１は半導体チップ１３よりも小さい
小タブとなっている。このタブ１１は前記４本のタブ吊
りリード７で支持される構造になっている（図２，図４
参照）。このタブ１１とタブ吊りリード７は一体となっ
ている。
【００２４】また、タブ１１はその製造時、裏面を所定
厚さエッチングされて除去されていることから、半導体
チップ１３を固定する面はリード４やタブ吊りリード７
の表面と同じ平面に位置するが、裏面はリード４やタブ
吊りリード７の対応する面よりも一段奥に引っ込む構造
となる。従って、タブ１１の裏面はパッケージ２内に埋
没し露出しない構造になる。
【００２５】また、半導体チップ１３の表面に形成され
た電極１４（図２参照）と、リード４の内端部分は導電
性のワイヤ１５で電気的に接続されている。タブ１１、
半導体チップ１３、ワイヤ１５はパッケージ２内に位置
している。なお、半導体チップ１３の電極とリード４と
を電気的に接続する接続手段は他の構成でもよい。ま
た、タブ吊りリード７を外部電極端子として使用する場
合には、半導体チップ１３のグランド電極とタブ吊りリ
ード７をワイヤ１５で接続してもよい。
【００２６】つぎに、具体的な半導体装置の製造につい
て説明する。図５は本実施形態１によるＱＦＮ型の半導
体装置の製造方法を示すフローチャートである。半導体
装置１は、ステップ１０１〜ステップ１０９の各工程を
経て製造される。即ち、作業開始後、チップボンディン
グ（Ｓ１０１）、ワイヤボンディング（Ｓ１０２）、片
面モールド（Ｓ１０３）、レーザ光照射による溝形成
（Ｓ１０４）、メッキ（Ｓ１０５）、複合切断金型によ
る切断（Ｓ１０６〜Ｓ１０９）の各工程を経て製造さ
れ、作業は終了する。前記複合切断金型による切断は、
ゲート・フローキャビティ硬化レジン部切断（同部分の
タブ吊りリード切断：Ｓ１０６）、第１次リード先端切
断（Ｘ方向延在リード切断：Ｓ１０７）、第２次リード
先端切断（Ｙ方向延在リード切断：Ｓ１０８）、残留タ
ブ吊りリード切断（エアーベント切断：Ｓ１０９）の各
工程を有する。
【００２７】本実施形態１の半導体装置１の製造におい
ては、図６に示すような厚さが０．２ｍｍ程度となるマ
トリクス構成のリードフレーム２５が用意される。この
リードフレーム２５は、製品形成部分となる単位リード
フレームパターン２６がＸ方向に沿って２０行、Ｙ方向
に沿って５列配置され、１枚のリードフレーム２５から
１００個の半導体装置１を製造することができるように
なっている。リードフレーム２５の両側には、リードフ
レーム２５の搬送や位置決めに使用するガイド孔２７ａ
〜２７ｃが設けられている。
【００２８】また、各列の左側には、トランスファモー
ルド時、ランナーが位置する。そこでランナー硬化レジ
ンをエジェクターピンの突き出しによってリードフレー
ム２５から引き剥がすため、エジェクターピンが貫通で
きるエジェクターピン孔２８が設けられている。また、
このランナーから分岐し、キャビティに流れるゲート部
分で硬化したゲート硬化レジンをエジェクターピンの突
き出しによってリードフレーム２５から引き剥がすた
め、エジェクターピンが貫通できるエジェクターピン孔
２９が設けられている。
【００２９】図７は単位リードフレームパターン２６を
示す平面図である。単位リードフレームパターン２６
は、矩形枠状の枠部３０と、この枠部３０の各辺の内側
から内方に向かって延在する複数のリード４と、枠部３
０の４隅から枠内方にそれぞれ延在し、中央のタブ１１
を支持するタブ吊りリード７とを有するパターンにな
り、四角形の領域となっている。前記枠部３０は各辺で
その辺方向にスリット３１が断続的に設けられ、リード
４を支持する枠部部分が弾力的に変化できるようになっ
ている。
【００３０】図７に示すように、各リード４の内端部分
及びタブ１１等を含む四角形の領域が、モールド金型に
よって形成されるキャビティ３２である。エジェクター
ピン孔２９に臨むキャビティ３２の左上の隅部には、キ
ャビティ３２に樹脂を注入するゲート（Ｇ）が連なる。
キャビティ３２の前記ゲートに対峙する右下の隅部に
は、図示はしないがフローキャビティ（ＦＣ）が連通す
るようになる。また、キャビティ３２の残りの二つの隅
部（右上及び左下の隅部）にもそれぞれ図示はしないが
エアーベントが連通する。
【００３１】本実施形態１では、フローキャビティで硬
化した樹脂（レジン）によって、パッケージよりも高さ
が高い接触防止体が形成される。また、この接触防止体
がリードフレームから剥離しないようにリードフレーム
と接触防止体との接着力を高めるため、フローキャビテ
ィが形成される枠部３０には開口部３３が設けられてい
る。本実施形態１ではタブ吊りリード７の延長線の両側
にそれぞれ一つ対称に設けられている。
【００３２】右上及び左下の隅部の枠部３０には、それ
ぞれ孔３４が設けられている。この孔３４はエアーベン
トと重なり、エアーベント硬化レジンが枠部３０に食い
込み、エアーベント硬化レジンの脱落を防止する作用を
する。
【００３３】また、図８に示すように、タブ１１の裏面
及びタブ１１側の図示しないタブ吊りリード部分は所定
厚さエッチング（ハーフエッチング）されて薄くなって
いる。例えば、リードフレームの厚さが０．２ｍｍの場
合、ハーフエッチング深さは０．１１ｍｍ程度で、タブ
１１の厚さは０．０９ｍｍとなる。
【００３４】このようにすることによって、片面モール
ドによって形成するパッケージの実装面にタブ１１が露
出しなくなる（図３参照）。また、このようなハーフエ
ッチング構造は、タブ吊りリードを途中で一段高くして
タブ１１をパッケージ内に埋め込む構造に比較して、前
記一段高くする分程パッケージの厚さを薄くすることが
できる。なお、当然ではあるが、エッチングされないタ
ブ１１及びタブ吊りリード７の表面と、これに対応する
リード４の表面は、それぞれ同一面上に位置している。
【００３５】つぎに、このようなリードフレーム２５に
おいて、図９及び図１０に示すように、タブ１１上に半
導体チップ１３を接合材１２を介して固定（チップボン
ディング：Ｓ１０１）するとともに、半導体チップ１３
の電極１４とリード４の内端を導電性のワイヤ１５で電
気的に接続する（ワイヤボンディング：Ｓ１０２）。
【００３６】つぎに、組み立てが終了したリードフレー
ム２５に対して片面モールドを行って封止体（パッケー
ジ）２を形成する（片面モールド：Ｓ１０３）。この片
面モールドはトランスファモールド装置によって行う。
【００３７】図１１は片面モールド時のモールド金型と
リードフレーム等を示す模式図である。トランスファモ
ールド装置に取り付けるモールド金型は、下金型３５
と、この下金型３５上に配置される上金型３６とからな
り、両者の合わせ面（パーティング面）３５ａ，３６ａ
間に組み立てが終了したリードフレーム２５が挟まれ
る。図１１では、リードフレーム２５を浮かせた状態で
表示したものであるが、実際は下金型３５のパーティン
グ面３５ａ上に載置されるものである。
【００３８】本実施形態１では、リードフレーム２５と
上金型３６との間にシート３７を介在させてモールドを
行うシートモールド法で片面モールドを行う。シートモ
ールド法とは、リードフレームを上金型と下金型の間に
挟持する場合に、上金型とリードフレームとの間に柔軟
な樹脂シートを介在させてモールド金型の挟持力によっ
てリードフレームの特に電極部分をシートに食い込ませ
た状態でレジン封止することによって、電極実装面に対
してパッケージの裏面（実装面）をオフセットさせた形
にする技術である。
【００３９】上金型３６のパーティング面３６ａは、実
際にはシートに皺が縒らないように部分的に溝等が設け
られているが、図では平坦面になっている。そして、下
金型３５のパーティング面３５ａに溶けた樹脂が流れる
溝や窪みが形成されている。図１１には左から右に向か
ってランナー３８，ゲート３９，四角形のキャビティ３
２，細いスルー４０，フローキャビティ４１が連通状態
で配置されている。図示はしないがフローキャビティ４
１の側方にはエアーベントが連通状態で配置されてい
る。一例を挙げるならば、キャビティ３２の深さは０．
８〜０．９ｍｍ，フローキャビティ４１の深さは１．１
〜１．２ｍｍ、スルー４０の深さは０．３〜０．４ｍ
ｍ、エアーベントの深さは２０〜３０ｎｍである。
【００４０】図１２はレジンの注入が完了したモールド
金型の断面図を示すものである。また、図１３はモール
ド金型で形成されるキャビティやレジン流路とリードフ
レームとの相関を示す模式的平面図である。リードフレ
ーム２５は２０行５列配置となっていることから、下金
型３５のキャビティ３２もこれに対応して２０行５列配
置になっている。モールドのための材料を入れるポット
（カル）４２は、５個となり、各カル４２からは４本の
ランナー３８が延在し、各ランナー３８からは次々と５
本のゲート３９が延在して行方向に並ぶ各キャビティ３
２に樹脂（レジン）を案内する。
【００４１】片面モールド時、図１２に示すように、下
金型３５のパーティング面３５ａ上にリードフレーム２
５を位置決めして載置し、その後上金型３６を下金型３
５に重ね合わせて型締めを行う。
【００４２】つぎに、前記ポット（カル）４２に樹脂を
投入するとともに、加熱された樹脂をプランジャで加圧
してランナー３８に押し出す。押し出されたレジンはラ
ンナー３８内を流れるとともに、各キャビティ３２に次
々と送り込まれる。各キャビティ３２内に流入したレジ
ンは、キャビティ内の空気を押し出しながらキャビティ
３２内をレジンで充満させ、一部のレジンはスルー４０
を通ってフローキャビティ４１内に流入する。これによ
ってキャビティ３２内には気泡（ボイド）が含まれない
ようになる。
【００４３】本実施形態１では、四角形のキャビティの
１隅からレジンを注入させ、対角線方向の隅部及び前記
対角線の両側の隅部のエアーベントから空気を外に排出
する対称形のレジン流れを発生させて片面モールドする
ことから、キャビティ内の空気が円滑に抜け、形成され
たパッケージ２内には気泡（ボイド）が含まれなくな
る。
【００４４】レジン注入後、キュア処理が施されてレジ
ンが硬化する。図１４は片面モールドによってパッケー
ジが形成されたリードフレームの平面図、図１５は樹脂
シートが貼り付いた片面モールド後のリードフレームの
拡大断面図、図１６はパッケージが形成された単位リー
ドフレームパターン部分を示す平面図、図１７は樹脂シ
ートを剥がした状態の片面モールド後のリードフレーム
の拡大断面図である。
【００４５】図１２に示すように、特に、ここでは、ラ
ンナー３８で硬化したものをランナー硬化レジン３８
ａ、ゲート３９で硬化したものをゲート硬化レジン３９
ａ、キャビティ３２で硬化したものを封止体（パッケー
ジ）２、スルー４０で硬化したものを連結レジン部４０
ａ、フローキャビティ４１で硬化したものをフローキャ
ビティ硬化レジン部４１ａ、エアーベントで硬化したも
のをエアーベント硬化レジン部４３（図１６参照）、リ
ード４とリード４との間及びリード４とタブ吊りリード
７との間で硬化したものをレジンバリ１０と呼称する
（図１参照）。前記フローキャビティ硬化レジン部４１
ａはパッケージ２よりも数ｍｍ高くなり接触防止体とな
る。
【００４６】従って、これ以降の工程では、リードフレ
ーム２５は図１８に示すように、重ね合わせた場合、半
導体装置１のリード４を構成するリードフレーム部分
は、接触防止体（フローキャビティ硬化レジン部４１ａ
が上下のリードフレーム２５間に介在されるため、接触
することはない。即ち、接触に起因する半導体装置１の
リード４部分の汚染や傷の発生を防止することができ
る。
【００４７】また、片面モールドにおいて、レジンがキ
ャビティに注入されたときの圧力では、型締めによる荷
重にも満たないことから、図１４に示すように、パッケ
ージ２の実装面３はパッケージ２の実装面３側に露出す
るリード４やタブ吊りリード７部分の実装面１６よりも
引っ込んだ、いわゆるオフセット構造になる。
【００４８】つぎに、図１９に示すように、レーザ光４
４をパッケージ２とフローキャビティ硬化レジン部４１
ａとを連結する連結レジン部４０ａの裏面に照射して溝
４５を形成する（Ｓ１０４）。レーザ光４４は所定の透
過パターンを有するマスク４６を通して行われ、図１に
示すように、パッケージ２の一斜面に対面する縁に沿っ
て照射される。図１において、タブ吊りリード７を交差
するようにレジン部分（連結レジン部４０ａの裏面）に
溝４５（太線で示す部分）が形成される。この溝４５
は、特に限定はされないが、１０〜２０μｍ程度の深さ
となり、斜面５の裾野部分に沿って設けられる。
【００４９】後の切断工程では、図１で示すパッケージ
２の縁からその外側の０．１ｍｍ程度離れた位置でポン
チとダイとによって切断される。この際、切断厚さにつ
いて検証してみると、リードフレームの厚さは０．２ｍ
ｍとなることから金属であるリード部分の切断厚さは
０．２ｍｍとなる。また、リード間等に形成されるレジ
ンバリ１０の厚さも０．２ｍｍとなり、このレジンバリ
１０の切断厚さも０．２ｍｍとなる。しかし、連結レジ
ン部４０ａの厚さは０．３〜０．４ｍｍとなることから
切断厚さは厚い。そこで、この厚い連結レジン部４０ａ
を切断したとき、その応力の作用の仕方によってパッケ
ージ２の縁が一緒に欠けてしまう。そこで、応力集中が
起きて前記連結レジン部４０ａの切断が確実に直線的に
切断できるように溝４５が設けられる。
【００５０】前記レーザ光照射は、金属であるタブ吊り
リード７を溶かすことがないような発振波長のレーザ光
を用いる。これは、導電性である金属を溶かすと、その
溶融時に溶けた金属が飛散して、パッケージ２の実装面
３に露出するリード４に付着し、リード４同士を接続さ
せてリード間ショートを起こすことを防止するためであ
る。そこで、例えば、発振波長が１０００ｎｍ程度の高
発振波長を照射して溝４５を形成する。従って、タブ吊
りリード７の表面には溝は形成されない。溝４５の長手
方向の幅（ｌ１）は、例えば、１．０ｍｍ程度でそれと
直交する方向の幅（ｌ２）は約０．１５ｍｍ程度であ
る。
【００５１】つぎに、メッキ処理が行われる（Ｓ１０
５）。このメッキ処理によってリード４の表面に形成さ
れるメッキ膜は、半導体装置１の実装時に使用されるも
のであり、パッケージ２の実装面３に露出するリード４
やタブ吊りリード７の表面に、図示はしないが例えば、
２０〜３０μｍ程度の厚さ形成される。このメッキ処理
では、例えば、鉛と錫による半田膜、錫と亜鉛による半
田膜、錫と銀による半田膜が形成される。このメッキ膜
については、特に図示はしない。
【００５２】つぎに、図２０に示すように、プレス機械
によってゲート・フローキャビティ硬化レジン部切断
〔同部分のタブ吊りリード切断：Ｓ１０６〕、第１次リ
ード先端切断〔Ｘ方向延在リード切断：Ｓ１０７〕、第
２次リード先端切断〔Ｙ方向延在リード切断：Ｓ１０
８〕、残留タブ吊りリード切断〔エアーベント切断：Ｓ
１０９〕を行う。これら各切断は、プレス機械に取り付
けた複合切断金型によって行う。
【００５３】図２０は切断装置の切断装置６０を示す斜
視図である。切断装置６０は下金型ベース６１と上金型
ベース６２を有し、下金型ベース６１の四隅上面にはそ
れぞれ支柱６３が設けられ、前記上金型ベース６２の四
隅下面には前記支柱６３に対して摺動自在に嵌合される
嵌合部６４が固定されている。前記下金型ベース６１の
上面中央には取付部６５が設けられ、図示しない複合切
断金型のダイが取り付けられている。また、前記上金型
ベース６２の下面中央には取付部６６が設けられ、図示
しない複合切断金型のパンチが取り付けられている。
【００５４】また、取付部６５上にはリードフレーム２
５を案内するガイド６７が設けられている。リードフレ
ーム２５は、裏返しにしてこのガイド６７に供給され、
ガイド６７と図示しない移送機構によって左から右にピ
ッチ送りされる。これは、リード４やタブ吊りリード７
の実装面１６側からパンチで打ち抜くことによって、切
断時に発生する切断バリをパッケージ２側に生じさせ、
実装面１６側の切断縁には切断バリが発生しないように
して、実装時に支障を来さないようにするためである。
【００５５】前記上金型ベース６２の上面中央には図示
はしないが昇降用ラムが固定され、この昇降用ラムの上
下動で取付部６６が上下動する。従って、前記昇降用ラ
ムの降下によってダイとパンチによってリードフレーム
２５の所定箇所の切断が行われる。
【００５６】切断装置６０には、複合切断金型が組み込
まれている。この複合切断金型は複数の打抜部を有す
る。打抜部は、図２１に示すように、矢印で示すリード
フレームの移送方向（左から右に向かって）に沿って第
１打抜型７０，第２打抜型７１，第３打抜型７２，第４
打抜型７３が設けられている。
【００５７】第１打抜型７０はパッケージ２の４隅から
突出するタブ吊りリード７の切断箇所をコイニングして
切断が容易に行えるようにするコイニング部７０ａ，付
着している異物を落下させる異物案内穴部７０ｂ，ゲー
ト硬化レジンとフローキャビティ硬化レジンを同部分の
タブ吊りリード共々切断する第１打抜部７０ｃとで構成
されている。前記第１打抜部７０ｃでは、図２２におい
てハッチングを施した部分が切断される。図２３はリー
ド４やタブ吊りリード７を切断するダイ７５とパンチ７
６を示す模式図である。打ち抜かれた切断片はそのまま
下方に落下する。
【００５８】図２２に示すように、前記第１打抜部７０
ｃでは連結レジン部４０ａをもタブ吊りリード７と共に
切断するが、前述のように連結レジン部４０ａの裏面に
は切断線に沿って溝４５（図１参照）が設けられている
ことから直線的に確実に切断されるとともに、パッケー
ジ２の角部の縁を欠くようなこともなくなり、歩留りが
向上する。
【００５９】第２打抜型７１は第１次リード先端切断を
行い、例えばＸ方向に沿って延在するリード４を切断す
る。この切断では、図２４においてハッチングを施した
部分が切断される。
【００６０】第３打抜型７２は、第２次リード先端切断
を行うリード切断部７２ａと、付着している異物を落下
させる異物案内穴部７２ｂとで構成されている。前記リ
ード切断部７２ａでは第２次リード先端切断を行い、例
えばＹ方向に沿って延在するリード４を切断する。この
切断では、図２５においてハッチングを施した部分が切
断される。
【００６１】第４打抜型７３は、図２６に示すように、
残留するタブ吊りリード７の切断を行う。従って、この
タブ吊りリード７に沿って延在するエアーベントも切断
する。これにより、パッケージ２部分はリードフレーム
２５から離脱し、図２７に示すようなノンリード型の半
導体装置１、即ちＱＦＮ型半導体装置１が製造される。
前記リード４及びタブ吊りリード７の切断は、パッケー
ジ２のつけ根で切断される。例えば、リード４やタブ吊
りリード７の突出長さは０．１ｍｍ以下となる。
【００６２】また、リード４及びタブ吊りリード７の切
断時、パッケージ２の実装面側からパンチを突き出して
ダイとパンチでリード４及びタブ吊りリード７を切断す
るため、封止体（パッケージ）が設けられる面側の切断
縁に突出するバリ（切断バリ）が発生するが、パッケー
ジの実装面側には切断バリが発生しない。この結果、製
造したノンリード型半導体装置１の外観性が良くなるば
かりでなく、切断バリに起因する実装不良が発生しなく
なる。
【００６３】また、パッケージのつけ根のリード間やリ
ードとタブ吊りリード間には、レジンバリが発生してい
るが、このレジンバリもリード４及びタブ吊りリード７
の切断と同時に切断される。従って、切断面はリード，
タブ吊りリード及びレジンバリにより、直線的になる。
【００６４】本実施形態１によれば、封止体（パッケー
ジ）２に連なる連結レジン部４０ａに溝４５が形成され
ていることから、封止体２の付け根で連結レジン部４０
ａをプレスによって切断する際、前記溝部分に応力が集
中し、切断が容易となり、従来発生していた封止体の縁
の欠けやクラックが発生し難くなる。従って、製造され
るノンリード型半導体装置の品質向上（耐湿性向上）が
図れるとともに、歩留り向上を図ることができる。この
結果、品質の優れた製品を安価に提供することができ
る。
【００６５】また、溝４５を形成するレーザ光４４の発
振波長は高く、タブ吊りリード７を溶かすこともない。
この結果、タブ吊りリード７を構成する金属（導電物
質）を飛散させることがなく、導電物質のリード（外部
電極端子）４への付着も起きず、リード間ショート不良
等の不良発生も生じなくなる。
【００６６】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００６７】前記実施形態では、片面モールド後にメッ
キ処理を行ったが、リードフレームを形成した後にメッ
キ処理（先付けメッキ）を行ってもよい。この場合、例
えば、鉛を使用しないメッキ膜としてパラジウムメッキ
膜を形成してもよい。この場合においても、片面モール
ド後は外部電極端子となる部分の表面の汚染及び傷発生
を防止することができる。
【００６８】また、前記実施形態では、ＱＦＮ型の半導
体装置の製造に本発明を適用した例について説明した
が、本発明は少なくともフローキャビティを利用する樹
脂封止型半導体装置の製造技術に広く適用できる。例え
ば、ＳＯＮ型半導体装置の製造は勿論のこととして、Ｓ
ＯＰやＱＦＰ等の半導体装置の製造に対しても同様に適
用でき、同様の効果を有することができる。
【００６９】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）絶縁性樹脂からなる封止体の欠け発生及びクラッ
ク発生を防止することができる半導体装置の製造方法を
提供することができる。 （２）耐湿性が高いノンリード型半導体装置の製造方法
を提供することができる。 （３）製造歩留りを高くすることができる半導体装置の
製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）であるノン
リード型半導体装置の製造方法においてレーザ光照射に
よってレジン面に形成した溝を示すリードフレームの底
面図である。
【図２】本実施形態１の半導体装置の一部を除去した模
式的斜視図である。
【図３】本実施形態１の半導体装置の断面図である。
【図４】本実施形態１の半導体装置の底面図である。
【図５】本実施形態１の半導体装置の製造方法を示すフ
ローチャートである。
【図６】本実施形態１の半導体装置の製造方法で使用す
るリードフレームの平面図である。
【図７】前記リードフレームの単位リードフレームパタ
ーン部分を示す平面図である。
【図８】図７のＡ−Ａ線に沿う一部の断面図である。
【図９】本実施形態１の半導体装置の製造方法におい
て、チップボンディング及びワイヤボンディングが終了
したリードフレームの一部を示す平面図である。
【図１０】図９のＢ−Ｂ線に沿う断面図である。
【図１１】本実施形態１の半導体装置の製造方法におけ
る片面モールド時のモールド金型とリードフレーム等を
示す模式図である。
【図１２】前記片面モールドされたリードフレームの一
部を示す断面図である。
【図１３】前記片面モールドにおけるモールド金型で形
成されるキャビティやレジン流路とリードフレームとの
相関を示す模式的平面図である。
【図１４】前記片面モールドによってパッケージが形成
されたリードフレームの平面図である。
【図１５】樹脂シートが貼り付いた片面モールド後のリ
ードフレームの拡大断面図である。
【図１６】パッケージが形成された単位リードフレーム
パターン部分を示す平面図である。
【図１７】樹脂シートを剥がした状態の片面モールド後
のリードフレームの拡大断面図である。
【図１８】本実施形態１の半導体装置の製造方法におい
て、積み重ねられた片面モールドされたリードフレーム
を示す一部の模式図である。
【図１９】本実施形態１のノンリード型半導体装置の製
造において、封止体とフローキャビティ硬化レジン部を
繋ぐ連結レジン部の裏面にレーザ光を照射して溝を形成
する状態を示す模式図である。
【図２０】本実施形態１の半導体装置の製造方法で使用
する切断装置の一部を示す斜視図である。
【図２１】前記切断装置に組み込まれる複合切断金型を
示す模式的平面図である。
【図２２】本実施形態１の半導体装置の製造方法におい
て、切断するゲート部分及びフローキャビティ硬化レジ
ン部を示す一部のリードフレームの平面図である。
【図２３】切断金型の一例を示す模式的断面図である。
【図２４】本実施形態１の半導体装置の製造方法におい
て、切断するＸ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
【図２５】本実施形態１の半導体装置の製造方法におい
て、切断するＹ方向に沿って延在するリード部分を示す
リードフレームの平面図である。
【図２６】本実施形態１の半導体装置の製造方法におい
て、ピンチカットによる切断部分を示すリードフレーム
部分の平面図である。
【図２７】前記リードフレームから切断分離された半導
体装置を示す平面図である。
【図２８】封止体の角部欠けたノンリード型半導体装置
の斜視図である。
【符号の説明】
１…半導体装置（ノンリード型半導体装置）、２…封止
体（パッケージ）、２ａ…立ち上がり縁、３…実装面、
４…外部電極端子（リード）、５…斜面、６…上面、７
…タブ吊りリード、１０…レジンバリ、１１…タブ、１
２…接合材、１３…半導体チップ、１４…電極、１５…
ワイヤ、１６…実装面、２５…リードフレーム、２６…
単位リードフレームパターン、２７ａ〜２７ｃ…ガイド
孔、２８，２９…エジェクターピン孔、３０…枠部、３
１…スリット、３２…キャビティ、３３…開口部、３４
…孔、３５…下金型、３５ａ，３５ｂ…合わせ面（パー
ティング面）、３６…上金型、３７…シート、３８…ラ
ンナー、３８ａ…ランナー硬化レジン、３９…ゲート、
３９ａ…ゲート硬化レジン、４０…スルー、４０ａ…連
結レジン部、４１…フローキャビティ、４１ａ…フロー
キャビティ硬化レジン部、４２…ポット（カル）、４３
…エアーベント硬化レジン部、４４…レーザ光、４５…
溝、４６…マスク、６０…切断装置、６１…下金型ベー
ス、６２…上金型ベース、６３…支柱、６４…嵌合部、
６５，６６…取付部、６７…ガイド、７０…第１打抜
型、７１…第２打抜型、７２…第３打抜型、７３…第４
打抜型、７５…ダイ、７６…パンチ、８０…欠け部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 良成 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 Ｆターム(参考） 4E068 AD01 CA01 DA09 5F061 AA01 BA01 CA21 DA07 DA08 DD12 5F067 AB03 BA02 BA08 BD05 BD08 DB01 DE02

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 枠部と、前記枠部の内方に位置するタブ
    と、前記枠部から前記タブに向かって延在して先端部分
    で前記タブを支持する複数のタブ吊りリードと、前記枠
    部から前記タブに向かって延在する複数のリードとを含
    む単位リードフレーム部分を有するリードフレームを用
    意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を導電性の
    ワイヤで接続する工程と、 前記リードフレームの前記半導体チップを固定する面側
    を選択的に絶縁性樹脂で封止して、前記半導体チップ及
    び前記ワイヤ並びに前記リード内端部分を被う封止体及
    びこの封止体に連結レジン部を介して連なるフローキャ
    ビティ硬化レジン部を形成する工程と、 前記リードや前記タブ吊りリードを切断して不要なリー
    ドフレーム部分をプレスによって切断除去するととも
    に、絶縁性封止体とフローキャビティ硬化レジン部間の
    連結レジン部を切断する切断工程とを有する半導体装置
    の製造方法であって、 前記封止後、封止が行われない前記リードフレーム面側
    から前記連結レジン部の切断箇所に対応する部分にレー
    ザ光を照射してレジンに溝を付けておき、その後前記切
    断工程で前記連結レジン部の切断を行うことを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 枠部と、前記枠部の内方に位置するタブ
    と、前記枠部から前記タブに向かって延在して先端部分
    で前記タブを支持する複数のタブ吊りリードと、前記枠
    部から前記タブに向かって延在する複数のリードとを含
    む単位リードフレーム部分を縦横に複数格子状に配列し
    たマトリクス型リードフレームを用意する工程と、 前記タブの一面に半導体チップを固定する工程と、 前記半導体チップの電極と前記リードの内端を導電性の
    ワイヤで接続する工程と、 前記リードフレームの前記半導体チップを固定する面側
    を選択的に絶縁性樹脂で封止して、前記半導体チップ及
    び前記ワイヤ並びに前記リード内端部分を被う封止体及
    びこの封止体に連結レジン部を介して連なるフローキャ
    ビティ硬化レジン部を形成する工程と、 前記リードや前記タブ吊りリードを切断して不要なリー
    ドフレーム部分をプレスによって切断除去するととも
    に、絶縁性封止体とフローキャビティ硬化レジン部間の
    連結レジン部を切断する切断工程とを有する半導体装置
    の製造方法であって、 前記封止後、封止が行われない前記リードフレーム面側
    から前記連結レジン部の切断箇所に対応する部分にレー
    ザ光を照射してレジンに溝を付けておき、その後前記切
    断工程で前記連結レジン部の切断を行うことを特徴とす
    る半導体装置の製造方法。
  3. 【請求項３】 前記連結レジン部の延在方向に沿って前
    記タブ吊りリードが前記連結レジン部と重なって延在し
    ていることを特徴とする請求項１または請求項２記載の
    半導体装置の製造方法。
  4. 【請求項４】 前記タブ吊りリードを加工しない発振波
    長のレーザ光で前記溝を形成することを特徴とする請求
    項３記載の半導体装置の製造方法。
  5. 【請求項５】 発振波長が１０００ｎｍ程度の高発振波
    長を選択的に照射して前記溝を設けることを特徴とする
    請求項３記載の半導体装置の製造方法。
JP2002027041A 2002-02-04 2002-02-04 半導体装置の製造方法 Pending JP2003229445A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002027041A JP2003229445A (ja) 2002-02-04 2002-02-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002027041A JP2003229445A (ja) 2002-02-04 2002-02-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003229445A true JP2003229445A (ja) 2003-08-15

Family

ID=27748687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002027041A Pending JP2003229445A (ja) 2002-02-04 2002-02-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003229445A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646372B1 (ko) 2005-12-14 2006-11-23 주식회사 대우일렉트로닉스 볼 격자 배열 방식용 집적회로의 장착 구조
JP2011258680A (ja) * 2010-06-08 2011-12-22 Renesas Electronics Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100646372B1 (ko) 2005-12-14 2006-11-23 주식회사 대우일렉트로닉스 볼 격자 배열 방식용 집적회로의 장착 구조
JP2011258680A (ja) * 2010-06-08 2011-12-22 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3660861B2 (ja) 半導体装置の製造方法
KR100829278B1 (ko) 반도체장치 및 그 제조방법
JP3895570B2 (ja) 半導体装置
US20060001130A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP2012212897A (ja) 半導体装置
JP2003158234A (ja) 半導体装置及びその製造方法
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
JP4803855B2 (ja) 半導体装置の製造方法
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
JP2008113021A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2003229445A (ja) 半導体装置の製造方法
JP2011040625A (ja) 半導体装置の製造方法
JP5562819B2 (ja) 半導体装置の製造方法
JP5121807B2 (ja) 半導体装置の製造方法
JPH11330112A (ja) 半導体装置の製造方法およびトランスファモールド装置
JP2008252005A (ja) バリ取り方法および半導体装置の製造方法
JP2008066762A (ja) 半導体チップ搭載用の絶縁基板
JP3738144B2 (ja) 半導体装置の製造方法
CN117766465A (zh) 具有经烧蚀的模具化合物和挤出接触件的无引线集成电路
JPS6381962A (ja) 半導体デバイスの製造方法
JPH08150634A (ja) 樹脂封止型半導体装置の製造金型及びそれを用いた製造方法
JPH0969535A (ja) 樹脂封止型半導体装置の封止用金型およびこれを用いた製造方法
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置