JP2012212897A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012212897A
JP2012212897A JP2012127848A JP2012127848A JP2012212897A JP 2012212897 A JP2012212897 A JP 2012212897A JP 2012127848 A JP2012127848 A JP 2012127848A JP 2012127848 A JP2012127848 A JP 2012127848A JP 2012212897 A JP2012212897 A JP 2012212897A
Authority
JP
Japan
Prior art keywords
tab
semiconductor device
lead
wire
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012127848A
Other languages
English (en)
Inventor
Hajime Hasebe
一 長谷部
Tadatoshi Danno
忠敏 団野
Yukihiro Sato
幸弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Renesas Northern Japan Semiconductor Inc
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Northern Japan Semiconductor Inc, Renesas Electronics Corp filed Critical Renesas Northern Japan Semiconductor Inc
Priority to JP2012127848A priority Critical patent/JP2012212897A/ja
Publication of JP2012212897A publication Critical patent/JP2012212897A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ワイヤの接続の信頼性を高めるとともに、タブとレジンとの剥離を抑止した半導体装置を提供する。
【解決手段】封止体２の一面に露出するタブ４，タブ吊りリード及び複数のリード７と、封止体２内に位置しタブ４の表面に接着剤５で固定される半導体素子３と、半導体素子３の電極とリード７を電気的に接続する導電性のワイヤ２５と、半導体素子３の電極と半導体素子３から外れたタブ４の表面部分を電気的に接続する導電性のワイヤ２５とを有するノンリード型の半導体装置１であって、タブ４はその外周縁が半導体素子３の外周縁よりも外側に位置するように半導体素子３よりも大きくなり、半導体素子３が固定される半導体素子固定領域と、ワイヤ２５が接続されるワイヤ接続領域との間の前記タブ４表面には、半導体素子固定領域を囲むように溝２０が設けられている。タブ４はその断面が逆台形となり、周縁はパッケージ２内に食い込んでいる。
【選択図】図１

Description

本発明はリードフレームを用いた樹脂封止型半導体装置の製造技術に関し、特に、ＳＯＮ（Small Outline Non-Leaded Package），ＱＦＮ（Quad Flat Non-Leaded Package）のように、パッケージの側方に意図的に外部電極端子を突出させることなく実装側面に露出させる半導体装置（ノンリード型半導体装置）の製造に適用して有効な技術に関する。
樹脂封止型半導体装置は、その製造においてリードフレームが使用される。リードフレームは、金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。リードフレームは半導体素子（半導体チップ）を固定するためのタブ，ダイパッド等と呼称される支持部や、前記支持部の周囲に先端（内端）を臨ませる複数のリードを有する。前記タブはリードフレームの枠部分から延在するタブ吊りリードによって支持されている。
このようなリードフレームを使用して樹脂封止型半導体装置を製造する場合、前記リードフレームのタブに半導体チップを固定するとともに、前記半導体チップの電極と前記リードの先端を導電性のワイヤで接続し、その後ワイヤや半導体チップを含むリード内端側を絶縁性の樹脂（レジン）で封止して封止体（パッケージ）を形成し、ついで不要なリードフレーム部分を切断除去するとともにパッケージから突出するリードやタブ吊りリードを切断する。
一方、リードフレームを用いて製造する樹脂封止型半導体装置の一つとして、リードフレームの一面側に片面モールドを行ってパッケージを形成し、パッケージの一面に外部電極端子であるリードを露出させ、パッケージの周面から意図的にリードを突出させない半導体装置構造（ノンリード型半導体装置）が知られている。この半導体装置は、パッケージの一面の両側縁にリードを露出させるＳＯＮや、四角形状のパッケージの一面の４辺側にリードを露出させるＱＦＮが知られている。
ブリード防止技術の例としては、特許文献１の技術が知られている。この技術は、Ａｇペーストのブリーディング防止のために、ソルダレジストダム、ブラスト処理（砥粒研磨）等の加工を施した構造のＦａｎ−ｏｕｔ−ＢＧＡが開示されている。
一方、特許文献２には、ＱＦＰ（Quad Flat Package)型半導体装置において、ダイパッドと封止樹脂体の樹脂との密着性及び耐湿性を向上する目的で、ダイパッド側面に封止樹脂体内に向かう突起を設けた構造が開示されている。この半導体装置は、ダイパッドの裏面は封止樹脂体から露出する構造になっている。
さらに、特許文献３には、半導体素子搭載部をグランドとする携帯電話などに用いられるワイヤ構造がガルウイング型となる高周波デバイスについて記載されている。この技術では、半導体素子の電極とリードをワイヤで接続する以外に、ダイパッドをグランドとするため、半導体素子の電極と半導体素子搭載部とをワイヤで接続している。同文献では、これをダウンボンドと呼称している。ダウンボンドするため、半導体素子搭載部は半導体素子よりも大きく、また実装状態では、半導体素子の外側に半導体素子搭載部が突出している。
特開平１１−３４５８９７号 特開２０００−１９６００６号公報 特開平１１−２５１４９４号公報
半導体装置の小型化、外部電極端子となるリードのリード曲がり防止等の観点から片面モールドによるＳＯＮやＱＦＮ等のノンリード型半導体装置が使用されている。ノンリード型半導体装置は、パッケージの一面に露出するリード面が実装面となることから、パッケージの側面からリードを突出させるＳＯＰ（Small Outline Package)やＱＦＰ等の半導体装置に比較して、実装面積が小さい。
タブ露出構造のノンリード型半導体装置では、特に高周波デバイス系において電気特性向上の目的で、半導体素子（半導体チップ）の電極と、前記チップを搭載するタブをワイヤで接続するいわゆるダウンボンド構造の要求が強い。このため、高い信頼性を確保しながら、ダウンボンド対応を可能とするパッケージ構造の開発が急務となっている。
タブがチップよりも大きいノンリード型半導体装置では、チップを搭載するタブ表面（主面）と、パッケージを構成するレジンとの剥離が発生し易い。この剥離は、タブの表面（主面）がレジンに接触し、他のタブ裏面はレジンから露出する片面モールド構造によることと、各部材の熱膨張係数αの違いによる熱ストレス（熱歪み）による。
例えば、一例を挙げるならば、半導体素子はシリコン（α＝３．０×１０−６／°Ｃ）で形成され、タブ，リードはＣｕ（α＝１．７×１０−５／°Ｃ）で形成されている。半導体素子とタブを接続する接着剤はエポキシ系樹脂からなるＡｇペースト（α＝３．５×１０−５／°Ｃ）であり、半導体素子の電極に接続されるワイヤはＡｕワイヤ（α＝２．６３×１０−５／°Ｃ）であり、パッケージを構成するレジンはビフエニール系樹脂（α＝１．２×１０−５／°Ｃ）である。
また、ノンリード型半導体装置が搭載される実装基板、即ち、マザーボード等の実装基板、例えば、ＦＲ−４の場合αは１．５×１０−５／°Ｃである。
このようにノンリード型半導体装置を構成する各部材の熱膨張係数の違いや、実装された場合の実装基板の熱膨張係数の違いでタブ表面とレジン界面には強い内部応力が作用し、タブのレジン（パッケージ）からの剥離が発生し易くなる。
また、ダウンボンド対応では、タブ表面に金線からなるワイヤ（Ａｕワイヤ）を接続するためにＡｇメッキを施す必要があるが、このメッキ膜の存在によってタブ表面とレジンの密着性はさらに阻害され、剥離がし易い状態となる。
また、チップの搭載（固定）には、Ａｇペースト等の接着剤が使用されるが、タブ表面に直接Ａｕワイヤを接続する構造では、接着剤に含まれる液状成分の染みだし（ブリード現象）により、Ａｇメッキ上に膜を形成してしまい、これがＡｕワイヤの接合（接続）を阻害し、接続強度低下や剥離を引き起こす原因になる。なお、このブリード現象によるワイヤ接続強度低下は、Ａｕワイヤ，Ａｇメッキに限ることなく、他のワイヤや他のメッキ膜でも同様に発生する。
このように、タブ表面とレジンとの剥離によって隙間が発生する。この隙間はパッケージ外部からの水分の通過路（パス）となり、ダウンボンド接合部の信頼性が低下する。特に、タブが露出するタイプのパッケージにおいては、タブの両面をレジンで封止していないため、レジンとの密着強度の確保が困難になる。また、タブがレジンで覆われていないため、半田リフローなどによる実装工程時にヒーターからの加熱によって、タブの温度が非常に高くなるために、タブ表面とレジンとの剥離部分にたまった水分の膨張によって、パッケージの破壊による處が大きくなる。このような問題は、タブの裏面と配線基板上の電極を、半田を介して接続する場合により顕著になる。
本発明の目的は、ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、ダウンボンド接合部の接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することにある。
本発明の他の目的は、半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高く耐湿性が高い半導体装置及びノンリード型半導体装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）絶縁性樹脂からなる封止体と、
前記封止体の実装面に裏面を露出しており、前記裏面と反対側の表面に半導体素子固定領域と、ワイヤ接続領域を有しているタブと、
前記封止体の実装面に露出しており、前記タブに連なるタブ吊りリードと、
前記封止体の実装面に裏面を露出する複数のリードと、
前記封止体内に位置し、前記タブの表面に接着剤を介して、裏面が前記タブの表面に対向するように、前記半導体素子固定領域上に固定される半導体素子と、
前記半導体素子の主面上に形成された複数の電極と、
前記複数の電極と前記リードの表面とを電気的に接続する導電性のワイヤと、
前記半導体素子の電極と前記タブのワイヤ接続領域とを電気的に接続する導電性のワイヤとを有する半導体装置であって、
前記タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなり、
前記半導体素子固定領域と、前記ワイヤ接続領域との間の前記タブ表面には溝が設けられていることを特徴とする。
前記溝は前記半導体素子固定領域の全周を囲んでいる。前記接着剤は前記タブのワイヤ接続領域には接着されない。前記タブのワイヤ接続領域及びリードの表面にはメッキ膜が選択的に形成され、前記メッキ膜上に前記ワイヤが接続されている。前記タブの表面の面積が前記タブの裏面の面積よりも大きい。前記タブはその断面が逆台形となっている。前記接着剤は、前記溝の内部にも接着しており、前記半導体素子は、前記半導体素子固定領域よりも大きく、前記溝の上にも前記接着剤を介して固定されている。前記溝は前記ワイヤが接続される領域に対応して選択的に設けられている。前記タブは四角形であり、前記溝は前記タブの４隅には設けられることなく、相互に独立して選択的に設けられている。前記溝は前記四角形の各辺に沿って相互に独立して選択的に設けられている。前記リードには溝が設けられ、前記ワイヤは、前記リード表面上の前記溝よりも前記半導体素子に近い部分に接続されている。
前記（１）の手段によれば、（ａ）タブはその外周縁が前記半導体素子の外周縁よりも外側に位置するように前記半導体素子よりも大きくなっていることから、半導体素子の電極はいずれの位置であっても近くのタブ表面に接続（ダウンボンド）することができる。この場合、半導体素子の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、半導体素子のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
（ｂ）半導体素子が固定される半導体素子固定領域と、ダウンボンドのためのワイヤが接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝が設けられている。従って、チップをタブに固定する接着剤、即ち、Ａｇペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤は溝の外側には存在しなくなる。この結果、ワイヤは従来のように樹脂成分上に接続されることなくＡｇメッキ膜上に接続されるため、ワイヤの強固な接続が可能になり、ワイヤの接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。
（ｃ）前記（ｂ）からＡｇペーストからの樹脂成分の染みだし長さは、前記溝で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブとレジンとの接着力の低下を抑止できる。この結果、タブとレジンとの剥離が発生し難くなり、パッケージの耐湿性が高くなる。
（ｄ）前記溝にはパッケージを形成するレジンが入るため、タブとパッケージとの接着面積（密着面積）が従来に比較して広くなり、タブとレジンとの接着力が高くなる結果、タブとパッケージ（レジン）との剥離が発生し難くなり、パッケージの耐湿性が高くなる。
（ｅ）前記溝が存在することによって、例えばＡｇペーストが塗布された部分や、Ａｇメッキが施された部分など、タブと樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。
（ｆ）タブはその断面が逆台形となり、タブの半導体素子を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブの端は先が尖った断面形状になり、レジン内に食い込み埋まる状態となることから、タブがパッケージから剥離し難くなる。
（ｇ）タブを逆台形にし、またタブの表面に溝を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域（半導体素子固定領域）の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリードをタブの近傍に配置することができ、これによってパッケージの小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体の高さを小さくでき、パッケージの薄型化を実現することができる。
（ｈ）リードには溝が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リードがレジンから剥離し難くなる。また、レジンがリードに設けた溝内に入るため、食い込み構造からさらにリードがレジンから剥離し難くなる。また、溝が存在するため、パッケージ周面からリードの表面を伝わって内部に進入する水分の経路（パス）が長くなり、リードに接続されるワイヤの水分による腐食を抑止できる。
（ｉ）リードのワイヤ接続領域にはＡｇメッキ膜が形成され、ワイヤはこのＡｇメッキ膜上に固定されるため、ワイヤの接続強度の向上を図ることができる。
（ｊ）ワイヤ接続部分の剥離抑止，タブとレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。
本発明の実施例１（実施形態１）であるノンリード型半導体装置の模式的断面図である。 前記ノンリード型半導体装置の一部を示す拡大断面図である。 前記ノンリード型半導体装置の平面図である。 前記ノンリード型半導体装置の底面図である。 前記ノンリード型半導体装置の内部構成を示す模式図である。 本実施形態１のノンリード型半導体装置の実装状態を示す模式的断面図である。 本実施形態１のノンリード型半導体装置の実装状態を示す模式的平面図である。 本実施形態１のノンリード型半導体装置の製造で使用するリードフレームの模式的平面図である。 前記リードフレームの単位リードフレームパターンの一部を示す平面図である。 前記リードフレームのタブの拡大断面図である。 本実施形態１の変形例によるリードフレームにおける１本のリード部分を示す拡大平面図である。 図１１のＡ−Ａ線に沿う断面図である。 図１１のＢ−Ｂ線に沿う断面図である。 図１１のＣ−Ｃ線に沿う断面図である。 本実施形態１のノンリード型半導体装置の製造において、タブの主面に半導体チップが搭載され状態を示すリードフレームの一部の拡大断面図である。 本実施形態１のノンリード型半導体装置の製造において、ワイヤボンディングが行われたリードフレームの一部の拡大断面図である。 本実施形態１のノンリード型半導体装置の製造において、樹脂封止が行われ、不要リードフレーム部分が切断除去された半導体装置の拡大断面図である。 本発明の実施例２（実施形態２）であるノンリード型半導体装置の模式的断面図である。 本実施形態２のノンリード型半導体装置におけるタブの模式的拡大平面図である。 本発明の実施例３（実施形態３）であるノンリード型半導体装置の模式的断面図である。 本発明の実施例４（実施形態４）であるノンリード型半導体装置の一部を切り欠いた平面図である。 図２１のＥ−Ｅ線に沿う拡大断面図である。 本実施形態４のノンリード型半導体装置の実装基板におけるタブの専有面積等を示す模式的平面図である。 本実施形態４の変形例であるノンリード型半導体装置の一部を切り欠いた平面図である。 本発明の実施例５（実施形態５）であるノンリード型半導体装置の一部を切り欠いた平面図である。 本実施形態５の変形例であるノンリード型半導体装置を示す一部を切り欠いた平面図である。 本発明の実施例６（実施形態６）であるノンリード型半導体装置におけるタブの一部を示す斜視図である。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
〔実施例１〕
図１乃至図１７は本発明の実施例１（実施形態１）である半導体装置、特にノンリード型半導体装置及びその製造方法に係わる図である。本実施形態１では四角形のパッケージの裏面にタブ及びこのタブに連なるタブ吊りリード並びにタブが露出するＱＦＮ型の半導体装置に本発明を適用した例について説明する。
ＱＦＮ型の半導体装置１は、図１乃至図４に示すように、偏平の四角形体（矩形体）からなる絶縁性樹脂で形成される封止体（パッケージ）２を有している。パッケージ２の内部には半導体素子（半導体チップ：チップ）が埋め込まれている。この半導体チップ３は四角形のタブ４のタブ表面（主面）に接着剤５によって固定されている（図２参照）。
図４に示すように、パッケージ２の裏面（下面）は実装される面側（実装面）となる。パッケージ２の裏面にはタブ４及びタブ吊りリード６並びにリード７の一面（実装面１４）が露出する構造となっている。これらタブ４及びタブ吊りリード６並びにリード７は、パターニングした一枚の銅製のリードフレームで形成される。従って、本実施形態１ではこれらタブ４及びタブ吊りリード６並びにリード７の厚さは同じになっている。
図４に示すように、タブ４の４隅は放射状に延在するタブ吊りリード６に連なり、リードフレームの状態ではタブ４を支持する部材となっている。また、タブ４の周辺には、内端をタブ４に近接させるリード７が四角形のパッケージ２の各辺に沿って所定間隔で複数配置されている。タブ吊りリード６及びリード７の外端はパッケージ２の周縁にまで延在している。
パッケージ２は偏平の四角形体となっているとともに、角部（隅部）は面取り加工が施されて斜面１０となっている。一箇所の斜面１０はパッケージ２の形成時のレジン（樹脂）を注入したゲートに連なっていた箇所であり、また、他の３箇所の斜面５はパッケージ２の成形時空気が逃げるエアーベント箇所に連なっていた箇所である。
また、パッケージ２の側面は傾斜面１１となっている。この傾斜面１１は、モールド金型のキャビティからパッケージを抜き取る際、抜き取りを容易にするためにキャビティの側面を傾斜面にした結果によるものである。従って、図１に示すようにパッケージ２の裏面１２の大きさに比較して上面１３は小さくなっている。前記タブ吊りリード６の外端は前記パッケージ２の斜面１０で露出している（図３及び図４参照）。
図１及び図２に示すように、リード７及びタブ吊りリード６のパッケージ２に覆われる面では、パッケージ２の立ち上がり縁２ａから外側にわずかにリード７及びタブ吊りリード６が突出する。これは、リード７及びタブ吊りリード６を切断する際、パッケージ２から外れたリード７とタブ吊りリード６の部分で切断する結果であり、例えば、立ち上がり縁２ａから０．１ｍｍ以下の位置の長さになっている。
また、図３及び図４に示すように、各リード７の間及びリード７とタブ吊りリード６との間にはレジンバリ９が存在するが、このレジンバリ９もダイとパンチによって切断されるため、パッケージ２の周縁では、レジンバリ９の縁とリード７及びタブ吊りリード６の外端が凹凸することなく直線的になる。レジンバリ９は立ち上がり縁２ａの外側のレジン部分であり、リード４の厚さと同じかまたは少し薄い厚さとなっている。
本実施形態１ではレジンバリ９はリード７の厚さよりも薄い構造になっている。これは、トランスファモールドにおける片面モールドにおいて、モールド金型の上下型間に樹脂製のシートを張り、このシートにリードフレームの一面が接触するようにしてモールドを行うことからシートがリード間でリード間に食い込むようになるため、レジンバリ９は薄くなり、パッケージの裏面とリードやタブとの間でわずかな段差が発生する（図１及び図２参照）。シートを使用しない場合はレジンバリ９の厚さとリード７の厚さは同じ、またはクリアランスの程度によっては厚くなる。
また、トランスファモールドによる片面モールド後、リード７及びタブ吊りリード６の表面にメッキ膜を形成するため、このメッキ膜の存在によってさらにパッケージ２の裏面１２とリード７及びタブ４との段差は大きくなる。
このようにリード７やタブ吊りリード６の裏面である実装面１４がオフセットされた構造では、実装基板等の配線基板に半導体装置１を表面実装する場合、半田の濡れ領域が特定されるため半田実装が良好となる特長がある。
一方、図５にも示すように、パッケージ２内のタブ４の表面（主面）には接着剤５を介して半導体素子３が固定されている。接着剤５は、例えば、Ａｇペーストが使用されている。Ａｇペーストはその樹脂成分が染みだし易いことから、その樹脂成分の染みだしを停止させるために、半導体素子３を固定する半導体素子固定領域を囲むように溝２０が設けられている。この溝２０は、エッチングによって形成され、タブ４の厚さの略半分の深さになっている。即ち、ハーフエッチングによって溝２０は形成されている。接着剤５は、図２に示すように、溝２０の内側で停止している。このようにするには、半導体素子固定領域に供給するＡｇペーストの量を調整する。量が多い場合には、Ａｇペーストの樹脂成分は染みだして溝２０内に入るだけであり、溝２０を乗り越えて溝２０の外側にまではみだすことは殆どない。これは、溝２０が半導体素子固定領域を囲むような無端状の長い溝であることによる。しかし、これは後述する他の実施形態で説明するように、半導体素子固定領域を断続的に囲む構成でも、その配置位置を選択すれば、充分タブ４の溝２０の外側領域であるワイヤ接続領域への樹脂成分の染みだしを抑止することができる。また、タブ４とボンディングワイヤが接続するワイヤ接続領域を囲うように溝２０を配置しても、Ａｇペーストからワイヤ接続領域への樹脂成分の染み出しを防ぐことができる。
なお、溝２０はプレス加工によって形成してもよい。プレス加工でＶ溝を形成した場合、Ｖ溝周辺は変形し盛り上がる。この盛り上がり量はＶ溝深さ、幅により影響を受けるが、一般的には５μｍ程度となる。この隆起部分の存在により、チップボンディング時のＡｇペーストの樹脂成分の染みだしは停止され、ワイヤ接続領域の汚染（ブリード現象）を防止することができる。
また、溝２０の存在によって、タブ４とパッケージ２を構成するビフエニール系樹脂（レジン）との接着面積（密着面積）が増大する。また、タブ４の溝２０にレジンが食い込む構造となることもあってタブ４がレジンから剥離し難くなる。
タブ４は、図１０に示すように、逆台形断面となり、パッケージ２を構成するレジン内に埋没するタブ表面２１の面積がパッケージ２から露出するタブ裏面２２の面積よりも大きくなっている。従って、タブ４の周縁の三角形状断面の突出部分２３はパッケージ２内に食い込むことになり、タブ４のパッケージ２からの剥離を一層防止でき、タブ４とレジンの密着性はさらに向上する。
なお、タブ４を逆台形とするため、即ち、タブ４の周縁を三角形状断面の突出部分２３とするには、両面エッチングを施す際に、表面側のエッチングレジストパターンが裏面側のエッチングレジストパターンよりも大きくすることによって形成することができる。例えば表面側のエッチングパターンが裏面側より０．１ｍｍ外周の大きなパターンを採用することにより、図１０に示すような突出部分２３を形成することができる。
半導体素子３の上面には図示しないがその四角形の各辺に沿って電極が設けられている。この電極にはワイヤ２５の一端が接続されている。ワイヤ２５の他端は、リード７の内端部分の表面に接続される。また、一部のワイヤ２５は溝２０の外側のタブ４の表面に接続される（ダウンボンド）。このダウンボンドはタブ４を共通グランドとするものである。高周波系のデバイスは、回路の安定性から多くの箇所でグランドに接地したい要求があり、ダウンボンドはこの点で好ましい。前記リード７及びタブ４のワイヤ接続領域には、選択的にメッキ膜２６が形成されていて、ワイヤとの接続を良好としている。例えば、メッキ膜２６はＡｇメッキ膜となっている。これにより、ワイヤの接続強度は向上する。また、溝２０の外側のタブ表面に接続されるワイヤ２５は、半導体素子３を固定する接着剤５の樹脂成分がタブ表面のワイヤ接続領域上に存在しないことから、ワイヤ接続強度は高いものとなるとともに、樹脂成分が介在する結果発生するワイヤ剥離も起きなくなる。
また、前記リード７の内端寄りの表面には、その幅員方向に沿って溝２７が設けられている。パッケージ２のワイヤ接続領域はこの溝２７と内端との間の領域となる。前記溝２７の存在によって、リード７とレジンとの接着面積（密着面積）が増大することと、レジンの溝２７への食い込みによって、リード７とパッケージ２との接続強度が向上し、リード７がパッケージ２から剥離し難くなる。
図６及び図７は半導体装置１を配線基板からなる実装基板３０に実装した断面図である。実装基板３０の一面には、前記半導体装置１の外部電極端子となるリード７やタブ吊りリード６に対応して、電極（ランド）３１が設けられている。そして、これらランド３１上に半導体装置１の外部電極端子となるリード７やタブ吊りリード６が重ねられ、かつ半田等による接合材３２を介して電気的に接続されている。ランド３１は、図７に示すように、配線３３の一部で形成されている。
本実施形態１においては、信頼性を考慮して、タブ表面とパッケージを形成する樹脂（レジン）との接触面積を広くするために、タブ表面はパッケージ内に存在する構成とした。また、放熱性を考慮して、チップで発生する熱を広い面積に亘って伝えるため、タブはチップより大きい構成とした。また、タブとレジンとの密着性を考慮して、タブの縁がレジン内に庇状に食い込むようにするため、タブを逆台形断面構造とした。
ここで、半導体装置１の各部の寸法の一例を挙げる。リードフレーム（タブ４，タブ吊りリード６，リード７）の厚さは０．２ｍｍ、チップ３の厚さは０．２８ｍｍ、半導体装置１の厚さは１．０ｍｍ、リード７の幅は０．２ｍｍ、リード７の長さは０．５ｍｍ、リード７のワイヤ接続領域はリード７の内端から０．２〜０．３ｍｍ、タブ４のワイヤ接続箇所（点）は搭載されたチップ３の端から１．０ｍｍ、タブ４の表面に設けられる溝２０の幅は０．１５ｍｍ、溝２０の外縁からワイヤ接続箇所（点）までの距離は０．１５ｍｍ、ワイヤ接続箇所（点）からタブ４の外周縁までの距離は０．１０ｍｍである。また、タブ４の突出部分２３の先端とリード７の内端との間隔は０．２ｍｍである。
従って、ダウンボンド部ワイヤは、その他ワイヤに比べ平面寸法で約０．８ｍｍ短縮可能である。これにより、特に高周波特性が要求される半導体装置においては、電気特性劣化防止効果がある。
また、タブ断面形状を逆台形とすることで、タブ露出部端とリード内端との距離は、タブ４の突出部分２３の先端とリード７の内端に比べ大きくとることが可能となるため、基板実装時のリード７との短絡に対して余裕度が大きくなる。つまり、タブ断面形状を逆台形としなかった場合に比べ、タブ上面とタブ露出面の寸法差分０．２ｍｍだけ、パッケージを小型にすることが可能となる。
つぎに、本実施形態１の半導体装置１の製造方法について、図８乃至図１７を参照しながら説明する。図８は本実施形態１によるＱＦＮ型の半導体装置１を製造する際使用するマトリクス構成のリードフレーム４０の模式的平面図である。
このリードフレーム４０は、単位リードフレームパターン４１がＸ方向に沿って２０行、Ｙ方向に沿って４列配置され、１枚のリードフレーム４０から８０個の半導体装置１を製造することができる。リードフレーム４０の両側には、リードフレーム４０の搬送や位置決め等に使用するガイド孔４２ａ〜４２ｃが設けられている。
また、各列の左側には、トランスファモールド時、ランナーが位置する。そこでランナー硬化レジンをエジェクターピンの突き出しによってリードフレーム２５から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔４３が設けられている。また、このランナーから分岐し、キャビティに流れるゲート部分で硬化したゲート硬化レジンをエジェクターピンの突き出しによってリードフレーム４０から引き剥がすため、エジェクターピンが貫通できるエジェクターピン孔４４が設けられている。
図９は単位リードフレームパターン４１の一部を示す平面図である。単位リードフレームパターン４１は、実際に製造するパターンであることから、模式図である図１乃至図６とは必ずしも一致しないことをことわっておきたい。
単位リードフレームパターン４１は矩形枠状の枠部４５を有している。この枠部４５の４隅からタブ吊りリード６が延在し、中央のタブ４を支持するパターンとなっている。枠部４５の各辺の内側から内方に向かって複数のリード７が延在し、その内端はタブ４の外周縁に近接している。タブ４及びリード７の表面に溝２０，２７があること、溝２０の外側のワイヤ接続領域及びリード７の内端側のワイヤ接続領域にメッキ膜２６（図９では点々がほどこされている領域）が設けられていること、タブ４が逆台形断面であること（図１０参照）は同じである。図９において示す一点鎖線で示される矩形部分が絶縁性樹脂で形成されるパッケージ２の外郭線である。
また、図１１乃至図１４はリード７の変形例であるが、リード７の断面を図１２及び図１３に示すように、パッケージ２内に埋没する側、即ちリード７の表面を幅広とし、実装面１４となる面を狭くすれば、前記タブ４の場合と同様にパッケージ２からリード７が抜け難くなる。
このようなリードフレーム４０を用いて半導体装置１を製造する場合、最初に図１５に示すように、タブ４の溝２０の内側の半導体素子固定領域に接着剤５としてＡｇペーストが所定量塗布される。その後、前記Ａｇペースト上に半導体素子３が位置決めされる。つぎに、前記Ａｇペーストをベークして硬化させ、タブ４の表面（主面）に半導体素子３を固定する。この工程においては、Ａｇペーストの供給量が精密に制御される。この結果、溝２０を乗り越えてタブ４のワイヤ接続領域にＡｇペーストやＡｇペーストから染みだす樹脂成分が到達しなくなる。
つぎに、図１６に示すように、半導体素子３の電極とリード７との間のワイヤボンディング、及び半導体素子３の電極と溝２０の外側のタブ４のワイヤ接続領域のタブ表面との間のワイヤボンディングが行われる。半導体素子３の電極とタブ４との間に接続されるワイヤがダウンボンドとなる。前記パッケージ２及びタブ４のワイヤ接続領域にはＡｇメッキからなるメッキ膜２６が設けられていることから、ワイヤの接続強度は高いものとなる。
また、前述のように、タブ４の溝２０を乗り越えてタブ４のワイヤ接続領域にＡｇペーストやＡｇペーストから染みだす樹脂成分が到達しないので、タブ４のワイヤ接続領域は清浄に保たれる。従って、このダウンボンドの接続性は良好となり、ダウンボンド強度は高いものとなり、ワイヤのタブ４のワイヤ接続領域からの剥離は発生しなくなる。
つぎに、図１７に示すように、常用のトランスファモールドによって所定領域に片面モールドが行われ、絶縁性樹脂で構成されるパッケージ２が形成される。その後、半田メッキ処理が行われる結果、タブ４及びタブ吊りリード６並びにリード７の表面には半田メッキ膜４６が形成される。さらに、不要なリードフレーム部分が切断され、同図に記載されるような半導体装置１が製造される。
本実施例１によれば以下の効果を有する。
（１）タブ４はその外周縁が半導体素子（チップ）３の外周縁よりも外側に位置するようにチップ３よりも大きくなっていることから、チップ３の電極はいずれの位置であっても近くのタブ表面に接続（ダウンボンド）することができる。この場合、チップ３の全周の外側にタブ表面部分が存在することから、ダウンボンドのワイヤ長さも最も短くすることもできる。ダウンボンドは、グランド電極を共通グランドとなるタブ表面に接続するが、チップ３のいずれのグランド電極も近くのタブ表面部分に接続できるため、半導体素子が高周波デバイスである場合、回路のグランド電位の安定化が図れる。
（２）チップ３が固定される半導体素子固定領域と、ダウンボンドのためのワイヤ２５が接続されるワイヤ接続領域との間のタブ表面には、半導体素子固定領域を囲むように溝２０が設けられている。従って、チップ３をタブ４に固定する接着剤５、即ち、Ａｇペースト内の樹脂成分がタブ表面に染みだしてワイヤ接続領域にまで到達するブリード現象を溝部分で停止させて、溝２０を越えてワイヤ接続部分に到達させなくすることができる。即ち、接着剤５は溝２０の外側には存在しなくなる。この結果、ワイヤ２５は従来のように樹脂成分上に接続されることなくＡｇメッキ膜上に接続されるため、ワイヤ２５の強固な接続が可能になり、ワイヤ２５の接続の信頼性が高くなる。即ち、ダウンボンドの接続の信頼性が高くなる。
（３）前記（２）からＡｇペーストからの樹脂成分の染みだし長さは、前記溝２０で停止される結果、樹脂成分の染みだし面積が従来に比較して小さくなり、タブ４とレジン（パッケージ２）との接着力の低下を抑止できる。この結果、タブ４とレジンとの剥離が発生し難くなり、パッケージ２の耐湿性が高くなる。
（４）溝２０にはパッケージ２を形成するレジンが入るため、タブ４とパッケージ２との接着面積（密着面積）が従来に比較して広くなり、タブ４とレジンとの接着力が高くなる結果、タブ４とパッケージ（レジン）との剥離が発生し難くなり、パッケージ２の耐湿性が高くなる。
（５）前記溝２０が存在することによって、例えばＡｇペーストが塗布された部分や、Ａｇメッキが施された部分など、タブ４と樹脂の界面での内部応力が大きい上に接着強度が低くなっている部分において剥離が発生した場合に、剥離が伝播し、大きな隙間となって水分の侵入を促進してしまう問題を防ぐことができる。
溝部によってブリードを防止する構造を設ける場合には、他の方法によってブリードを防止する場合に比較してリードフレームの材料となる金属板からの製造が容易であるばかりでなく、チップ搭載部分と溝部との平面レイアウト上のマージンの確保が不要であり、またチップの下に溝の一部を配置することさえ可能なため、タブの小型化、特にタブの周囲にリードを配置するタイプのパッケージにおいてはパッケージの小型化を実現することができる。
（６）タブ４はその断面が逆台形となり、タブ４のチップ３を固定するタブ表面の面積がタブ裏面の面積よりも大きくなっている。従って、タブ４の端は先が尖った断面形状（突出部分２３）になり、レジン内に食い込み埋まる状態となることから、タブ４がパッケージ２から剥離し難くなる。
（７）タブ４を逆台形にし、またタブ４の表面に溝２０を形成した構造では、タブ表面に突起部を形成することがない。このようにチップ搭載領域（半導体素子固定領域）の周囲に突起部の無いタブの形状を採用することによって、ワイヤループを小さくすることができる。特にワイヤループの長さを小さくすることでリード７をタブ４の近傍に配置することができ、これによってパッケージ２の小型化を実現することができる。また、ワイヤループの高さを小さくすることで、封止体２の高さを小さくでき、パッケージ２の薄型化を実現することができる。
（８）リード７には溝２７が設けられていることから、レジンとの接着面積が従来に比べて大きくなり、リード７がレジンから剥離し難くなる。また、レジンがリード７に設けた溝２７内に入るため、食い込み構造からさらにリード７がレジンから剥離し難くなる。また、溝２７が存在するため、パッケージ周面からリード７の表面を伝わって内部に進入する水分の経路（パス）が長くなり、リード７に接続されるワイヤ２５の水分による腐食を抑止できる。
（９）リード２５のワイヤ接続領域にはＡｇメッキ膜（メッキ膜２６）が形成され、ワイヤ２５はこのＡｇメッキ膜上に固定されるため、ワイヤ２５の接続強度の向上を図ることができる。
（１０）ワイヤ接続部分の剥離抑止，タブ４とレジンとの剥離防止により、本発明の構造によれば、その製造において歩留り向上を図ることができるため半導体装置の製造コストの低減が達成できる。
（１１）タブ４の突出部分２３の先端とリード７の内端との間隔を狭めることができるため、パッケージ２のサイズを小さくでき、半導体装置１の小型化が達成できる。
〔実施例２〕
図１８及び図１９は本発明の実施例２（実施形態２）であるノンリード型半導体装置に係わる図であって、図１８はノンリード型半導体装置の模式的断面図、図１９はタブの模式的拡大平面図である。
本実施形態２では、実施形態１の構成の半導体装置１において、タブ４のタブ表面に形成される溝２０を幅広くするとともに、半導体素子固定領域内にまで食い込ませた構造になっている。本実施形態２の半導体装置１では、リード７には溝を設けていないが、設けてよいことは勿論である。
本実施形態２では、溝２０を幅広にするとともに、半導体素子固定領域（チップボンディング領域）内に食い込むような構成にすることから、実施形態１のように半導体素子固定領域とワイヤ接続領域との間に独立した溝を設ける構成に比較してタブ４の大きさを小さくすることができる。
また、本実施形態２では、図１９に示すように、前記溝２０はワイヤ接続の安定性を考慮して四角形の隅部には設けないパターンになっている。即ち、四角形の各辺に沿ってそれぞれ独立して延在する構成になっている。チップ３の４隅をタブ４がＡｇペースト層を介して支持することで熱伝達性が向上するとともに、チップ３の安定した固定が可能となることで、ワイヤプル強度の安定向上効果が得られる。
また、リードフレームについて言うならば、隅部（コーナ部）に溝２０を設けないことで、溝２０が途切れたタブ表面で接着剤５を介してタブ４を支持できるため、搭載するチップサイズ制限をなくすことができ、汎用性が高いリードフレームとなる。
溝２０の途切れたコーナ部はワイヤが張られない領域であり、接着剤５の樹脂成分がタブ吊りリード６方向に染みだしても支障のない領域である。
本実施形態２では、溝２０のパターンは図１９に特定されるものではない。即ち、本実施形態２ではコーナ部に溝２０を設けない構造としたが、幾つかの溝２０は所定のコーナ部まで延在させ、幾つかの溝２０は所定のコーナ部にまで延在しないようにして、安定してチップを搭載するようにしてもよい。また、各ワイヤが接続される箇所に対応して溝２０を配置してブリード現象を防止するようにしてもよい。
〔実施例３〕
図２０は本発明の実施例３（実施形態３）であるノンリード型半導体装置の模式的断面図である。
本実施形態３の半導体装置１は、タブ４の外周部のワイヤ接続領域を除いて搭載するチップ３のチップサイズよりも大きい底が平坦となる窪み５０を設けた構成である。この例では、チップ３が窪み５０の平坦な底に接着剤５で固定されるため、窪み５０の深さと、接着剤５の厚さを選択すれば、チップ３の底面がタブ表面の高さを越えて窪み５０の底側に入るようになり、半導体装置１の高さｈを実施形態１の半導体装置１の場合の高さＨに比べて低くすることができる。
従って、本実施形態３の半導体装置１は実装高さを低くすることができる。この結果、この半導体装置１を組み込む、高周波半導体装置，デジタルカメラ及びディスク製品のコントローラ及びモジュール等の薄型化が達成できる。
Ａｇペーストからなる接着剤５の厚さは、例えば、２０〜３０μｍ程度と厚くした場合には、緩衝材としての役割を果たし、熱膨張係数差によって生じる応力の緩和効果がある。
また、チップ３を窪み５０の底に安定に固定するため、接着剤に代えて厚さが一定なシート（両面接着シート等）を使用してもよい。
〔実施例４〕
図２１乃至図２３は本発明の実施例４（実施形態４）であるノンリード型半導体装置に係わる図である。図２１は一部を切り欠いた半導体装置の平面図、図２２は図２１のＥ−Ｅ線に沿う拡大断面図である。
本実施形態４の半導体装置１は、実施形態１の半導体装置１における溝（溝２０）に代えてタブ４を貫通するスリット（長孔）６０としたものである。
スリット６０は貫通孔であることから、四角形の半導体チップ３（半導体素子固定領域）の全周を囲むように配置することは、半導体素子固定領域が支持できなくなることからできない。従って、本実施形態４では、四角形の半導体素子固定領域（半導体チップ３）の各辺に沿って延在する真っ直ぐなスリット６０をそれぞれ独立して設けるようにしてある。
また、タブ４はタブ裏面２２の周囲がハーフエッチング、またはコイニングされて段付き状に薄くなり、一部のタブ裏面２２がパッケージ２から露出する構造になっている。即ち、図２１及び図２２に示すようにタブ４の中央部分のみがパッケージ２の裏面１２に露出し、その周辺部分はパッケージ２内に埋没する。前記露出部分は、縦ｇ、横ｎなる寸法を有している。この寸法は自由に設定可能であることは勿論である。なお、スリット６０はタブ４の薄い部分に設けられている。
これ以外の部分は図においてメッキ膜等を省略してあるが実施形態１の半導体装置１と同様であり、その製造方法も実施形態１と同様である。
ここで、特に限定はされるものではないが、本実施形態３の半導体装置１の図２１に示す寸法の一例を示す。半導体装置１は平面的に見てパッケージ２やタブ４は正方形である。一面のリード７の先端から反対面のリード７の先端までの長さａは６．２０ｍｍ、パッケージ２の外形寸法ｂは６．００ｍｍ、タブ４の一辺の長さｃは４．６０ｍｍ、スリット６０の長さは３．４０ｍｍ、スリット６０の幅は０．２０ｍｍでリード７やタブ吊りリード６の幅と同じである。また、スリット６０の外縁からタブ４の縁までの距離ｆは０．３０ｍｍである。
本実施形態４の半導体装置１は、実施形態１の半導体装置１における半導体素子固定領域とワイヤ接続領域との間に設ける溝２０を、タブ４を貫通するスリット６０に変えた構成である。従って、溝２０を設けた場合と同様な作用に伴う効果を有することができる。
即ち、本実施形態４によれば、（ａ）ダウンボンドのワイヤ長さを短くできる。従って、高周波デバイスにおいては回路のグランド電位の安定化が図れる。
（ｂ）スリット６０によってワイヤ接続領域における接着剤５に起因する汚染を防止でき、ダウンボンドの接続の信頼性を高めることができる。
（ｃ）スリット６０を設けることで接着剤５の樹脂成分の染みだし長さを小さくでき、タブ４とレジンとの剥離を起き難くすることができ、パッケージ２の耐湿性を高めることができる。
（ｄ）タブ表面の面積がタブ裏面の面積よりも大きくなる構造となることから、タブ４がレジン内に食い込み、タブ４がパッケージ２から剥離し難くなる。
（ｅ）タブ表面に突起部が無いことから、ワイヤループを低くかつ小さくすることができ、パッケージ２の薄型化及び小型化を実現することができる。
（ｆ）リード７には溝２７が設けられていることから、リード７がレジンから剥離し難くなるとともに、リード７を伝わっての水分の浸入経路を長くでき、リード７に接続されるワイヤ２５の水分による腐食を抑止できる。
（ｇ）ワイヤ２５はＡｇメッキ膜上に固定されるため、ワイヤ２５の接続強度の向上を図ることができる。
（ｈ）ワイヤ接続部分の剥離抑止，タブ４とレジンとの剥離防止により、半導体装置の製造歩留り向上及び製造コストの低減が達成できる。
また、本実施形態４の半導体装置１では、半導体素子固定領域とワイヤ接続領域との間にスリット６０を設けることから、タブ４の各辺に沿うワイヤ接続領域はその両端部分をスリット６０の端から外れたタブ部分で支持されることになる。従って、スリット６０に直交する方向に樹脂で構成されるパッケージ２と、金属で構成されるタブ４の熱膨張係数差に起因する熱応力（熱歪み）が発生した場合、スリット６０に沿って延在するワイヤ接続領域はスリット６０に直交する方向では樹脂と共に動くことができるため、ワイヤ２５がタブ４のワイヤ接続領域から剥離し難くなり、ワイヤボンディングの信頼性が高くなる。
また、本実施形態４の半導体装置１では、半導体素子固定領域とワイヤ接続領域との間にタブ４を貫通するスリット６０を設けているとともに、このスリット６０が設けられるタブ４部分は薄く形成され、かつこの薄い部分はパッケージ２から内部に位置している。従って、パッケージ２を構成する樹脂によってスリット６０の外側に位置するワイヤ接続領域を有するタブ部分は上下左右全周を樹脂で囲まれるため、樹脂とタブ４との接着力が大きくなり、タブ４がパッケージ２から剥離し難くなる。
また、本実施形態４の半導体装置１では、タブ４を加工して、タブ４の裏面をパッケージ２の裏面１２に露出する部分と、パッケージ２内に埋没する部分を有する構成にしている。従って、このパッケージ２内に埋没する部分に対応する実装基板において配線設計が可能になる。
即ち、図２３は本実施形態４のノンリード型半導体装置の実装基板におけるタブの専有面積等を示す模式的平面図である。図２３に示すように、実装基板３０半導体装置固定領域には半導体装置１のパッケージ２の裏面１２に露出するリード７の実装面１４に対応してランド３１が配置されている。ランドは四角形の各辺に沿って配列されるため、ランド列の内側は四角形領域となる。また、この四角形領域の中央には、前記タブ４のタブ裏面２２と接続されるランド３１ａが設けられている。ランド３１ａはタブ裏面２２とランド３１ａを導電性の接合材３２で確実に接続させるため、タブ裏面２２の寸法（縦ｇ、横ｎ）よりも僅かに大きくなっている。このタブ裏面２２はランド３１ａとランド３１がショートを起こさないための寸法（ｔ）を確保することを条件としてその大きさを自由に選択できるものである。図２３でハッチングを施した四角形領域が、タブ４のタブ裏面２２を最大に露出させる際の大きさであり、ランド３１ａの最大の大きさである。
従って、タブ４のタブ裏面２２を縦ｇ、横ｎとした場合、図２３のハッチングを施した四角形枠領域ｐは絶縁性の樹脂で形成されるパッケージ２の裏面１２が占有する領域となる。この結果、実装基板３０のこの四角形枠領域ｐには配線３３やスルーホール３４を配置することができ、実装基板３０の配線のレイアウト設計の自由度が高くなる。
図２４は本実施形態４の変形例であるノンリード型半導体装置の一部を切り欠いた平面図である。この変形例では、半導体素子固定領域とタブ４の各辺に沿うワイヤ接続領域との間一列に断続的に複数のスリット６０を配置した例である。本変形例では断続的に２本のスリット６０を一列に配置したものである。このように、スリット６０を断続的に配置することによってタブ４の辺に沿うワイヤ接続領域のスリット６０に直交する方向の剛性が実施形態４の長い１本の場合に比較して高められる効果がある。
〔実施例５〕
図２５は本発明の実施例５（実施形態５）であるノンリード型半導体装置の一部を切り欠いた平面図である。本実施形態５は実施形態４の半導体装置１において、スリット６０の両端部分にスリット６０からタブ４の外周に向かうスリット６１を設けてある。このスリット６１はタブ４を貫通する構造となる。従って、このスリット６１の先端はタブ４の縁に到達するとワイヤ接続領域が支持されなくなるため、スリット６１の先端はタブ４の縁に到達しない構造となる。
この構造では、タブ４の各辺に沿うワイヤ接続領域が、タブ４とレジン（パッケージ２）の熱膨張係数差に起因する熱歪みがスリット６１で分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ２５がスリット６１間のレジンとともに移動可能となり、ワイヤ２５がワイヤ接続領域から剥離し難くなる。このスリット６１はスリット６０の延在方向における熱歪みを緩和し、スリット６０による効果よりも効果は低くなるが、スリット６０のスリット６０に直交する方向の熱歪み緩和効果と似たような効果を有することになる。
図２６は本実施形態５の変形例であるノンリード型半導体装置を示す一部を切り欠いた平面図である。この変形例では、タブ４の各辺に沿って複数（２本）のスリット６０を一列に配置するとともに、これら各スリット６０の両端に前記スリット６１を配置した例である。この変形例によれば、スリット６１が複数配置されるため、前述の熱歪みを緩和効果はさらに高くなるものである。
本実施形態５では、スリット６０とスリット６０から延在するスリット６１によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット６０の両端の外側のタブ４表面を半導体チップ３をタブ４に固定するための接着剤５（ペースト材）が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ２５のボンディング性が良好となり、半導体装置１の信頼性も高くなる。
なお、前述の熱歪み緩和効果を得るため、タブ４の外周縁から内側に向けてスリットを１乃至複数設けてもよい。
〔実施例６〕
図２７は本発明の実施例６（実施形態６）であるノンリード型半導体装置におけるタブの一部を示す斜視図である。本実施形態６ではタブ４の各辺に沿って設けられる半導体素子固定領域とワイヤ接続領域と間のスリット６０の両端に前記スリット６１に変わって底のある溝７０を設ける例である。即ち、スリット６０タブ４の外周に向かって溝７０が１本乃至複数本設けた例である。
この例では溝７０は底が存在することから、スリットとは異なり、タブ４の縁にまで到達してもワイヤ接続領域の支持ができることから特に問題はない。
本実施形態６でもタブ４を貫通するスリットの場合よりも効果は低いが、微視的にみれば、溝７０の存在によってタブ４の表層部分は、溝７０の存在によってタブ４の各辺に沿うワイヤ接続領域が、タブ４とレジン（パッケージ２）の熱膨張係数差に起因する熱歪みが分断されるような構成になり、ワイヤ接続領域に接続されるワイヤ２５が溝７０間のレジンとともに移動可能となり、ワイヤ２５がワイヤ接続領域から剥離し難くなる。
本実施形態６では、スリット６０とスリット６０から延在する溝７０によって一部の前記ワイヤ接続領域が囲まれる構成となる。従って、このような構成では、真っ直ぐ延在するスリット６０の両端の外側のタブ４表面を半導体チップ３をタブ４に固定するための接着剤５（ペースト材）が迂回してワイヤ接続領域に流れ込むのを防止する役割も期待できる。この結果、ワイヤ接続領域に接続するワイヤ２５のボンディング性が良好となり、半導体装置１の信頼性も高くなる。また、前述のように前記スリット６０から延在する溝７０をタブ４の縁にまで到達させても図２７に示すような構造と同様の効果を得ることができる。
なお、前述の熱歪み緩和効果を得るため、タブ４の外周縁から内側に向けて溝を１乃至複数設けてもよい。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施例では、ＱＦＮ型の半導体装置の製造に本発明を適用した例について説明したが、例えば、ＳＯＮ型半導体装置の製造に対しても本発明を同様に適用でき、同様の効果を有することができる。さらに、本発明はノンリード型半導体装置に限定されることなく、他の構造の半導体装置にも同様に適用でき、同様の効果を有することができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。本発明は、ここに記載する全ての効果を達成する構成に限定する物ではなく、ここに記載する効果の一部を達成する構成も本発明の構成として含む物である。
（１）ワイヤの接続の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
（２）ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
（３）ダウンボンド接合部の信頼性が高い半導体装置及びノンリード型半導体装置を提供することができる。
（４）半導体素子を搭載するタブと、パッケージを構成するレジンとの密着性が高い半導体装置及びノンリード型半導体装置を提供することができる。
（５）タブ表面とパッケージを構成するレジンとの剥離を防止できる半導体装置及びノンリード型半導体装置を提供することができる。
（６）タブの中央部分をパッケージから露出させ周囲をパッケージ内に位置させる半導体装置構造とすることによって、この半導体装置を実装する実装基板における配線設計の自由度が向上する。
１…半導体装置、２…封止体（パッケージ）、２ａ…立ち上がり縁、３…半導体素子（半導体チップ：チップ）、４…タブ、５…接着剤、６…タブ吊りリード、７…リード、９…レジンバリ、１０…斜面、１１…傾斜面、１２…裏面（下面）、１３…上面、１４…実装面、２０…溝、２１…タブ表面、２２…タブ裏面、２３…突出部分、２５…ワイヤ、２６…メッキ膜、２７…溝、３０…実装基板、３１，３１ａ…ランド、３２…接合材、３３…配線、３４…スルーホール、４０…リードフレーム、４１…単位リードフレームパターン、４３，４４…エジェクターピン孔、４５…枠部、４６…半田メッキ膜、５０…窪み、６０，６１…スリット、７０…溝。

Claims (10)

  1. 複数の電極が配置された表面を有する半導体チップと、
    前記半導体チップが搭載されたチップボンディング領域とワイヤ接続領域とを有する表面と、前記表面とは反対側の裏面と、を備えた第１金属部材と、
    前記第１金属部材の周囲に配置された複数の第２金属部材と、
    前記複数の第２金属部材と前記複数の第２金属部材に対応した前記半導体チップの前記複数の電極の一部とをそれぞれ電気的に接続する複数の第１ワイヤと、
    前記第１金属部材の前記ワイヤ接続領域と前記ワイヤ接続領域に対応した前記半導体チップの前記複数の電極の一部とを電気的に接続する第２ワイヤと、
    上面および前記上面とは反対側の下面を有し、前記半導体チップ、前記第１金属部材の一部、前記複数の第２金属部材の一部、前記複数の第１ワイヤ、および前記第２ワイヤを封止する封止体を有し、
    前記第１金属部材はその外周縁が前記半導体チップの外周縁よりも外側に位置するように大きく形成され、
    前記第１金属部材の前記チップボンディング領域が位置する部分の前記裏面の一部は前記封止体の前記下面から露出し、
    前記第１金属部材の前記表面には窪み部が形成されており、前記窪み部の底面は前記チップボンディング領域であって、かつ前記窪み部より外側の領域は前記ワイヤ接続領域である半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記窪み部の前記底面の面積は、前記半導体チップの平面積よりも大きい半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第１金属部材の前記窪み部は、封止体の一部が充填されている半導体装置。
  4. 複数の電極が配置された表面を有する半導体チップと、
    前記半導体チップが搭載されたチップボンディング領域とワイヤ接続領域とを有する表面と、前記表面とは反対側の裏面と、を備えた第１金属部材と、
    前記第１金属部材の周囲に配置された複数の第２金属部材と、
    前記複数の第２金属部材と前記複数の第２金属部材に対応した前記半導体チップの前記複数の電極の一部とをそれぞれ電気的に接続する複数の第１ワイヤと、
    前記第１金属部材の前記ワイヤ接続領域と前記ワイヤ接続領域に対応した前記半導体チップの前記複数の電極の一部とを電気的に接続する第２ワイヤと、
    上面および前記上面とは反対側の下面を有し、前記半導体チップ、前記第１金属部材の一部、前記複数の第２金属部材の一部、前記複数の第１ワイヤ、および前記第２ワイヤを封止する封止体を有し、
    前記第１金属部材はその外周縁が前記半導体チップの外周縁よりも外側に位置するように大きく形成され、
    前記第１金属部材の前記チップボンディング領域が位置する部分の前記裏面の一部は前記封止体の前記下面から露出し、
    前記第１金属部材の前記表面において、前記ワイヤ接続領域の前記第２ワイヤが接続されている部分の高さは、前記チップボンディング領域の前記半導体チップが搭載されている部分の高さよりも高い半導体装置。
  5. 請求項１または４に記載の半導体装置において、
    前記半導体チップは、前記表面とは反対側の裏面を有し、
    前記半導体チップの前記裏面の高さは、前記第１金属部材の前記ワイヤ接続領域の高さよりも低い位置にある半導体装置。
  6. 請求項１または４に記載の半導体装置において、
    前記第１金属部材、および前記複数の第２金属部材は銅を含む半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１金属部材はタブであって、前記複数の第２金属部材は複数のリードである半導体装置。
  8. 請求項１または４に記載の半導体装置において、
    前記半導体チップは接着剤を介して前記第１金属部材の前記チップボンディング領域に固定されている半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記接着剤はＡｇペーストである半導体装置。
  10. 複数の電極が配置された表面を有する半導体チップと、
    前記半導体チップが搭載された表面と、前記表面とは反対側の裏面と、を備えたタブと、
    前記タブの周囲に配置された複数のリードと、
    前記複数のリードと前記複数のリードに対応した前記半導体チップの前記複数の電極の一部とをそれぞれ電気的に接続する複数のワイヤと、
    上面および前記上面とは反対側の下面を有し、前記半導体チップを封止する封止体を有する半導体装置。
JP2012127848A 2000-12-28 2012-06-05 半導体装置 Pending JP2012212897A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012127848A JP2012212897A (ja) 2000-12-28 2012-06-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000401933 2000-12-28
JP2000401933 2000-12-28
JP2012127848A JP2012212897A (ja) 2000-12-28 2012-06-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009151837A Division JP5183583B2 (ja) 2000-12-28 2009-06-26 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013110877A Division JP5688576B2 (ja) 2000-12-28 2013-05-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2012212897A true JP2012212897A (ja) 2012-11-01

Family

ID=41185323

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009151837A Expired - Lifetime JP5183583B2 (ja) 2000-12-28 2009-06-26 半導体装置
JP2012127848A Pending JP2012212897A (ja) 2000-12-28 2012-06-05 半導体装置
JP2013110877A Expired - Lifetime JP5688576B2 (ja) 2000-12-28 2013-05-27 半導体装置
JP2014108023A Pending JP2014179648A (ja) 2000-12-28 2014-05-26 半導体装置
JP2015201743A Pending JP2016040834A (ja) 2000-12-28 2015-10-13 電子装置の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009151837A Expired - Lifetime JP5183583B2 (ja) 2000-12-28 2009-06-26 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2013110877A Expired - Lifetime JP5688576B2 (ja) 2000-12-28 2013-05-27 半導体装置
JP2014108023A Pending JP2014179648A (ja) 2000-12-28 2014-05-26 半導体装置
JP2015201743A Pending JP2016040834A (ja) 2000-12-28 2015-10-13 電子装置の製造方法

Country Status (1)

Country Link
JP (5) JP5183583B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016201538A (ja) * 2015-04-10 2016-12-01 アナログ・デバイシズ・インコーポレーテッド 複合基板を有するキャビティパッケージ
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5573176B2 (ja) * 2010-01-14 2014-08-20 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2013197145A (ja) * 2012-03-16 2013-09-30 Renesas Electronics Corp 半導体装置
WO2013145532A1 (ja) 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
WO2015159526A1 (ja) * 2014-04-17 2015-10-22 パナソニックＩｐマネジメント株式会社 半導体装置
US10249558B2 (en) 2014-11-20 2019-04-02 Nsk Ltd. Electronic part mounting heat-dissipating substrate
JP6678506B2 (ja) * 2016-04-28 2020-04-08 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
JP6423127B1 (ja) * 2017-11-10 2018-11-14 新電元工業株式会社 電子モジュール
US11270969B2 (en) 2019-06-04 2022-03-08 Jmj Korea Co., Ltd. Semiconductor package
KR102343920B1 (ko) * 2019-06-04 2021-12-29 제엠제코(주) 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム，樹脂封止型半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292850A (ja) * 1989-05-06 1990-12-04 Matsushita Electron Corp リードフレーム
JP2784235B2 (ja) * 1989-10-16 1998-08-06 新光電気工業株式会社 リードフレーム及び半導体装置
JPH0369248U (ja) * 1989-11-10 1991-07-09
JPH0430494A (ja) * 1990-05-25 1992-02-03 Toyo Ink Mfg Co Ltd 印刷配線板及びその製造法
JPH05152733A (ja) * 1991-11-30 1993-06-18 Suzuki Motor Corp 表面実装用プリント配線基板
JP3154579B2 (ja) * 1993-02-23 2001-04-09 三菱電機株式会社 半導体素子搭載用のリードフレーム
JPH06302754A (ja) * 1993-04-16 1994-10-28 Mitsui High Tec Inc リードフレームおよびその製造方法
JPH10229273A (ja) * 1997-02-14 1998-08-25 Sony Corp プリント配線板及び該プリント配線板への部品のはんだ付法
JPH10335566A (ja) * 1997-04-02 1998-12-18 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法
JPH11251494A (ja) * 1998-03-02 1999-09-17 Mitsui High Tec Inc 半導体装置
JP3562311B2 (ja) * 1998-05-27 2004-09-08 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP2000003981A (ja) * 1998-06-12 2000-01-07 Hitachi Ltd 半導体装置およびその製造方法
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
KR100298692B1 (ko) * 1998-09-15 2001-10-27 마이클 디. 오브라이언 반도체패키지제조용리드프레임구조
JP3062691B1 (ja) * 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
JP2000294719A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3072291B1 (ja) * 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000340732A (ja) * 1999-05-27 2000-12-08 Sony Corp 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10247701A (ja) * 1997-03-05 1998-09-14 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH11260985A (ja) * 1998-03-12 1999-09-24 Matsushita Electron Corp リードフレーム，樹脂封止型半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10777542B2 (en) 2014-03-04 2020-09-15 Rohm Co., Ltd. Power semiconductor module for an inverter circuit and method of manufacturing the same
JP2016201538A (ja) * 2015-04-10 2016-12-01 アナログ・デバイシズ・インコーポレーテッド 複合基板を有するキャビティパッケージ
JP2018029201A (ja) * 2017-10-13 2018-02-22 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2009212542A (ja) 2009-09-17
JP2014179648A (ja) 2014-09-25
JP2013219373A (ja) 2013-10-24
JP2016040834A (ja) 2016-03-24
JP5183583B2 (ja) 2013-04-17
JP5688576B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
JP3895570B2 (ja) 半導体装置
JP5688576B2 (ja) 半導体装置
US6410363B1 (en) Semiconductor device and method of manufacturing same
KR101103871B1 (ko) 반도체장치 및 그 제조방법
JP2004214233A (ja) 半導体装置およびその製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP2006253732A (ja) 半導体装置
JP2003158234A (ja) 半導体装置及びその製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP4987041B2 (ja) 半導体装置の製造方法
JP2006073570A (ja) 半導体装置及びその製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11260989A (ja) 樹脂封止型半導体装置及びその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2006216979A (ja) 半導体装置の製造方法
JPH0411755A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130404

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140110

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140314