JP2013197145A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013197145A
JP2013197145A JP2012059921A JP2012059921A JP2013197145A JP 2013197145 A JP2013197145 A JP 2013197145A JP 2012059921 A JP2012059921 A JP 2012059921A JP 2012059921 A JP2012059921 A JP 2012059921A JP 2013197145 A JP2013197145 A JP 2013197145A
Authority
JP
Japan
Prior art keywords
die pad
groove
semiconductor device
sealing resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012059921A
Other languages
English (en)
Inventor
Shiro Okada
史朗 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012059921A priority Critical patent/JP2013197145A/ja
Publication of JP2013197145A publication Critical patent/JP2013197145A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】ダイパッドと封止樹脂の剥離がダイパッドの縁に向けて進行することを抑制する。
【解決手段】封止樹脂３００は、半導体チップ１００、ボンディングワイヤ４００，４１０、及びリード２２０のインナーリードを封止している。封止樹脂３００からは、ダイパッド２１０の裏面が露出している。ダイパッド２１０の裏面には、第１の溝２１２が設けられている。第１の溝２１２内には、封止樹脂３００が入り込んでいないか、入ったとしても完全には封止樹脂３００で充填されていない。平面視で、第１の溝２１２はボンディングワイヤ４１０とダイパッド２１０の接合部よりもダイパッド２１０の中心側に位置している。
【選択図】図１

Description

本発明は、リードフレーム上に半導体チップを搭載した半導体装置に関する。
半導体装置の実装構造の一つに、リードフレームのダイパッド上にマウント材を介して半導体チップを搭載し、その後、半導体チップ及びリードフレームを封止樹脂で封止する構造がある。例えば特許文献１には、ダイパッドと封止樹脂の密着性を向上させるために、ダイパッドの裏面に溝を形成することが記載されている。
近年は、特許文献２〜４に記載されているように、ダイパッドの裏面を封止樹脂から露出させる構造が開発されている。特に特許文献２には、ダイパッドの裏面に、ダイパッドの外周に沿って溝を形成することが記載されている。特許文献３には、ダイパッドの縁を、封止樹脂の内側に向けて折り曲げることが記載されている。特許文献４には、ダイパッドの表面のうち半導体チップが搭載される領域を窪ませることが記載されている。また特許文献４では、ダイパッドのうち窪んでいない部分と、半導体チップとがボンディングワイヤで接続されることが記載されている。
特開平０５−０９５０７７号公報 特開平１１−２２００７５号公報 特開２００４−２０７７５９号公報 特開２００９−２１２５４２号公報
本発明者が検討した結果、半導体チップの上面と封止樹脂の界面、または半導体チップとマウント材の界面に微小な剥離が生じ、この剥離がダイパッドの縁に向けて進行する場合があることが判明した。この剥離の進行が進むと、ダイパッドに接続しているボンディングワイヤがダイパッドから外れる可能性がある。
本発明によれば、ダイパッドを有するリードフレームと、
前記ダイパッドの表面に搭載された半導体チップと、
前記ダイパッドと前記半導体チップとを接続するボンディングワイヤと、
前記ダイパッドの裏面を露出した状態で前記半導体チップを封止する封止樹脂と、
前記ダイパッドの裏面に設けられ、平面視で前記ボンディングワイヤと前記ダイパッドの接合部よりも前記ダイパッドの中心側に位置する第１の溝と、
を備える半導体装置が提供される。
本発明者が検討した結果、ダイパッドの裏面に溝を設けると、この溝の上部でダイパッドと封止樹脂の剥離が止まることが判明した。これは、ダイパッドの裏面に溝を設けることにより、ダイパッドと封止樹脂の剥離の原因となる応力が緩和されるため、と考えられる。
本発明によれば、ダイパッドと封止樹脂の剥離がダイパッドの縁に向けて進行することを抑制できる。
第１の実施形態に係る半導体装置の構成を示す平面図である。 半導体装置の縦断面図である。 半導体装置の製造方法を示す断面図である。 半導体装置の製造方法を示す断面図である。 第２の実施形態に係る半導体装置の構成を示す平面図である。 図５の変形例を示す平面図である。 図５の変形例を示す平面図である。 図５の変形例を示す平面図である。 図８に示した半導体装置の縦断面図である。 図５の変形例を示す平面図である。 第３の実施形態に係る半導体装置の構成を示す平面図である。 図１１に示した半導体装置の縦断面図である。 第４の実施形態に係る半導体装置の構成を示す平面図である。 図１３に示した半導体装置の縦断面図である。 図１３及び図１４に示した半導体装置の製造方法を示す断面図である。 図１３及び図１４に示した半導体装置の製造方法を示す断面図である。 図１３及び図１４に示した半導体装置の製造方法を示す断面図である。 図１３の変形例を示す平面図である。 図１３の変形例を示す平面図である。 図１３の変形例を示す平面図である。 図１３の変形例を示す平面図である。 図１３の変形例を示す平面図である。 第５の実施形態に係る半導体装置の構成を示す縦断面図である。 図２３の変形例を示す縦断面図である。 第６の実施形態に係る半導体装置の構成を示す縦断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１０の構成を示す平面図であり、図２は半導体装置１０の縦断面図である。半導体装置１０は、ＱＦＰ（Quad Flat Package）タイプの半導体パッケージであり、リードフレーム、半導体チップ１００、ボンディングワイヤ４００，４１０、及び封止樹脂３００を備えている。
リードフレームは、ダイパッド２１０及びリード２２０を有している。半導体チップ１００は、ダイパッド２１０の表面に、マウント材１０２を用いて固定されている。マウント材１０２は、例えば銀ペーストであるが、ＤＡＦ（Die Attached Film）であってもよい。ボンディングワイヤ４００は、半導体チップ１００とリード２２０を接続しており、ボンディングワイヤ４１０は半導体チップ１００とダイパッド２１０とを接続している。
封止樹脂３００は、半導体チップ１００、ボンディングワイヤ４００，４１０、及びリード２２０のインナーリードを封止している。リード２２０のアウターリードは、封止樹脂３００に封止されていない。封止樹脂３００は、例えばエポキシ樹脂であり、シリカなどのフィラーを含んでいる。封止樹脂３００は、ダイパッド２１０の表面は封止しているが、ダイパッド２１０の裏面は封止していない。すなわち封止樹脂３００からは、ダイパッド２１０の裏面が露出している。
ダイパッド２１０の裏面には、第１の溝２１２が設けられている。第１の溝２１２内には、封止樹脂３００が入り込んでいないか、入ったとしても完全には封止樹脂３００で充填されていない。また第１の溝２１２に封止樹脂３００が入った場合、第１の溝２１２内の封止樹脂３００のフィラーの密度は、他の封止樹脂３００のフィラーの密度よりも低い。
平面視で、第１の溝２１２はボンディングワイヤ４１０とダイパッド２１０の接合部よりもダイパッド２１０の中心側に位置している。ただし第１の溝２１２は、平面視で半導体チップ１００及びマウント材１０２と重ならないのが好ましい。第１の溝２１２の断面形状は、例えば円形の一部を切り欠いた形状であるが、矩形や台形などの多角形であっても良い。第１の溝２１２の深さは、ダイパッド２１０の厚さの３０％以上、好ましくは５０％以上である。
なお、第１の溝２１２を形成すると、ダイパッド２１０の機械的強度が低下する可能性がある。ここで第１の溝２１２の断面形状を円形の一部を切り欠いた形状にすると、ダイパッド２１０の機械的強度が低下することを抑制できる。これにより、ダイパッド２１０が、ステージ上の凹凸に起因して変形することを抑制できる。また、ボンディングワイヤ４００，４１０をダイパッド２１０や半導体チップ１００に接続するときにおいて、ボンディング時の荷重によってもダイパッド２１０が変位しにくい。
ダイパッド２１０の裏面には、めっき層、例えばＮｉＰｄＡｕめっき層が形成されている。この場合、第１の溝２１２内にもＮｉＰｄＡｕのめっき層が形成されているのが好ましい。あるいは、ＳｎまたはＳｎを主成分とするめっき層が形成されていても良い。この場合も同様に第１の溝２１２の内壁にＳｎまたはＳｎを主成分とするめっき層が形成されているのが好ましい。
ダイパッド２１０の縁と平行な方向でみた場合、第１の溝２１２は、少なくともダイパッド２１０とボンディングワイヤ４１０との接合部と重なる部分が、ダイパッド２１０の縁と平行に延伸している。本実施形態では、第１の溝２１２は、平面視で半導体チップ１００を囲むように設けられている。詳細には、ダイパッド２１０は矩形であり、４辺が、半導体チップ１００の４辺と平行である。そして第１の溝２１２は、半導体チップ１００と相似な４角形の４辺に沿って設けられている。
また、ダイパッド２１０の４つの角部には、それぞれ吊りリード２３０の一端が接続されている。吊りリード２３０の他端は、封止樹脂３００の縁に位置している。
図３及び図４は、半導体装置１０の製造方法を示す断面図である。まず、半導体チップ１００を準備する。半導体チップ１００は、例えば以下のようにして形成される。
まず、半導体基板に素子分離膜を形成する。これにより、素子形成領域が分離される。素子分離膜は、例えばＳＴＩ法を用いて形成されるが、ＬＯＣＯＳ法を用いて形成されても良い。次いで、素子形成領域に位置する半導体基板に、ゲート絶縁膜及びゲート電極を形成する。ゲート絶縁膜は酸化シリコン膜であってもよいし、酸化シリコン膜よりも誘電率が高い高誘電率膜（例えばハフニウムシリケート膜）であってもよい。ゲート絶縁膜が酸化シリコン膜である場合、ゲート電極はポリシリコン膜により形成される。またゲート絶縁膜が高誘電率膜である場合、ゲート電極は、金属膜（例えばＴｉＮ）とポリシリコン膜の積層膜により形成される。また、ゲート電極がポリシリコンにより形成される場合、ゲート電極を形成する工程において、素子分離膜上にポリシリコン抵抗を形成しても良い。
次いで、素子形成領域に位置する半導体基板に、ソース及びドレインのエクステンション領域を形成する。次いでゲート電極の側壁にサイドウォールを形成する。次いで、素子形成領域に位置する半導体基板に、ソース及びドレインとなる不純物領域を形成する。このようにして、半導体基板上にＭＯＳトランジスタが形成される。
次いで、素子分離膜上及びＭＯＳトランジスタ上に、多層配線層を形成する。最上層の配線層には、電極パッドが形成される。次いで、多層配線層上に、保護絶縁膜（パッシベーション膜）を形成する。保護絶縁膜には、電極パッド上に位置する開口が形成される。
次いで、半導体基板をダイシングする。これにより、半導体基板から半導体チップ１００が切り出される。
また、図３（ａ）に示すように、リードフレームを準備する。この状態で、ダイパッド２１０は、吊りリード２３０（図１に図示）を介して、リードフレームの枠体に支持されている。リードフレームのダイパッド２１０には、予め第１の溝２１２が形成されている。第１の溝２１２は、例えばウェットエッチングや型を押し付けることによって形成される。
次いで図３（ｂ）に示すように、マウント材１０２を用いて半導体チップ１００をダイパッド２１０上に搭載する。さらに、ボンディングワイヤ４００を用いて半導体チップ１００の電極パッドをリード２２０に接続するとともに、ボンディングワイヤ４１０を用いて半導体チップ１００の電極パッドをダイパッド２１０に接続する。なお、半導体チップ１００の電極パッドのうちボンディングワイヤ４００に接続されるものは、信号入力用の電極パッド、又は電源電圧入力用の電極パッドである。また、半導体チップ１００の電極パッドのうちボンディングワイヤ４１０に接続されるものは、接地電位入力用の電極パッドである。
次いで図４（ａ）に示すように、封止樹脂３００を用いて半導体チップ１００、及びボンディングワイヤ４００，４１０を封止する。このとき、封止用の金型の底面に、ダイパッド２１０の裏面を載せる。これにより、ダイパッド２１０の裏面には封止樹脂３００が回り込まないようになるため、ダイパッド２１０の裏面が封止樹脂３００から露出した状態になる。なお、ダイパッド２１０の裏面と金型に隙間がある場合、この隙間から第１の溝２１２内に封止樹脂３００が入り込むことも考えられる。ただし、隙間が線状になることも多いが、この場合、隙間に先に入り込んだ封止樹脂３００が硬化したり、エアが巻き込まれることもあるため、封止樹脂３００は第１の溝２１２内に入り込みにくい。また、封止樹脂３００のフィラーはこの隙間を通りにくいため、第１の溝２１２内に入り込んだ封止樹脂３００は、フィラーの量が少ない低密度な状態になる。なお、フィラーの密度は、例えば封止樹脂３００の断面内におけるフィラーの占有面積によって定義することができる。
なお、封止用の金型の底面に、予めリリース用のフィルムを配置しておくのが好ましい。このようにすると、第１の溝２１２に封止樹脂３００が入り込むことをさらに抑制できる。
その後、ダイパッド２１０及びリード２２０の封止樹脂から露出した部分の表面に、めっき層を形成する。あるいは予めめっき層が形成されたリードフレームを用いる場合は封止工程後のめっき工程は省略することができる。
その後、図４（ｂ）に示すように、リード２２０及び吊りリード２３０（図１に図示）をリードフレームの枠体から切り離すとともに、リード２２０を成型する。
次に、本実施形態の作用及び効果について説明する。本実施形態ではダイパッド２１０の裏面に第１の溝２１２を形成している。このため、ダイパッド２１０は、第１の溝２１２が形成されている部分で、表面側に向けて折れ曲がりやすくなる。
一方、封止樹脂３００を用いて半導体チップ１００及びボンディングワイヤ４００，４１０を封止する場合、封止樹脂３００を熱硬化させるために、半導体チップ１００、ダイパッド２１０、及び封止樹脂３００を加熱し、その後冷却する。この冷却の際、ダイパッド２１０と封止樹脂３００の熱膨張係数の差や封止樹脂３００の熱硬化反応に伴う硬化収縮に起因して、ダイパッド２１０と封止樹脂３００の界面に応力が生じることがある。本実施形態では、ダイパッド２１０は、第１の溝２１２が形成されている部分で、表面側に向けて折れ曲がりやすくなっている。このため、ダイパッド２１０と封止樹脂３００の界面に生じた応力は、ダイパッド２１０が折れ曲がることにより、吸収される。従って、ダイパッド２１０と封止樹脂３００の界面が熱応力によって剥離することを抑制できる。
特に本実施形態では、第１の溝２１２は、平面視でボンディングワイヤ４１０とダイパッド２１０の接合部よりもダイパッド２１０の中心側に位置している。このため、ダイパッド２１０のうち第１の溝２１２より外側の部分が折れ曲がると、ボンディングワイヤ４１０に加わる応力は小さくなる。従って、ダイパッドと封止樹脂の剥離がダイパッドの縁に向けて進行して、ボンディングワイヤ４１０とダイパッド２１０の接合部が剥離することは抑制される。
なお、上記したように、第１の溝２１２の中に封止樹脂３００が入り込むことも考えられるが、この場合においても、第１の溝２１２の中の封止樹脂３００は、フィラーの密度が低くなっている。このため、上記した効果を得ることができる。
また、平面視で半導体チップ１００と重なる部分には、第１の溝２１２が形成されていない。このため、ダイパッド２１０のうち半導体チップ１００と重なる部分は、確実にハンダを用いて回路基板に接続される。これにより、半導体チップ１００で発生した熱は、効率よくダイパッド２１０を介して外部に放熱される。なお、平面視で半導体チップ１００と重なる部分に第１の溝２１２が形成されている場合、この溝部分においてダイパッド２１０とハンダが接触しない可能性がある。
本実施形態において、第１の溝２１２に保護用の樹脂を埋めておいても良い。この樹脂は、封止樹脂３００を形成した後、ダイパッド２１０をめっき処理する前に除去される。またリードフレームがＰｄＰＰＦ（Palladium Pre-Plated Lead Frame）である場合、第１の溝２１２を保護する樹脂は、封止樹脂３００を形成した後に除去されてもよい。
（第２の実施形態）
図５は、第２の実施形態に係る半導体装置１０の構成を示す平面図である。本実施形態に係る半導体装置１０は、吊りリード２３０とダイパッド２１０の接合部と、ダイパッド２１０の中心とを結ぶ直線上には第１の溝２１２が形成されていない点を除いて、第１の実施形態に係る半導体装置１０と同様の構成である。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、吊りリード２３０とダイパッド２１０の接合部と、ダイパッド２１０の中心とを結ぶ直線にはダイパッド２１０等の重みに起因して力が加わるが、この直線上には第１の溝２１２が形成されていない。従って、ダイパッド２１０が変形することを抑制できる。またボンディングワイヤ４００，４１０をダイパッド２１０や半導体チップ１００に接続するときにおいて、ボンディング時の荷重によってもダイパッド２１０が変位しにくい。このため、ワイヤボンディング時の歩留まりは低下しない。
なお本実施形態において、第１の溝２１２は、図６〜図８、図１０に示す形状に形成されても良い。なお、図９は、図８に示した半導体装置１０の縦断面図である。
図６に示す例では、第１の溝２１２の両端は９０°折れ曲がり、ダイパッド２１０の縁に繋がっている。
図７に示す例では、第１の溝２１２は、ドット状に形成されている。ただし、第１の溝２１２は、平面視でボンディングワイヤ４１０と重なっている。
図８及び図９に示す例では、ダイパッド２１０は、半導体チップ１００より少し大きい程度であるが、少なくとも一部の辺に張出部２１４が設けられている。張出部２１４は、平面視でダイパッド２１０の本体よりも外側に飛び出た部分である。張出部２１４には、ボンディングワイヤ４１０が接合されている。そして張出部２１４に、第１の溝２１２が設けられている。
図１０に示す例では、半導体チップ１００の中心は、ダイパッド２１０の中心からずれている。そしてこのずれによって、ダイパッド２１０の一辺は、他の辺と比較して、半導体チップ１００までの距離が長くなっている。ボンディングワイヤ４１０は、この一辺においてのみダイパッド２１０に接合されている。そして第１の溝２１２は、ボンディングワイヤ４１０が接続されている辺に沿って形成されている。なお、吊りリード２３０は、ダイパッド２１０のうち第１の溝２１２よりも中心に近い部分に繋がっている。
（第３の実施形態）
図１１は、第３の実施形態に係る半導体装置１０の構成を示す平面図である。図１２は、図１１に示した半導体装置１０の縦断面図である。本実施形態に係る半導体装置１０は、ダイパッド２１０の裏面の縁に、溝２１３を設けた点を除いて、第１の実施形態に係る半導体装置１０と同様の構成である。溝２１３を設けることにより、ダイパッド２１０の表面の面積は、裏面の面積よりもさらに大きくなっている。
なお、第２の実施形態の各例において、溝２１３を設けても良い。
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、溝２１３によりダイパッド２１０は封止樹脂に強固に固定される。このため、接続信頼性が向上する。また本実施形態においては溝２１２と溝２１３の間に溝が形成されない領域があり、その逆側の面にボンディングワイヤ４１０が接続される。このためボンディングワイヤ４１０の接続時に確実な接続が可能となる。また特に本実施形態においてはボンディングワイヤ４１０とダイパッド２１０との接続部は応力を緩和するダイパッドの薄肉部に挟まれた形となるため、ダイパッド２１０の縁近傍から剥離が発生しても、あるいは半導体チップ１００の近傍から剥離が発生してもボンディングワイヤ４１０とダイパッド２１０接続部に加わる応力を低減できる。
（第４の実施形態）
図１３は、第４の実施形態に係る半導体装置１０の構成を示す平面図である。図１４は、図１３に示した半導体装置１０の縦断面図である。本実施形態に係る半導体装置１０は、所謂ＱＦＮ（Quad Flat Non-leaded）パッケージである点を除いて、第３の実施形態に係る半導体装置１０と同様の構成である。すなわち本実施形態において、リード２２０は半導体装置１０の底面からのみ露出しており、平面視で封止樹脂３００の外側には延伸していない。
図１５〜図１７は、図１３及び図１４に示した半導体装置１０の製造方法を示す断面図である。まず、図１５（ａ）に示すように、リードフレームを準備する。この状態においてリードフレームは、フィルム５００上に貼り付けられている。
また、半導体チップ１００を準備する。
次いで図１５（ｂ）に示すように、ダイパッド２１０の表面に、マウント材１０２を用いて半導体チップ１００を搭載する。
次いで図１６（ａ）に示すように、ボンディングワイヤ４００を用いてリード２２０と半導体チップ１００の電極パッドを接続するとともに、ボンディングワイヤ４１０を用いてダイパッド２１０と半導体チップ１００の電極パッドとを接続する。
次いで図１６（ｂ）に示すように、封止樹脂３００を用いて半導体チップ１００及びボンディングワイヤ４００，４１０を封止する。その後、図１７（ａ）に示すように、フィルム５００をリードフレームから外してから、図１７（ｂ）に示すようにダイシングを行い、半導体装置１０を切り出す。
本実施形態によっても、第３の実施形態と同様の効果を得ることができる。
なお本実施形態において、図１８〜図２２に示すように、第１の溝２１２のレイアウトは、第２の実施形態のようにしても良い。なお、図１８が第２の実施形態の図５に対応しており、図１９が第２の実施形態の図６に対応している。また、図２０が第２の実施形態の図７に対応しており、図２１が第２の実施形態の図８に対応している。さらに、図２２が第２の実施形態の図１０に対応している。
（第５の実施形態）
図２３は、第５の実施形態に係る半導体装置１０の構成を示す縦断面図である。本実施形態に係る半導体装置１０は、ダイパッド２１０のうち第１の溝２１２よりも外側に位置する端部２１１が、上側に向けて折れ曲がり、封止樹脂３００の内側に入り込んでいる点を除いて、第１〜第４の実施形態のいずれかに係る半導体装置１０と同様の構成である。
端部２１１は、例えば半導体チップ１００を搭載する前に予め折り曲げられていても良いし、封止樹脂３００で半導体チップ１００を封止する際に、封止樹脂３００を金型内に注入するときの圧力によって折れ曲がっても良い。
本実施形態によっても、第１〜第４の実施形態と同様の効果を得ることができる。また、ダイパッド２１０の端部２１１は第１の溝２１２を起点として折れ曲がっているため、第１の溝２１２によって応力がさらに分断されやすくなる。従って、ボンディングワイヤ４１０がダイパッド２１０から剥離することをさらに抑制できる。
なお、図２４に示すように、第４の実施形態に係る半導体装置１０において、端部２１１が封止樹脂３００の内側に向けて折れ曲がっていても良い。
（第６の実施形態）
図２５は、第６の実施形態に係る半導体装置１０の構成を示す縦断面図である。本実施形態に係る半導体装置１０は、ダイパッド２１０の表面に第２の溝２１６を有している点を除いて、第１〜第５の実施形態のいずれかと同様である。
第２の溝２１６は、平面視で第１の溝２１２よりも半導体チップ１００の近くに位置している。第２の溝２１６の深さは、第１の溝２１２よりも浅いのが好ましい。また第２の溝２１６の幅は、第１の溝２１２よりも狭いのが好ましい。このようにすると、第２の溝２１６と第１の溝２１２が近接していた場合であっても、第１の溝２１２の幅及び深さを必要な大きさにすることができる。
本実施形態によっても、第１〜第５の実施形態と同様の効果を得ることができる。また、ダイパッド２１０の表面及び裏面の双方に溝が形成されているため、ダイパッド２１０と封止樹脂３００の界面で生じる熱応力をさらに確実に緩和することができる。
なお、第４又は第５の実施形態において、半導体装置１０は第２の溝２１６を有していても良い。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えばＳＯＰ（Small Outline Package)やＳＯＮ(Small Outline Non lead)に第１の溝２１２を設けても良い。
１０ 半導体装置
１００ 半導体チップ
１０２ マウント材
２１０ ダイパッド
２１１ 端部
２１２ 第１の溝
２１３ 溝
２１４ 張出部
２１６ 第２の溝
２２０ リード
２３０ 吊りリード
３００ 封止樹脂
４００ ボンディングワイヤ
４１０ ボンディングワイヤ
５００ フィルム

Claims (5)

  1. ダイパッドを有するリードフレームと、
    前記ダイパッドの表面に搭載された半導体チップと、
    前記ダイパッドと前記半導体チップとを接続するボンディングワイヤと、
    前記ダイパッドの裏面を露出した状態で前記半導体チップを封止する封止樹脂と、
    前記ダイパッドの裏面に設けられ、平面視で前記ボンディングワイヤと前記ダイパッドの接合部よりも前記ダイパッドの中心側に位置する第１の溝と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ダイパッドは、前記第１の溝よりも外側に位置する部分が前記第１の溝を起点として折れ曲がっており、前記封止樹脂の内側に入り込んでいる半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１の溝は、少なくとも前記ダイパッドの縁と平行な方向で見た場合、前記接合部と重なる部分が、前記ダイパッドの前記縁と平行に延伸している半導体装置。
  4. 請求項１〜３のいずれか一項に記載の半導体装置において、
    前記ダイパッドに接続する吊りリードを備え、
    前記吊りリードと前記ダイパッドの接合部と、前記ダイパッドの中心とを結ぶ直線上には前記第１の溝が形成されていない半導体装置。
  5. 請求項１〜４のいずれか一項に記載の半導体装置において、
    前記ダイパッドの前記表面に形成され、平面視で前記第１の溝よりも前記半導体チップの近くに位置する第２の溝を備える半導体装置。
JP2012059921A 2012-03-16 2012-03-16 半導体装置 Pending JP2013197145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012059921A JP2013197145A (ja) 2012-03-16 2012-03-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012059921A JP2013197145A (ja) 2012-03-16 2012-03-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2013197145A true JP2013197145A (ja) 2013-09-30

Family

ID=49395788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012059921A Pending JP2013197145A (ja) 2012-03-16 2012-03-16 半導体装置

Country Status (1)

Country Link
JP (1) JP2013197145A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49115653A (ja) * 1973-03-07 1974-11-05
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2004207759A (ja) * 2004-04-08 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2009212542A (ja) * 2000-12-28 2009-09-17 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49115653A (ja) * 1973-03-07 1974-11-05
JP2001313363A (ja) * 2000-05-01 2001-11-09 Rohm Co Ltd 樹脂封止型半導体装置
JP2009212542A (ja) * 2000-12-28 2009-09-17 Renesas Technology Corp 半導体装置
JP2004207759A (ja) * 2004-04-08 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8987877B2 (en) Semiconductor device
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
US7410834B2 (en) Method of manufacturing a semiconductor device
US8536687B2 (en) Semiconductor device having separated heatsink and chip mounting portion
CN110071072B (zh) 半导体装置
US10522446B2 (en) Semiconductor device and manufacturing method of the same
JP2017135230A (ja) 半導体装置およびその製造方法
JP2008263210A (ja) 電力用半導体装置
US7208817B2 (en) Semiconductor device
JP5767294B2 (ja) 半導体装置
US7667306B1 (en) Leadframe-based semiconductor package
US10083898B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP6092833B2 (ja) 半導体装置
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
JP2010165777A (ja) 半導体装置及びその製造方法
JP2013197145A (ja) 半導体装置
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JP5420737B2 (ja) 半導体装置の製造方法
JP2004087673A (ja) 樹脂封止型半導体装置
KR20090012378A (ko) 반도체 패키지
JP2005175512A (ja) 半導体装置
US9917040B1 (en) Stress relieved thermal base for integrated circuit packaging
JP5660990B2 (ja) 半導体装置
JP4246598B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151104