JP6092833B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6092833B2
JP6092833B2 JP2014221441A JP2014221441A JP6092833B2 JP 6092833 B2 JP6092833 B2 JP 6092833B2 JP 2014221441 A JP2014221441 A JP 2014221441A JP 2014221441 A JP2014221441 A JP 2014221441A JP 6092833 B2 JP6092833 B2 JP 6092833B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
frame
support member
semiconductor device
frame portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014221441A
Other languages
English (en)
Other versions
JP2015026866A (ja
Inventor
川藤　寿
寿 川藤
中川　信也
信也 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014221441A priority Critical patent/JP6092833B2/ja
Publication of JP2015026866A publication Critical patent/JP2015026866A/ja
Application granted granted Critical
Publication of JP6092833B2 publication Critical patent/JP6092833B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に、モールド樹脂で封止される半導体装置に関するものである。
半導体装置の一例としてのパワーモジュールでは、電力を制御するための電力用半導体チップ（パワーチップ）および電力用半導体チップを制御するための制御用半導体チップ（制御チップ）がフレーム上に搭載されている。放熱を考慮して、電力用半導体チップはパッケージの裏面近傍に配置されている。
また、放熱のため、パッケージの裏面にフィン（放熱フィン）が取り付けられている。パワーモジュールの外部端子とフィンとの間には一定の絶縁距離が必要である。そのため、フレームには曲げ加工が実施されており、外部端子と電力用半導体チップが搭載されたダイパッドとは高さ位置が異なっている。これにより、パワーモジュールの厚みが大きくなる。このような構造を備えた半導体装置は、たとえば特開２０００−１３８３４３号公報（特許文献１）および特開２００５−１２３４９５号公報（特許文献２）に開示されている。
ところで、制御用半導体チップが搭載されたフレームが樹脂シートなどで支持された半導体装置が提案されている。たとえば、特開平９−２１３８７１号公報（特許文献３）には、リードフレームのアイランド部の表面に樹脂シートが固定された半導体装置が開示されている。これにより、トランスファーモールドの際にリードフレームが撓むことが抑制されている。また、たとえば特開２００１−３３９０４１号公報（特許文献４）には、内部リードフレームが絶縁フィルムで支持された半導体装置が開示されている。これにより、内部リードフレームが補強されている。
特開２０００−１３８３４３号公報 特開２００５−１２３４９５号公報 特開平９−２１３８７１号公報 特開２００１−３３９０４１号公報
上記の特開２０００−１３８３４３号公報および特開２００５−１２３４９５号公報に記載された半導体装置では、パワーモジュールの厚みが大きくなるため、パワーモジュールの大きさが大きくなる。
一方、パワーモジュールの小型化および高機能化が求められている。パワーモジュールの小型化および高機能化のために制御用半導体チップ側のフレームの微細化および薄厚化が進んでいる。これにより、制御用半導体チップ側のフレームの強度が弱くなるため、モールド樹脂注入時に制御用半導体チップ側のフレームにばたつきが生じる。このため、制御用半導体チップに使用されている金線にフレームが接触することで金線にダメージが生じるおそれがある。また、電力用半導体チップを制御用半導体チップに接続するワイヤとフレームとがショートするおそれがある。
ところで、上記の特開平９−２１３８７１号公報および特開２００１−３３９０４１号公報に記載されているように制御用半導体チップ側のフレームを樹脂シートなどで支持することでフレームのばたつきが抑制され得る。しかしながら、特開平９−２１３８７１号公報に記載された半導体装置では、制御用半導体チップが搭載されたフレーム（ダイパッド）の周囲のフレームは樹脂シートで固定されているが、ダイパッドは樹脂シートで固定されていない。そのためフレームのばたつきの抑制が不十分である。また、特開２００１−３３９０４１号公報に記載された半導体装置でも、ダイパッドの周囲の内部リードフレームは絶縁フィルムで支持されているが、ダイパッドは絶縁フィルムで支持されていない。そのためフレームのばたつきの抑制が不十分である。
さらに、放熱性の向上のため、電力用半導体チップが搭載されたフレームに接触するように絶縁シートが設けられる。なお、この絶縁シートはフィンと接触するようにパッケージの裏面から露出している。この絶縁シートと電力用半導体チップが搭載されたフレームとの密着性が低下すると放熱性が低下する。
本発明は、上記課題を鑑みてなされたものであり、その目的は、小型で、制御用半導体チップ側のフレームのばたつきを抑制することができ、かつ電力用半導体チップが搭載されたフレームと絶縁シートとの密着性を向上することができる半導体装置を提供することである。
本発明の半導体装置は、第１のフレーム部と、第１のフレーム部上に配置された電力用半導体チップと、第１のフレーム部の電力用半導体チップが配置された面と反対側の面に配置された絶縁シートと、第１のフレーム部よりも上方の高さ位置に位置する第２のフレームと、第２のフレームに搭載された電力用半導体チップを制御するための制御用半導体チップと、第２のフレーム部の周辺に配置され、かつ制御用半導体チップと電気的に接続された第３のフレーム部と、第２および第３のフレーム部をつなぐように第２および第３のフレーム部の下側に配置されたサポート部材と、第１のフレーム部、第２のフレーム、第３のフレーム部、電力用半導体チップ、制御用半導体チップおよびサポート部材を封止し、かつ絶縁シートを露出するためのモールド樹脂とを備えている。サポート部材は、第１のフレーム部と絶縁シートとの接合部の上方領域の周囲に配置されている。
本発明の半導体装置によれば、第２および第３のフレーム部をつなぐようにサポート部材が配置されているため、制御用半導体チップが搭載された第２のフレームがサポート部材でつながれている。これにより、第３のフレーム部のみがサポート部材でつながれている場合より第２のフレームのばたつきを抑制することができる。そして、サポート部材によって第２のフレームのばたつきが抑制されるため、第２のフレームを微細化および薄厚化することができる。これにより、半導体装置を小型化することができる。
また、サポート部材は第２および第３のフレーム部の下側に配置されているため、サポート部材と第１のフレーム部との高さ方向の間隔を小さくすることができる。このため、第２および第３のフレーム部の下側のモールド樹脂が上側のモールド樹脂より先に流れる。そして、サポート部材は、第１のフレーム部と絶縁シートとの接合部の上方領域の周囲に配置されているため、上方領域でモールド樹脂が留まることができる。したがって、モールド樹脂による第１のフレーム部側から絶縁シート側への押し付けが安定する。これにより、第１のフレーム部と絶縁シートとの密着性を向上することができる。
本発明の実施の形態１における半導体装置の概略平面図である。 本発明の実施の形態１における半導体装置の内部構成を示す概略平面図である。 本発明の実施の形態１における半導体装置の内部構成を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の一工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の製造方法の図４に示す構成の後に行われる工程を示す概略断面図である。 本発明の実施の形態１における半導体装置の変形例の内部構成を示す概略断面図である。 本発明の実施の形態２における半導体装置の内部構成を示す概略断面図である。 本発明の実施の形態３における半導体装置の内部構成を示す概略断面図である。 本発明の実施の形態４における半導体装置の内部構成を示す概略断面図である。 本発明の実施の形態４における比較例の半導体装置の内部構成を示す概略部分断面図である。 本発明の実施の形態５における半導体装置の内部構成を示す概略部分平面図である。
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
最初に本発明の実施の形態１の半導体装置の構成について説明する。
本実施の形態では、半導体装置についてパワーモジュールを一例として説明する。
図１および図２を参照して、半導体装置は、フレーム２上に電力用半導体チップ４および制御用半導体チップ５が搭載され、モールド樹脂９によって封止されている。図２では、モールド樹脂９によって封止された半導体装置１の内部構造が示されている。
図２および図３を参照して、半導体装置１の構成についてさらに詳しく説明する。半導体装置１は、フレーム２と、電力用半導体チップ４と、制御用半導体チップ５と、サポート部材７と、絶縁シート８と、モールド樹脂９と、ワイヤ１０，１１とを主に有している。
フレーム２は、電力用半導体チップ用リードフレーム（第１のフレーム部）２ａと、電力用半導体チップ用リード端子２ｂと、制御用半導体チップ用リードフレーム（第２のフレーム部）２ｃと、制御用半導体チップ用リード端子（第３のフレーム部）２ｄと、リード段差部２ｅと、中継リード２ｆとを有している。
電力用半導体チップ４は、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。制御用半導体チップ５は、たとえばＬＶＩＣ（Low Voltage Integrated Circuit）またはＨＶＩＣ（High Voltage Integrated Circuit）である。
電力用半導体チップ４は電力用半導体チップ用リードフレーム２ａ上に配置されている。電力用半導体チップ４は電力用半導体チップ用リード端子２ｂとたとえばアルミニウム線からなるワイヤ１０によって電気的に接続されている。
制御用半導体チップ５は制御用半導体チップ用リードフレーム２ｃ上に配置されている。制御用半導体チップ５は制御用半導体チップ用リード端子２ｄとたとえば金線からなるワイヤ１１によって電気的に接続されている。制御用半導体チップ用リード端子２ｄは、制御用半導体チップ用リードフレーム２ｃの周辺に配置されている。
電力用半導体チップ用リードフレーム２ａは、電力用半導体チップ用リード端子２ｂとリード段差部２ｅを介して、制御用半導体チップ用リードフレーム２ｃと略平行に配置さている。制御用半導体チップ用リードフレーム２ｃは、電力用半導体チップ用リードフレーム２ａよりも上方の高さ位置に位置している。
電力用半導体チップ４と所定の中継リード２ｆとをワイヤ１０によって電気的に接続するとともに、その中継リード２ｆと制御用半導体チップ５とをワイヤ１１によって電気的に接続することによって電力用半導体チップ４と制御用半導体チップ５とが電気的に接続されている。
制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄをつなぐように制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側にサポート部材７が配置されている。サポート部材７によって、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとが一体的に支持されている。サポート部材７は、電力用半導体チップ用リードフレーム２ａと絶縁シート８との接合部３の上方領域６の周囲に配置されている。
サポート部材７は、サポートテープ７ａであってもよい。サポートテープ７ａは、たとえばＴＡＢ（Tape Automated Bonding）テープなどが用いられる。サポートテープ７ａの材質としては、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと電気的に絶縁するため、ポリイミドなどが用いられる。
電力用半導体チップ用リードフレーム２ａの電力用半導体チップ４が配置された面（表面）と反対側の面（裏面）に絶縁シート８が配置されている。絶縁シート８の熱伝導率は、モールド樹脂９の熱伝導度より大きな値を有している。絶縁シート８は、電力用半導体チップ４が配置された側と反対側の面（一方面）で図示しないフィンに接触可能に構成されている。
モールド樹脂９は、電力用半導体チップ用リードフレーム２ａと、制御用半導体チップ用リードフレーム２ｃと、制御用半導体チップ用リード端子２ｄと、電力用半導体チップ４、制御用半導体チップ５と、サポート部材７とを封止している。また、絶縁シート８は、一方面がモールド樹脂９から露出するようにモールド樹脂９によって封止されている。
なお、制御用半導体チップ用リード端子２ｄの先端部はモールド樹脂９から突出している。また、電力用半導体チップ用リード端子２ｂの先端部もモールド樹脂９から突出している。さらに、モールド樹脂９は、リード段差部２ｅ、中継リード２ｆ、ワイヤ１０，１１を封止している。
次に、本実施の形態の半導体装置の製造方法について説明する。
制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとなるフレーム２の下側にサポート部材７が配置される。
電力用半導体チップ用リードフレーム２ａ上に電力用半導体チップ４がダイボンドにより搭載される。また、制御用半導体チップ用リードフレーム２ｃ上に制御用半導体チップ５がダイボンドにより搭載される。続いて、ワイヤ１０のワイヤボンディングによって、電力用半導体チップ４と所定の内部リードとが電気的に接続される。同様に、ワイヤ１１のワイヤボンディングによって、制御用半導体チップ５と所定の内部リードとが電気的に接続される。絶縁シート８が電力用半導体チップ用リードフレーム２ａの裏面に配置される。
なお、電力用半導体チップ用リードフレーム２ａは、リード段差部２ｅを介して電力用半導体チップ用リード端子２ｂとなるフレーム２につながれて、制御用半導体チップ用リードフレーム２ｃと略平行に配置されている。
図４を参照して、図示しない金型にフレーム２が装着された状態で、電力用半導体チップ用リードフレーム２ａ側から金型内にモールド樹脂９が図中矢印で示されるように注入される。サポート部材７によって、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとが一体的に支持されているため、モールド樹脂９の注入による制御用半導体チップ用リードフレーム２ｃのばたつきが抑制される。
図５を参照して、さらに電力用半導体チップ用リードフレーム２ａ側から金型内にモールド樹脂９が図中矢印で示されるように注入される。この場合、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側にサポート部材７が配置されているため、電力用半導体チップ用リードフレーム２ａとの高さ方向での間隔が小さくなる。これにより、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの上側に流れるモールド樹脂９が、下側に流れるモールド樹脂より先行する。つまり、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの上側のモールド樹脂９の流れより下側のモールド樹脂９の流れが遅くなる。
モールド樹脂９によって、フレーム２、電力用半導体チップ４、制御用半導体チップ５、サポート部材７、絶縁シート８、モールド樹脂９およびワイヤ１０，１１が封止された後、電力用半導体チップ用リード端子２ｂおよび制御用半導体チップ用リード端子２ｄとなるフレーム２が曲げられて、半導体装置１が製造される。
上記ではサポート部材７としてサポートテープ７ａが適用された場合について説明したが、サポート部材７はこれに限定されない。
図６を参照して、本実施の形態の変形例の半導体装置では、サポート部材７として基板７ｂが適用され得る。制御用半導体チップ用リードフレーム２ｃ上に基板７ｂが搭載されている。基板７ｂは制御用半導体チップ用リードフレーム２ｃにたとえば接着剤で接着される。基板７ｂは、たとえばガラスエポキシ基板である。ガラスエポキシ基板上には抵抗、コンデンサなどの電子部品が搭載されることで高機能化が可能である。また、基板７ｂ上に制御用半導体チップ５が搭載されている。
次に、本実施の形態の半導体装置の作用効果について説明する。
本実施の形態の半導体装置１によれば、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄをつなぐようにサポート部材７が配置されているため、制御用半導体チップ５が搭載された制御用半導体チップ用リードフレーム２ｃがサポート部材でつながれている。これにより、制御用半導体チップ用リード端子２ｄのみがサポート部材７でつながれている場合より制御用半導体チップ用リードフレーム２ｃのばたつきを抑制することができる。このため、制御用半導体チップ５に使用されているワイヤ１１にフレーム２が接触することでワイヤ１１にダメージが生じることを抑制できる。また、電力用半導体チップ４を制御用半導体チップ５に接続するワイヤ１０とフレーム２とがショートすることを抑制できる。
そして、サポート部材７によって制御用半導体チップ用リードフレーム２ｃのばたつきが抑制されるため、制御用半導体チップ用リードフレーム２ｃを微細化および薄厚化することができる。これにより、半導体装置１を小型化することができる。
また、サポート部材７は制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側に配置されているため、サポート部材７と電力用半導体チップ用リードフレーム２ａとの高さ方向の間隔を小さくすることができる。このため、制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄの下側のモールド樹脂９が上側のモールド樹脂９より先に流れる。そして、サポート部材７は、電力用半導体チップ用リードフレーム２ａと絶縁シート８との接合部３の上方領域６の周囲に配置されているため、上方領域６でモールド樹脂９が留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けが安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性を向上することができる。
また、本実施の形態の半導体装置１によれば、サポート部材７はサポートテープ７ａを含むため、サポートテープ７ａによって制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとを支持することができる。
また、本実施の形態の半導体装置１によれば、サポート部材７は、基板７ｂを含むため、基板７ｂによって制御用半導体チップ用リードフレーム２ｃと制御用半導体チップ用リード端子２ｄとを支持することができる。
（実施の形態２）
本発明の実施の形態２の半導体装置は実施の形態１の半導体装置と比較して、サポート部材と絶縁シートとの配置が主に異なっている。
図７を参照して、本実施の形態の半導体装置１では、絶縁シート８の上方にサポート部材７が位置している。つまり、電力用半導体チップ用リードフレーム２ａと電力用半導体チップ４とが積層される方向（積層方向）から見て、絶縁シート８の端部とサポート部材７の端部とが重なるように配置されている。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態の半導体装置１によれば、積層方向から見て絶縁シート８とサポート部材７とが重なるように配置されているため、サポート部材７と絶縁シート８との間隔を小さくすることができる。これにより、サポート部材７と絶縁シート８との間にモールド樹脂が注入され難くすることができる。このため、上方領域６でモールド樹脂９がさらに留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けがさらに安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性をさらに向上することができる。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
（実施の形態３）
本発明の実施の形態３の半導体装置は実施の形態１の半導体装置と比較して、サポート部材の形状が主に異なっている。
図８を参照して、本実施の形態の半導体装置１では、サポート部材７はテーパ形状を有している。テーパ形状は、電力用半導体チップ用リードフレーム２ａと電力用半導体チップ４とが積層される方向（積層方向）から見て接合部３から離れるに従って、厚みが大きくなるように構成されている。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態の半導体装置１によれば、サポート部材７は、積層方向から見て接合部３から離れるに従って、厚みが大きくなるテーパ形状を有しているため、接合部３から離れるに従って、サポート部材７の下方にモールド樹脂が注入され難くすることができる。このため、接合部３の上方領域６でモールド樹脂９がさらに留まることができる。したがって、モールド樹脂９による電力用半導体チップ用リードフレーム２ａ側から絶縁シート８側への押し付けがさらに安定する。これにより、電力用半導体チップ用リードフレーム２ａと絶縁シート８との密着性をさらに向上することができる。
（実施の形態４）
本発明の実施の形態４の半導体装置は実施の形態１の半導体装置と比較して、サポート部材の形状が主に異なっている。
図９を参照して、本実施の形態の半導体装置１では、サポート部材７は、モールド樹脂９の外縁部９ａから離れて配置されている。つまり、サポート部材７がモールド樹脂９の外縁部９ａに達するように設けられていない。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
次に、本実施の形態の半導体装置の作用効果について比較例と対比して説明する。
図１０を参照して、本実施の形態の比較例では、サポート部材７がモールド樹脂９の外縁部９ａに達するように設けられている。この場合、フレーム２の下方のモールド樹脂９の外縁部９ａ付近がモールド樹脂９の最終充填箇所となる。この最終充填箇所では空気溜まり１２が発生しやすいため、パーティング面ＰＬ付近にボイドおよびウェルドが発生しやすい。
これに対して、本実施の形態の半導体装置１によれば、サポート部材７は、モールド樹脂９の外縁部９ａから離れて配置されているため、サポート部材７とモールド樹脂９の外縁部９ａとの間でフレーム２の上方および下方から充填されたモールド樹脂９が混合される。これにより、モールド樹脂９の外縁部９ａ付近でのボイドおよびウェルドの発生を抑制することができる。
（実施の形態５）
図１１を参照して、本発明の実施の形態５半導体装置では、中継リード２ｆがサポート部材７によって支持されている。中継リード２ｆは、電力用半導体チップ４と制御用半導体チップ５とに電気的に接続されている。サポート部材７は、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと中継リード２ｆとをつなぐように中継リード２ｆの下側に配置されている。
なお、本実施の形態のこれ以外の構成および製造方法は上述した実施の形態１と同様であるため、同一の要素については同一の符号を付し、その説明を繰り返さない。
本実施の形態の半導体装置１によれば、サポート部材７は、制御用半導体チップ用リードフレーム２ｃおよび制御用半導体チップ用リード端子２ｄと中継リード２ｆとをつなぐように中継リード２ｆの下側に配置されているため、サポート部材７によって中継リード２ｆが固定されている。サポート部材７によって中継リード２ｆが固定されているため、中継リード２ｆをモールド樹脂９の外部に突出させずに中継リード２ｆを保持することができる。そのため、中継リード２ｆをモールド樹脂９の外部に突出させる場合と比べて中継リード２ｆが突出しない分だけ半導体装置１を小型化することができる。
上記の各実施の形態は適宜組み合わせられ得る。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 半導体装置、２ フレーム、２ａ 電力用半導体チップ用リードフレーム、２ｂ 電力用半導体チップ用リード端子、２ｃ 制御用半導体チップ用リードフレーム、２ｄ 制御用半導体チップ用リード端子、２ｅ リード段差部、２ｆ 中継リード、３ 接合部、４ 電力用半導体チップ、５ 制御用半導体チップ、６ 上方領域、７ サポート部材、７ａ サポートテープ、７ｂ 基板、８ 絶縁シート、９ モールド樹脂、９ａ 外縁部、１０，１１ ワイヤ、１２ 空気溜まり。

Claims (6)

  1. 第１のフレーム部と、
    前記第１のフレーム部上に配置された電力用半導体チップと、
    前記第１のフレーム部の前記電力用半導体チップが配置された面と反対側の面に配置された絶縁シートと、
    前記第１のフレーム部よりも上方の高さ位置に位置する第２のフレーム部と、
    前記第２のフレーム部に搭載された前記電力用半導体チップを制御するための制御用半導体チップと、
    前記第２のフレーム部の周辺に配置され、かつ前記制御用半導体チップと電気的に接続された第３のフレーム部と、
    前記第２および第３のフレーム部をつなぐように前記第２および第３のフレーム部の下側に配置されたサポート部材と、
    前記第１のフレーム部、前記第２のフレーム部、前記第３のフレーム部、前記電力用半導体チップ、前記制御用半導体チップおよび前記サポート部材を封止し、かつ前記絶縁シートを露出するためのモールド樹脂とを備え、
    前記サポート部材は、前記第１のフレーム部と前記絶縁シートとの接合部の上方領域の周囲に配置されており、前記上方領域には配置されておらず、前記第１のフレームよりも上側に配置されている、半導体装置。
  2. 前記第１のフレーム部と前記電力用半導体チップとが積層される方向から見て前記絶縁シートと前記サポート部材とが重なるように配置されている、請求項１に記載の半導体装置。
  3. 前記サポート部材は、前記モールド樹脂の外縁部から離れて配置されている、請求項１または２に記載の半導体装置。
  4. 前記電力用半導体チップと前記制御用半導体チップとに電気的に接続された中継リードをさらに含み、
    前記サポート部材は、前記第２および第３のフレーム部と前記中継リードとをつなぐように前記中継リードの下側に配置されている、請求項１〜３のいずれかに記載の半導体装置。
  5. 前記サポート部材は、サポートテープを含む、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記サポート部材は、基板を含む、請求項１〜４のいずれかに記載の半導体装置。
JP2014221441A 2014-10-30 2014-10-30 半導体装置 Active JP6092833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014221441A JP6092833B2 (ja) 2014-10-30 2014-10-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014221441A JP6092833B2 (ja) 2014-10-30 2014-10-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011166834A Division JP5660990B2 (ja) 2011-07-29 2011-07-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2015026866A JP2015026866A (ja) 2015-02-05
JP6092833B2 true JP6092833B2 (ja) 2017-03-08

Family

ID=52491228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014221441A Active JP6092833B2 (ja) 2014-10-30 2014-10-30 半導体装置

Country Status (1)

Country Link
JP (1) JP6092833B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017068689A1 (ja) * 2015-10-22 2017-04-27 サンケン電気株式会社 二次元コードが表示された半導体装置
CN110268518B (zh) * 2017-02-10 2023-01-06 三菱电机株式会社 半导体装置及电力转换装置
JP7069082B2 (ja) * 2019-05-08 2022-05-17 三菱電機株式会社 電力用半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338601A (ja) * 2003-06-13 2003-11-28 Hitachi Ltd 半導体装置
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2015026866A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI404177B (zh) 功率半導體電路裝置及其製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5936679B2 (ja) 半導体装置
JP5518000B2 (ja) パワーモジュールとその製造方法
JP6619356B2 (ja) 電力用半導体装置およびその製造方法
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
JP4254527B2 (ja) 半導体装置
JP2009194327A (ja) 電力用半導体装置
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
JP6213554B2 (ja) 半導体装置
JP6092833B2 (ja) 半導体装置
JP2005167075A (ja) 半導体装置
JP2015144216A (ja) 半導体装置及びその製造方法
JP6092645B2 (ja) 半導体装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP5660990B2 (ja) 半導体装置
JP5147295B2 (ja) 半導体装置
JP2007288044A (ja) 半導体装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP6104545B2 (ja) 半導体装置の製造方法、および成形部材
JP2005175512A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160323

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170209

R150 Certificate of patent or registration of utility model

Ref document number: 6092833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250