JP6645134B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6645134B2
JP6645134B2 JP2015224140A JP2015224140A JP6645134B2 JP 6645134 B2 JP6645134 B2 JP 6645134B2 JP 2015224140 A JP2015224140 A JP 2015224140A JP 2015224140 A JP2015224140 A JP 2015224140A JP 6645134 B2 JP6645134 B2 JP 6645134B2
Authority
JP
Japan
Prior art keywords
terminal
gap
holding frame
resin case
terminal holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015224140A
Other languages
English (en)
Other versions
JP2017092388A (ja
Inventor
力宏 丸山
力宏 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2015224140A priority Critical patent/JP6645134B2/ja
Priority to CN201610855486.6A priority patent/CN106952882B/zh
Priority to US15/278,655 priority patent/US9691697B2/en
Priority to DE102016219084.9A priority patent/DE102016219084B4/de
Publication of JP2017092388A publication Critical patent/JP2017092388A/ja
Application granted granted Critical
Publication of JP6645134B2 publication Critical patent/JP6645134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
図９は、従来の半導体装置のパッケージ組み立て構造図である。図９において、半導体装置のパッケージは、銅材で作られた放熱用金属ベース１、絶縁基板面に回路パターンを形成した絶縁回路基板２、絶縁回路基板２に実装した半導体チップ３（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ））を有する。なお、絶縁回路基板２は、セラミック基板等の絶縁基板のおもて面および裏面に導電性板が備えられたものである。半導体装置のパッケージは、さらに、金属ベース１と絶縁回路基板２の裏面の導電性板との間、および絶縁回路基板２のおもて面の導電性板と半導体チップ３の間を接合した半田接合層４、樹脂ケース５、樹脂ケース５の周壁部の端子取付穴５ａに装着された外部端子６（主端子、制御端子）を有する。半導体装置のパッケージは、さらに、外部端子６から樹脂ケース５の内側に突き出た外部端子６のＬ形脚部６ａと絶縁回路基板２の導電性板との間を接続したボンディングワイヤ７（アルミワイヤ）および端子押え枠１０を有する。なお、Ｌ形脚部６ａは、Ｌ型状の外部端子６の、樹脂ケース５の内側に突き出るように、樹脂ケース５の内部に設置される部分である。
図９のパッケージ組立構造において、樹脂ケース５の内側に突き出た外部端子６のＬ形脚部６ａとケース底面側に重ね合わせた金属ベース１との間を電気的に絶縁隔離し、併せてＬ形脚部６ａを定位置から動かないように押え込むために、端子押え枠１０を有する。端子押え枠１０は、樹脂ケース５の内側に絶縁物で作られた額縁状の端子押え枠１０を嵌合し、この端子押え枠１０をＬ形脚部６ａの下面と金属ベース１との間に介装する。
この端子押え枠１０は、樹脂ケース５と同等な樹脂材料で作られたものであり、樹脂ケース５に外部端子６を装着した後に、樹脂ケース５の内周に端子押え枠１０を嵌合した上で、樹脂ケース５の下面側に重ね合わせた放熱用金属ベース１と端子押え枠１０との間を接着剤（例えばシリコーン接着剤）で固着する。
図９の配線構造では、半導体チップ３の上面主電極は、絶縁回路基板２の回路パターンを経由して外部端子６との間にボンディングワイヤ７が配線されているが、これとは別に、半導体チップ３の上面主電極と外部端子６との間を直接ワイヤで接続する場合もある。
図１０は、従来の半導体装置のパッケージの平面図である。ここで、外部端子６の配列位置は、製品の機種、ユーザ指定の仕様によって異なる。そこで、樹脂ケース５の周壁部に形成する端子取付穴５ａを、あらかじめ各機種、仕様に全て対応できるように割り付けて形成しておく技術がある（例えば、下記特許文献１、２参照）。これにより、樹脂ケース５を共通部品として、利用することができ、樹脂ケース５を製品の機種、ユーザ指定の仕様ごとに備えなくてもよくなる。
そして、半導体装置の機種毎に外部端子６の配列位置を指定して樹脂ケース５に装着する際には、樹脂ケース５の周壁部にあらかじめ割りつけて形成した多数の端子取付穴５ａから機種、指定の仕様に対応する端子取付穴５ａを選択する。その上で、選択した端子取付穴５ａに外部端子６を装着する。
図１１は、従来の半導体装置のパッケージ組み立て手順の説明図である。まず、樹脂ケース５の周壁部に形成した端子取付穴５ａのうち、選択した端子取付穴５ａに対して、外部端子６を図示矢印（１）のように樹脂ケース５の底面側から差し込んで装着する。
次に、図示矢印（２）のように、樹脂ケース５の周壁部全周および外部端子６のＬ形脚部６ａに接着剤を塗布する。ここで、ワイヤボンディング性を確保するため、端子取付穴５ａに装着された外部端子６のＬ形脚部６ａに対して１つずつ接着剤を塗布する。また、樹脂ケース５の周壁部全周に接着剤を塗布することにより、外部端子６が差し込まれていない樹脂ケース５の端子取付穴５ａに接着剤が回り込む。
次に、端子押え枠１０を樹脂ケース５の底面側から図示矢印（３）のように嵌め込んで外部端子６を下側から押さえ込む。
次に、図示矢印（４）が示す、端子押え枠１０の底面が金属ベース１と接触する面に接着剤を塗布する。次に、別な工程で組み立てた金属ベース１、絶縁回路基板２、半導体チップ３からなる基板組立体を図示矢印（５）のように樹脂ケース５の底面側に組み付け、加熱硬化する。これにより、外部端子６のＬ形脚部６ａと端子押え枠１０との間および金属ベース１の周縁と端子押え枠１０との間を接着剤で固着する。
次に、外部端子６のＬ形脚部６ａと絶縁回路基板２の導体パターンとの間に跨がってボンディングワイヤ（アルミワイヤ）７を超音波ボンディング法により接合し、さらに樹脂ケース５の内方に封止樹脂（不図示）を充填した上で、ケース蓋（不図示）を被せて製品が完成する。
特開２００８−２３５６５１号公報 特開２００８−２５２０５５号公報
しかしながら、従来の半導体装置のパッケージ構造では、樹脂ケース５の周壁部全周および外部端子６のＬ形脚部６ａに接着剤を塗布し、樹脂ケース５の金属ベース１と接触する面に接着剤を塗布している。このため、接着剤を塗布する工程が多く、半導体装置の組み立てコストを低減できない。
また、従来の半導体装置のパッケージ構造では、外部端子６のＬ形脚部６ａに対して１つずつ接着剤を塗布している。半導体装置のパッケージ構造には、複数の外部端子６が差し込まれているため、接着剤を塗布するための時間が掛かり、半導体装置の組み立て時間を削減できない。
また、従来の半導体装置のパッケージ構造では、端子押え枠１０と樹脂ケース５との間は、接着剤で固着されない。このため、半導体装置のパッケージ構造の強度が不足する場合がある。
この発明は、樹脂ケースを共通部品として利用した半導体装置のパッケージ構造の組み立て工数および組み立て時間を削減でき、当該半導体装置のパッケージ構造の強度を向上させる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。周壁部に複数の端子取付穴が設けられた樹脂ケースと、前記複数の端子取付穴のいずれかの端子取付穴に装着された、前記樹脂ケースの内側に突き出たＬ形脚部を有する外部端子と、前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、前記端子押え枠と接着剤で結合された、半導体チップを実装した絶縁回路基板を有する金属ベースと、を備える半導体装置であって、前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、前記第１の隙間と前記第２の隙間は連結し、前記端子押え枠は、前記Ｌ形脚部の先端と接触し、前記第１の隙間の接着剤により、前記Ｌ形脚部と結合され、前記第２の隙間の接着剤により、前記樹脂ケースの内側の面と結合される。
また、この発明にかかる半導体装置は、上述した発明において、前記第２の隙間は、前記金属ベースに近い箇所より前記外部端子に近い箇所が、前記樹脂ケースの内側の面との距離が大きいことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記端子押え枠は、前記Ｌ形脚部と接触する突起を前記第１の隙間内に有することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記複数の端子取付穴は、機種によって異なる端子配列に対応するよう設けられ、前記外部端子は、前記機種に応じて、前記複数の端子取付穴のいずれかの端子取付穴に装着されることを特徴とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。周壁部に複数の端子取付穴が設けられた樹脂ケースと、前記複数の端子取付穴のいずれかの端子取付穴に装着された、前記樹脂ケースの内側に突き出たＬ形脚部を有する外部端子と、前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、前記端子押え枠と接着剤で結合された、半導体チップを実装した絶縁回路基板を有する金属ベースと、を備える半導体装置であって、前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、前記端子押え枠は、前記Ｌ形脚部の先端と接触し、前記第１の隙間の接着剤により、前記Ｌ形脚部と結合され、前記第２の隙間の接着剤により、前記樹脂ケースの内側の面と結合され、前記端子押え枠は、前記Ｌ形脚部の根元と接触し、前記第１の隙間と前記第２の隙間は分離されている。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。周壁部に複数の端子取付穴が設けられた樹脂ケースと、Ｌ形脚部を有する外部端子と、前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、半導体チップを実装した絶縁回路基板を有する金属ベースと、を備え、前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、前記第１の隙間と前記第２の隙間が連結する半導体装置の製造方法であって、前記外部端子の前記Ｌ形脚部を前記樹脂ケースの内側に突き出して、前記外部端子を前記樹脂ケースの前記複数の端子取付穴のいずれかの端子取付穴に装着する工程と、前記端子押え枠を、前記Ｌ形脚部の先端と接触させ、前記樹脂ケースに接合する工程と、前記端子押え枠に接着剤を塗布する工程と、前記金属ベースを前記端子押え枠に圧着し、塗布された前記接着剤を前記第１の隙間と前記第２の隙間に注入させる工程と、を有する。
上述した発明によれば、端子押え枠と外部端子のＬ形脚部との間に第１の隙間があり、端子押え枠と樹脂ケースとの間に第２の隙間がある。このため、金属ベースと接触する、端子押え枠の底面に塗布された接着剤が、金属ベースを圧着する際の圧力で、第２の隙間に回り込む。また、第１の隙間と第２の隙間は連結しているため、第２の隙間に回り込んだ接着剤は第１の隙間にも回り込む。
これにより、端子押え枠と外部端子のＬ形脚部との間、端子押え枠と樹脂ケースとの間、および端子押え枠と金属ベースとの間が接着剤で固着される。端子押え枠が３つの方向で固着されるため、本発明の半導体装置は、２つの方向で固着される従来の半導体装置のパッケージ構造より、強度が向上する。
また、端子押え枠がＬ形脚部の先端と接触することで、端子押え枠はＬ形脚部を支持することができる。これにより、外部端子をがたつき無しに所定位置に支持することができる。
また、端子押え枠の底面に塗布された接着剤により、外部端子のＬ形脚部と端子押え枠との間を固着することができる。このため、外部端子のＬ形脚部と端子押え枠との間を固着するための接着剤を塗布する工程を省略できる。このように、接着剤を塗布する工程を１つ省略することができるため、本発明の半導体装置の製造方法は、半導体装置の組み立てコストを低減することができる。さらに、外部端子のＬ形脚部に対して１つずつ接着剤を塗布する工程を省略できる。このように、外部端子のＬ形脚部に対して１つずつ接着剤を塗布するための時間を削減できるため、半導体装置の組み立て時間を低減することができる。
また、第２の隙間は、金属ベースに近い箇所より外部端子に近い箇所が、樹脂ケースの内側の面との距離が大きい。これにより、第２の隙間に回り込んだ接着剤が、第１の隙間に回り込みやすくなる。このため、第１の隙間を接着剤でより確実に充填させることができ、端子押え枠と外部端子のＬ形脚部との間をより確実に固着することができる。
また、端子押え枠は、外部端子のＬ形脚部の底面と接触する突起を第１の隙間内に有してもよい。これにより、端子押え枠と外部端子のＬ形脚部との接触面積が増加することにより、端子押え枠は、外部端子のＬ形脚部を安定して支持できる。
また、複数の端子取付穴は、機種によって異なる端子配列に対応するよう設けられ、外部端子は、機種に応じて、複数の端子取付穴のいずれかの端子取付穴に嵌め込まれる。これにより、樹脂ケースを各機種に共通な部品として利用でき、機種ごとの仕様に合わせ樹脂ケースをその都度製作する必要がなくなる。これにより、樹脂ケースの成形金型の設計、製作管理に要する経費を節減して製品コストの大幅な低減化が図れる。
また、端子押え枠は、外部端子のＬ形脚部と端子押え枠との間に、第１の隙間と連結しない第２の隙間が存在し、樹脂ケースの周壁部全周に塗布された接着剤が、端子押え枠を押さえ込む際の圧力で、第１の隙間に回り込む。第１の隙間に回り込んだ接着剤により、外部端子のＬ形脚部と端子押え枠との間を固着することができる。このため、外部端子のＬ形脚部に対して１つずつ接着剤を塗布する工程を省略できる。このように、外部端子のＬ形脚部に対して１つずつ接着剤を塗布するための時間を削減できるため、半導体装置の組み立て時間を低減することができる。
また、端子押え枠が、Ｌ形脚部の根元と接触する。これにより、端子押え枠は、外部端子のＬ形脚部を安定して支持できる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、樹脂ケースを共通部品として利用した半導体装置のパッケージ構造の組み立て工数および組み立て時間を削減でき、当該半導体装置のパッケージ構造の強度を向上させることができるという効果を奏する。
実施の形態１にかかる半導体装置のパッケージ組み立て構造の要部断面図である（その１）。 実施の形態１にかかる半導体装置のパッケージ組み立て構造の要部断面図である（その２）。 実施の形態１にかかる半導体装置の端子押え枠の平面図である。 実施の形態１にかかる半導体装置のパッケージ組み立て手順の説明図である。 実施の形態１にかかる半導体装置の樹脂ケースの平面図および当該樹脂ケースの部分拡大図である。 実施の形態１にかかる半導体装置の端子押え枠を挿入した樹脂ケースの平面図である。 実施の形態２にかかる半導体装置のパッケージ組み立て構造の要部断面図である。 実施の形態２にかかる半導体装置のパッケージ組み立て手順の説明図である。 従来の半導体装置のパッケージ組み立て構造図である。 従来の半導体装置のパッケージの平面図である。 従来の半導体装置のパッケージ組み立て手順の説明図である。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、図１〜図６は本発明の実施の形態１に対応する半導体装置の構成図、図７、図８は実施の形態２に対応する構成図であり、実施の形態の図中で図７、図８において図１〜５と対応する部材には同じ符号を付してその詳細な説明は省略する。
（実施の形態１）
図１、図２は、実施の形態１にかかる半導体装置のパッケージ組み立て構造の要部断面図である。図１は、後述する図５の切断線Ａ−Ａ’における断面図であり、図２は、後述する図５の切断線Ｂ−Ｂ’における断面図である。実施の形態１にかかる半導体装置のパッケージは、従来の半導体装置のパッケージと同様に、例えば、銅材で作られた放熱用金属ベース１、絶縁基板のおもて面および裏面に導電性板の積層した絶縁回路基板２（不図示）を有する。半導体装置のパッケージは、さらに、絶縁回路基板２に実装した半導体チップ３（不図示）、金属ベース１と絶縁回路基板２の裏面の導電性板の間、および絶縁回路基板２のおもて面の導電性板と半導体チップ３の間を接合した半田接合層４（不図示）、樹脂ケース５、樹脂ケース５の周壁部の端子取付穴５ａに装着された外部端子６を有する。半導体装置のパッケージは、さらに、外部端子６のＬ形脚部６ａと絶縁回路基板２の導電性板との間を接続したボンディングワイヤ７（不図示）および樹脂ケース５の内側に絶縁物で作られた額縁状の端子押え枠１０を有する。なお、前記Ｌ形脚部６ａとは、図１等に示すように、Ｌ型状の外部端子６の、樹脂ケース５の内側に突き出るように、樹脂ケース５の内部に設置される部分である。図１、図２では、従来の半導体装置のパッケージとの違いを明確にするため、放熱用の金属ベース１、樹脂ケース５、外部端子６および端子押え枠１０のみが図示されている。また、金属ベース１の代わりに、絶縁回路基板２の裏面の導電性板を厚くする場合がある。その場合は、金属ベース１の代わりに、絶縁性回路基板であってもよい。
実施の形態１にかかる半導体装置のパッケージ組み立て構造は、従来の半導体装置のパッケージ組み立て構造と以下の点で異なる。従来の半導体装置のパッケージ組み立て構造では、端子押え枠１０は、外部端子６のＬ形脚部６ａの底面に密着し、樹脂ケース５の内側の面と隙間なく嵌め込まれている。一方、図１および図２に示すように、実施の形態１にかかる半導体装置のパッケージ組み立て構造では、端子押え枠１０は、外部端子６のＬ形脚部６ａの底面との間に第１の隙間１１、および、樹脂ケース５の内側の面との間に第２の隙間１２ができる構造を有する。なお、図１および図２において、点線は、第１の隙間１１と第２の隙間１２の境界を明示するために描かれている。
第１の隙間１１に接着剤１５が封入されることで、外部端子６のＬ形脚部６ａと端子押え枠１０との間が固着される。また、第２の隙間１２に接着剤１５が封入されることで、樹脂ケース５と端子押え枠１０との間が固着される。また、例えば、接着剤１５は、粘度が１００〜２００Ｐａ・ｓの範囲内にあることが好ましい。接着剤の粘度が前記粘度範囲であると、第１隙間１１、第２の隙間１２等に、接着剤を均一に回り込ませることができる。また、第１隙間１１、第２の隙間１２等に、ボイドなどもできづらい。なお、接着剤には、シリコーン樹脂、エポキシ樹脂、アクリル樹脂、ウレタン樹脂を用いることができる。
ここで、外部端子６のＬ形脚部６ａの底面とは、外部端子６のＬ形脚部６ａの端子押え枠１０方向の面である。また、樹脂ケース５の内側の面とは、図１、図２で矢印Ｃが示す、樹脂ケース５の内部の面である。
さらに、第１の隙間１１と第２の隙間１２は連結している。ここで、連結するとは、それぞれの隙間が繋がって一つの隙間になっていることである。このため、第２の隙間１２に接着剤１５を注入すると、第１の隙間１１にも接着剤１５が注入される。さらに、端子押え枠１０は、外部端子６のＬ形脚部６ａの先端１９の端子押え枠１０側の面と接触する接触部分１３が存在する。ここで、Ｌ形脚部６ａの先端１９とは、Ｌ形脚部６ａの樹脂ケース５の内部にある部分の中で一番端にある部分である。
また、第２の隙間１２は、金属ベース１に近い箇所より外部端子６に近い箇所が、樹脂ケース５の内側の面との距離が大きい方が好ましい。例えば、端子押え枠１０の外部端子６側の長さを、放熱用金属ベース１側の長さより短くし、端子押え枠１０の樹脂ケース５側の端を斜めにする。これにより、金属ベース１に近い箇所より外部端子６に近い箇所を、樹脂ケース５の内側の面との距離を大きくすることができる。これにより、第２の隙間１２に回り込んだ接着剤１５が、第１の隙間１１に回り込みやすくなる。
また、第１の隙間１１および第２の隙間１２は、広いほど接着剤１５が回り込みやすくなるが、外部端子６のＬ形脚部６ａおよび樹脂ケース５と固着するために必要となる接着剤１５が多くなる。また、接着剤が多くなると、モジュールの機械強度が低下する怖れがある。このため、第１の隙間１１および第２の隙間１２は、例えば、１ｍｍ〜２ｍｍ程度であることが好ましい。
また、図１に示すように、端子押え枠１０は、外部端子６のＬ形脚部６ａの底面と接触する突起１６を第１の隙間１１内に有してもよい。これにより、端子押え枠１０と外部端子６のＬ形脚部６ａとの接触面積が増加する。そして、突起１６は外部端子６を垂直方向に位置決めする効果を有する。
図３は、実施の形態１にかかる半導体装置の端子押え枠１０の平面図である。図３に示すように、端子押え枠１０は、樹脂ケース５と嵌め合い調整、位置決めのために、外周面に樹脂ケース５の内側に嵌め込む突起１７を有してもよい。この場合、樹脂ケース５は、突起１７と嵌合する溝部を有してもよい。これにより、端子押え枠１０を樹脂ケース５の内側に嵌め込む際に、端子押え枠１０の位置決めを容易にし、突起１７が樹脂ケース５の溝部と嵌合することで、端子押え枠１０を、がたつき無しに支持することができる。
また、図１に示すように、実施の形態１にかかる半導体装置のパッケージ組み立て構造は、それぞれ連結する第１の隙間１１および第２の隙間１２が存在し、端子取付穴５ａに外部端子６が装着された場合、外部端子６のＬ形脚部６ａの先端１９と接触する接触部分１３が存在する。
ここで、図１は、実施の形態１にかかる半導体装置のパッケージ組み立て構造で、端子取付穴５ａに外部端子６が装着されている場合の断面図を示す。端子押え枠１０の下部に塗布された接着剤１５が、第１の隙間１１と第２の隙間１２に回り込み、第２の隙間１２内の接着剤１５が端子押え枠１０と樹脂ケース５を固着し、第１の隙間１１内の接着剤１５が端子押え枠１０と外部端子６を固着する。また、外部端子６と樹脂ケース５の間にある隙間１８にも、接着剤１５が回り込み、この接着剤１５が外部端子６と樹脂ケース５を固着する。これにより、樹脂ケース５の端子取付穴５ａに装着した外部端子６のがたつきが削減される。
また、図２は、実施の形態１にかかる半導体装置のパッケージ組み立て構造で、端子取付穴５ａに外部端子６が装着されていない場合の断面図を示す。端子押え枠１０の下部に塗布された接着剤１５が、端子取付穴５ａと第２の隙間１２に回り込み、第２の隙間１２内の接着剤１５が端子押え枠１０と樹脂ケース５を固着し、端子取付穴５ａ内に回り込んだ接着剤１５が、端子取付穴５ａを埋める。これにより、外部端子６が装着されない端子取付穴５ａから、樹脂ケース５の内方に充填した封止樹脂が這い上がることを防止できる。
（実施の形態１にかかる半導体装置の製造方法）
図４は、実施の形態１にかかる半導体装置のパッケージ組み立て手順の説明図である。組み立て手順は、まず、樹脂ケース５の周壁部に形成した端子取付穴５ａのうち、所定の端子配置に対応した端子取付穴５ａに対して、外部端子６を図示矢印（１）のように樹脂ケース５の底面側から差し込んで装着する。ここで、外部端子６をＬ形脚部が樹脂ケースの内側に突き出るように装着する。
ここで、図５は、実施の形態１にかかる半導体装置の樹脂ケース５に、選択した端子取付穴５ａに対して、外部端子６を挿入した後の、平面図および当該樹脂ケースの部分拡大図である。外部端子６が挿入された箇所は、点線の矩形５１で囲まれた箇所であり、外部端子６が挿入されることで、端子取付穴５ａが塞がれる。外部端子６が挿入されない箇所は、点線の矩形５２で囲まれた箇所であり、端子取付穴５ａは穴が空いたままである。ここで、図５の切断線Ａ−Ａ’における断面構造は図１となり、図５の切断線Ｂ−Ｂ’における断面構造は図２となる。
次に、端子押え枠１０を樹脂ケース５の底面側から図示矢印（２）のように嵌め込んで外部端子６を下側から押さえ込む。図６は、実施の形態１にかかる半導体装置の端子押え枠１０を挿入した樹脂ケース５の平面図である。次に、図示矢印（３）が示す、端子押え枠１０の底面が金属ベース１と接触する面に接着剤（不図示）を塗布する。例えば、図６の端子押え枠１０の底面が金属ベース１と接触する黒い線の部分１６に接着剤を塗布する。
次に、別な工程で組み立てた金属ベース１、絶縁回路基板２、半導体チップ３からなる基板組立体を図示矢印（４）のように樹脂ケース５の底面側に組み付ける。金属ベース１を組み付ける際の圧力で、塗布された接着剤が第２の隙間１２に回り込み、さらに第２の隙間１２と連結する第１の隙間１１に回り込む。また、外部端子６が端子取付穴５ａに装着された場合、外部端子６と樹脂ケース５の間にある隙間にも、接着剤が回り込む。また、端子取付穴５ａの内、外部端子６が装着されない端子取付穴５ａにも、接着剤が回り込む。なお、接着剤はシリコーン樹脂、エポキシ樹脂、アクリル樹脂、ウレタン樹脂を用いることができる。
次に、接着剤を加熱硬化することで、金属ベース１の周縁と端子押え枠１０との間、端子押え枠１０と樹脂ケース５との間、および端子押え枠１０と外部端子６との間が同時に固着される。さらに、外部端子６と樹脂ケース５との間も固着される。
次に、従来技術と同様に、ボンディングワイヤ（不図示）を接合する工程から、ケース蓋（不図示）を被せる工程までを順に行うことで、半導体装置のパッケージ構造が完成する。
以上、説明したように、実施の形態１によれば、端子押え枠と外部端子のＬ形脚部との間に第１の隙間があり、端子押え枠と樹脂ケースとの間に第２の隙間がある。このため、端子押え枠の底面が金属ベースと接触する面に塗布された接着剤が、金属ベースを嵌め込む際の圧力で、第２の隙間に回り込む。また、第１の隙間と第２の隙間は連結しているため、第２の隙間に回り込んだ接着剤は第１の隙間にも回り込む。
これにより、端子押え枠と外部端子のＬ形脚部との間、端子押え枠と樹脂ケースとの間、および端子押え枠と金属ベースとの間が接着剤で固着される。端子押え枠が、外部端子のＬ形脚部から端子押え枠への方向、樹脂ケースから端子押え枠への方向および金属ベースから端子押え枠への方向の３つの方向で固着されるため、本発明の半導体装置のパッケージ構造は、外部端子のＬ形脚部から端子押え枠への方向および金属ベースから端子押え枠への方向の２つの方向で固着される従来の半導体装置のパッケージ構造より、強度が向上する。さらに、第１の隙間に回り込んだ接着剤は、ワイヤボンディングでワイヤを接続する外部端子の脚部の箇所の裏面にある。このため、ワイヤを外部端子の脚部に超音波ボンディングする際、ボンディングツールからワイヤの接合部に超音波振動を効率よく加えて信頼性の高い接合強度が確保できる。外部端子の脚部と端子押え枠との間を接着剤で結合してＬ形脚部が定位置から動かないように固定することで、ワイヤボンディング性がより一層向上する。
このように、実施の形態１は、端子押え枠と外部端子のＬ形脚部との間、端子押え枠と樹脂ケースとの間に隙間がある端子押え枠を用いる。これにより、端子押え枠の底面に塗布された接着剤を、端子押え枠と外部端子のＬ形脚部との間に、端子押え枠と樹脂ケースとの間に端子押え枠の底面に塗布された接着剤を注入できる。これにより、端子押え枠の底面に塗布された接着剤により、外部端子のＬ形脚部と端子押え枠との間を固着することができる。このため、外部端子のＬ形脚部と端子押え枠との間を固着するための接着剤を塗布する工程を省略できる。このように、接着剤を塗布する工程を１つ省略することができるため、本発明の半導体装置の製造方法は、半導体装置の組み立てコストを低減することができる。さらに、外部端子のＬ形脚部に対して１つずつ接着剤を塗布する工程を省略できる。このように、外部端子のＬ形脚部に対して１つずつ接着剤を塗布するための時間を削減できるため、半導体装置の組み立て時間を低減することができる。
また、第２の隙間は、金属ベースに近い箇所より外部端子に近い箇所が、樹脂ケースの内側の面との距離が大きい。これにより、第２の隙間に回り込んだ接着剤が、第１の隙間に回り込みやすくなる。このため、第１の隙間を接着剤でより確実に充填させることができ、端子押え枠と外部端子のＬ形脚部との間をより確実に固着することができる。
また、複数の端子取付穴は、機種によって異なる端子配列に対応するよう設けられ、外部端子は、機種に応じて、複数の端子取付穴のいずれかの端子取付穴に嵌め込まれる。これにより、樹脂ケースを各機種に共通な部品として利用でき、機種ごとの仕様に合わせ樹脂ケースをその都度製作する必要がなくなる。これにより、樹脂ケースの成形金型の設計、製作管理に要する経費を節減して製品コストの大幅な低減化が図れる。
また、実施の形態１の製造方法は、従来の製造方法から、外部端子のＬ形脚部に対して１つずつ接着剤を塗布する工程を省略しているため、従来の製造方法に使用した製造装置で製造することができ、新たな設備投資を行わなくてもよい。
（実施の形態２）
図７は、実施の形態２にかかる半導体装置のパッケージ組み立て構造の要部断面図である。実施の形態２にかかる半導体装置のパッケージ組み立て構造が、実施の形態１にかかる半導体装置のパッケージ組み立て構造と異なるのは、端子押え枠１０の構造である。
端子押え枠１０は、外部端子６のＬ形脚部６ａの底面との間に部分的に第１の隙間１４、および、樹脂ケース５の内側の面との間に第２の隙間１２ができる構造を有する。実施の形態１と異なり、第１の隙間１４と第２の隙間１２は連結されてなく、分離している。第１の隙間１４の樹脂ケース５方向の面は、端子押え枠１０で形成され、この端子押え枠１０により、第１の隙間１４は、第２の隙間１２と分離されている。第１の隙間１４は、例えば、端子押え枠１０の上面に窪みとして存在している。ここで、端子押え枠１０の上面とは、端子押え枠１０の外部端子６のＬ形脚部６ａ方向の面である。
第１の隙間１４に接着剤１５が封入されることで、外部端子６のＬ形脚部６ａと端子押え枠１０との間が固着される。また、第２の隙間１２に接着剤１５が封入されることで、樹脂ケース５と端子押え枠１０との間が固着される。
第１の隙間１４と第２の隙間１２が連結していないことにより、端子押え枠１０は、外部端子６のＬ形脚部６ａの根元と接触する。ここで、Ｌ形脚部６ａの根元とは、Ｌ形脚部６ａの樹脂ケース５の内面側の部分である。また、図７は、実施の形態２にかかる半導体装置のパッケージ組み立て構造で、外部端子６が端子取付穴５ａに装着された場合の断面図を示す。端子取付穴５ａに外部端子６が装着されていない場合の断面図は、図２において、実施の形態１の端子押え枠１０を実施の形態２の端子押え枠１０に変更した図と同様であるため、省略する。
（実施の形態２にかかる半導体装置の製造方法）
図８は、実施の形態２にかかる半導体装置のパッケージ組み立て手順の説明図である。組み立て手順は、まず、実施の形態１と同様に、外部端子６を装着する工程を行う。
次に、図示矢印（２）が示す、端子押え枠１０の第１の隙間１４に接着剤（不図示）を塗布する。
次に、実施の形態１と同様に、端子押え枠１０を樹脂ケース５の底面側から図示矢印（３）のように嵌め込んで外部端子６を下側から押さえ込む。塗布された接着剤が、端子押え枠１０を押さえ込む際の圧力で、端子押え枠１０と外部端子６を固着する。
次に、実施の形態１と同様に、金属ベース１、絶縁回路基板２、半導体チップ３からなる基板組立体を図示矢印（５）のように樹脂ケース５の底面側に組み付ける。金属ベース１を組み付ける際の圧力で、接着剤が第２の隙間１２に回り込む。第１の隙間１４は、実施の形態１と異なり、第２の隙間１２と連結していないため、接着剤は回り込まない。
次に、実施の形態１と同様に、加熱硬化する工程から、ケース蓋（不図示）を被せる工程までを順に行うことで、半導体装置のパッケージ構造が完成する。
以上、説明したように、実施の形態２によれば、第１の隙間に接着剤が塗布され、この接着剤により、外部端子のＬ形脚部と端子押え枠との間を固着することができる。このため、外部端子のＬ形脚部に対して１つずつ接着剤を塗布する工程を省略できる。このように、外部端子のＬ形脚部に対して１つずつ接着剤を塗布するための時間を削減できるため、半導体装置の組み立て時間を低減することができる。
また、端子押え枠が、Ｌ形脚部の根元と接触する。これにより、端子押え枠は、外部端子のＬ形脚部を安定して支持できる。
以上のように、本発明にかかる半導体装置は、納入先のユーザにて外部端子を、例えばインバータ装置のプリント基板に接続し、インテリジェント・パワー・モジュールとしてモータなどのインバータ制御に使用される。
１ 金属ベース
２ 絶縁回路基板
３ 半導体チップ
４ 半田接合層
５ 樹脂ケース
５ａ 端子取付穴
６ 外部端子
６ａ Ｌ形脚部
７ ボンディングワイヤ
１０ 端子押え枠
１１、１４ 第１の隙間
１２ 第２の隙間
１３ 接触部分
１５ 接着剤
１６、１７ 突起
１８ 外部端子と樹脂ケースの間にある隙間
１９ Ｌ形脚部の先端

Claims (6)

  1. 周壁部に複数の端子取付穴が設けられた樹脂ケースと、
    前記複数の端子取付穴のいずれかの端子取付穴に装着された、前記樹脂ケースの内側に突き出たＬ形脚部を有する外部端子と、
    前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、
    前記端子押え枠と接着剤で結合された、半導体チップを実装した絶縁回路基板を有する金属ベースと、
    を備える半導体装置であって、
    前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、
    前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、
    前記第１の隙間と前記第２の隙間は連結し、
    前記端子押え枠は、前記Ｌ形脚部の先端と接触し、前記第１の隙間の接着剤により、前記Ｌ形脚部と結合され、前記第２の隙間の接着剤により、前記樹脂ケースの内側の面と結合されることを特徴とする半導体装置。
  2. 前記第２の隙間は、前記金属ベースに近い箇所より前記外部端子に近い箇所が、前記樹脂ケースの内側の面との距離が大きいことを特徴とする請求項１に記載の半導体装置。
  3. 前記端子押え枠は、前記Ｌ形脚部と接触する突起を前記第１の隙間内に有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記複数の端子取付穴は、機種によって異なる端子配列に対応するよう設けられ、
    前記外部端子は、前記機種に応じて、前記複数の端子取付穴のいずれかの端子取付穴に装着されることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 周壁部に複数の端子取付穴が設けられた樹脂ケースと、
    前記複数の端子取付穴のいずれかの端子取付穴に装着された、前記樹脂ケースの内側に突き出たＬ形脚部を有する外部端子と、
    前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、
    前記端子押え枠と接着剤で結合された、半導体チップを実装した絶縁回路基板を有する金属ベースと、
    を備える半導体装置であって、
    前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、
    前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、
    前記端子押え枠は、前記Ｌ形脚部の先端と接触し、前記第１の隙間の接着剤により、前記Ｌ形脚部と結合され、前記第２の隙間の接着剤により、前記樹脂ケースの内側の面と結合され、
    前記端子押え枠は、前記Ｌ形脚部の根元と接触し、前記第１の隙間と前記第２の隙間は分離されていることを特徴とする半導体装置。
  6. 周壁部に複数の端子取付穴が設けられた樹脂ケースと、Ｌ形脚部を有する外部端子と、前記外部端子を所定の装着位置に支持する絶縁物製の端子押え枠と、半導体チップを実装した絶縁回路基板を有する金属ベースと、を備え、前記端子押え枠と前記Ｌ形脚部との間に第１の隙間が部分的に存在し、前記端子押え枠と前記樹脂ケースの内側の面との間に第２の隙間が存在し、前記第１の隙間と前記第２の隙間が連結する半導体装置の製造方法であって、
    前記外部端子の前記Ｌ形脚部を前記樹脂ケースの内側に突き出して、前記外部端子を前記樹脂ケースの前記複数の端子取付穴のいずれかの端子取付穴に装着する工程と、
    前記端子押え枠を、前記Ｌ形脚部の先端と接触させ、前記樹脂ケースに接合する工程と、
    前記端子押え枠に接着剤を塗布する工程と、
    前記金属ベースを前記端子押え枠に圧着し、塗布された前記接着剤を前記第１の隙間と前記第２の隙間に注入させる工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2015224140A 2015-11-16 2015-11-16 半導体装置および半導体装置の製造方法 Active JP6645134B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015224140A JP6645134B2 (ja) 2015-11-16 2015-11-16 半導体装置および半導体装置の製造方法
CN201610855486.6A CN106952882B (zh) 2015-11-16 2016-09-27 半导体装置及半导体装置的制造方法
US15/278,655 US9691697B2 (en) 2015-11-16 2016-09-28 Semiconductor device and method of manufacturing semiconductor device
DE102016219084.9A DE102016219084B4 (de) 2015-11-16 2016-09-30 Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015224140A JP6645134B2 (ja) 2015-11-16 2015-11-16 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017092388A JP2017092388A (ja) 2017-05-25
JP6645134B2 true JP6645134B2 (ja) 2020-02-12

Family

ID=58690285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015224140A Active JP6645134B2 (ja) 2015-11-16 2015-11-16 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US9691697B2 (ja)
JP (1) JP6645134B2 (ja)
CN (1) CN106952882B (ja)
DE (1) DE102016219084B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
JP7238330B2 (ja) * 2018-10-18 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7378333B2 (ja) * 2020-03-26 2023-11-13 三菱電機株式会社 パワー半導体モジュール
US20220157673A1 (en) * 2020-11-19 2022-05-19 Fuji Electric Co., Ltd. Module-type semiconductor device and method of manufacturing module-type semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720009B2 (ja) * 1993-11-29 1998-02-25 株式会社三社電機製作所 電力用半導体モジュール
DE19719703C5 (de) * 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JP4424199B2 (ja) * 2004-12-27 2010-03-03 日産自動車株式会社 半導体装置
JP4242401B2 (ja) * 2006-06-29 2009-03-25 三菱電機株式会社 半導体装置
JP4985116B2 (ja) * 2007-03-08 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
US7944042B2 (en) 2007-03-08 2011-05-17 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing same
JP4985012B2 (ja) * 2007-03-22 2012-07-25 富士電機株式会社 半導体装置およびその製造方法
JP5310660B2 (ja) * 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
JP5815454B2 (ja) * 2012-03-30 2015-11-17 新電元工業株式会社 パワーモジュール及びパワーモジュールの製造方法
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP6107362B2 (ja) * 2013-04-18 2017-04-05 富士電機株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
DE102016219084B4 (de) 2024-05-08
US20170141022A1 (en) 2017-05-18
US9691697B2 (en) 2017-06-27
CN106952882B (zh) 2021-06-15
JP2017092388A (ja) 2017-05-25
DE102016219084A1 (de) 2017-06-01
CN106952882A (zh) 2017-07-14

Similar Documents

Publication Publication Date Title
JP6645134B2 (ja) 半導体装置および半導体装置の製造方法
JP2012256803A (ja) パワーモジュールとその製造方法
JP6813259B2 (ja) 半導体装置
JP6705394B2 (ja) 半導体モジュールおよびインバータ装置
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
JP2015009466A (ja) 電子装置およびその電子装置の製造方法
JP2016162840A (ja) 電子部品、その製造方法及び製造装置
US10453780B2 (en) Electronic circuit, production method thereof, and electronic component
JP3764687B2 (ja) 電力半導体装置及びその製造方法
JP2019201113A (ja) 半導体装置及び半導体装置の製造方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP2013089893A (ja) 半導体装置、半導体装置モジュールおよび半導体装置の製造方法
JP6666048B2 (ja) 回路基板装置
JP6391430B2 (ja) 電子制御装置およびその製造方法
JP6092833B2 (ja) 半導体装置
JP2005191147A (ja) 混成集積回路装置の製造方法
JP5195282B2 (ja) 半導体装置およびその製造方法
US10366933B2 (en) Case having terminal insertion portion for an external connection terminal
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
WO2017203559A1 (ja) プリント基板の接合方法、電子装置およびその製造方法
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP2021040113A (ja) 半導体装置
JP2015228422A (ja) 半導体装置の製造方法および半導体装置
US20240088064A1 (en) Semiconductor device
JP2020072102A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6645134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250