JP2015228422A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2015228422A
JP2015228422A JP2014113656A JP2014113656A JP2015228422A JP 2015228422 A JP2015228422 A JP 2015228422A JP 2014113656 A JP2014113656 A JP 2014113656A JP 2014113656 A JP2014113656 A JP 2014113656A JP 2015228422 A JP2015228422 A JP 2015228422A
Authority
JP
Japan
Prior art keywords
electronic component
resin
sealing
semiconductor device
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014113656A
Other languages
English (en)
Other versions
JP6347323B2 (ja
Inventor
桂史 加藤
Yoshifumi Kato
桂史 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014113656A priority Critical patent/JP6347323B2/ja
Publication of JP2015228422A publication Critical patent/JP2015228422A/ja
Application granted granted Critical
Publication of JP6347323B2 publication Critical patent/JP6347323B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子と共に搭載されるチップ型電子部品を容易な方法で樹脂封止し、さらにチップ型電子部品の変更を容易に行うことを目的とする。
【解決手段】第１電子部品（半導体素子２，３）を搭載後に、第２電子部品（チップ型電子部品１３）の搭載領域を露出して第１封止樹脂１０で第１電子部品を樹脂封止し、その後、第２電子部品を搭載後に、第２封止樹脂１４で第２電子部品を樹脂封止することにより、第１電子部品と共に搭載される第２電子部品を容易な方法で樹脂封止し、第２電子部品の変更を容易に行うことができる。
【選択図】図１

Description

本発明は、複数の電子部品を搭載する半導体装置およびその製造方法に関するものである。
従来の電力用半導体装置においては、例えば特許文献１に開示されているように、インバータ回路の浮遊インダクタンスによりＰ側端子とＮ側端子との間に発生するサージ電圧を吸収するために、Ｐ側端子とＮ側端子との間にサージ電圧吸収素子としてのスナバコンデンサを配置することが一般的であった。
また、インバータ回路の更なる小型化のため、パワー半導体素子を樹脂封止したパッケージに対し、パワー半導体素子の上方側の封止樹脂上面に配線および電極を形成し、その電極上にスナバコンデンサを実装して、再度パッケージを樹脂封止する形態があった（例えば、特許文献２参照）。
図９に従来の電力用半導体装置の構成を例示する断面図を示す。
図９に示すように、従来、電力用半導体装置を製造する際には、まず、基板である絶縁層５上に放熱板６を配置し、放熱板６上にパワー半導体素子１９を搭載する。次に、放熱板６に搭載したパワー半導体素子１９とコンタクト電極１８とを封止樹脂３０で樹脂封止した後、封止した封止樹脂３０を研磨し、コンタクト電極１８を露出させる。次に、研磨した封止樹脂３０の表面に、メッキとエッチングにより配線１７およびスナバコンデンサ用の電極１５、１６を形成する。次に、電極１５、１６、配線１７を露出させておいたコンタクト電極１８に接続した後、スナバコンデンサ等のチップ型電子部品１３の実装を行う。最後に、絶縁層５の裏面を露出させて、最初に樹脂封止した部分も含め、全体を封止樹脂３１で樹脂封止する。
特開平８−３３３４６号公報 特開２００１−２５０８９０号公報
しかしながら、従来の半導体装置の製造方法では、樹脂封止したパッケージ内部にスナバコンデンサを配置するために、封止樹脂３０の研磨工程や電極１５、１６、配線１７の形成工程などが必要となり、工程が複雑化し期間が長期化するという問題があった。さらに、パッケージの形成後にスナバコンデンサを変更したい場合、スナバコンデンサがモールド樹脂内部にあるため、容易に変更できないという問題があった。
本発明は、前記従来の課題を解決するもので、半導体素子および電子部品が樹脂封止された半導体装置において、電子部品の変更が容易なものを提供することを目的とする。
上記目的を達成するために、本発明の半導体装置の製造方法は、第１電子部品と第２電子部品とを搭載する半導体装置の製造方法であって、第１封止金型を用いて前記第１電子部品が搭載されたリードフレームを第１封止樹脂で封止することで、前記リードフレーム上の前記第２電子部品の搭載領域が露出した状態で前記第１電子部品を樹脂封止する工程と、前記第２電子部品の搭載領域に前記第２電子部品を搭載する工程と、第２封止金型を用いて前記第２電子部品の搭載領域および前記第２電子部品を第２封止樹脂で樹脂封止する工程と、を有することを特徴とする。
また、本発明の半導体装置は、複数のリードフレームと、１つの前記リードフレームに搭載される第１電子部品と、２つの前記リードフレームにまたがって搭載される第２電子部品と、前記第１電子部品を樹脂封止する第１封止樹脂と、前記第２電子部品を樹脂封止する第２封止樹脂と、を有することを特徴とする。
以上のように、本発明によれば、半導体素子および電子部品が樹脂封止された半導体装置において、電子部品の変更が容易なものを提供することができる。
実施の形態１における半導体装置を示す断面図 実施の形態１における半導体装置を示す上面透視図 実施の形態１における半導体装置の製造工程を示すフローチャート （ａ）〜（ｇ）実施の形態１における半導体装置の製造工程を順に示す断面模式図 第１封止樹脂を形成する第１封止金型の構成を説明する図 第２封止樹脂を形成する第２封止金型の構成を説明する図 実施の形態１におけるチップ型電子部品の実装を示す図 実施の形態２におけるチップ型電子部品の実装を示す図 従来の電力用半導体装置の構成を例示する断面図
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
まず、図１，図２を用いて、実施の形態１における半導体装置について説明する。
図１は、実施の形態１における半導体装置を示す断面図である。図２は、実施の形態１における半導体装置を示す上面透視図である。なお、図１は、図２のＸ−Ｘ’断面図であり、図２の紙面右側から見た断面模式図である。また、本実施の形態の各断面図では、電極１５のみ図示しているが、その奥（図２の紙面左側）に電極１６も存在しているものとして説明する。
図１に基づき、電力用半導体装置１の構造について説明する。電力用半導体装置１は、半導体装置の一例である。放熱板６と第１リードフレーム７は、絶縁層５を間に挟み、電気的に絶縁されている。例えばＩＧＢＴ等の第１半導体素子２と例えばダイオード等の第２半導体素子３とは、それぞれ、はんだ４により第１リードフレーム７と接合される。金属ワイヤ１１は、第１半導体素子２と第２半導体素子３、および、第２半導体素子３と第２リードフレーム８との間を接続する。第１半導体素子２および第２半導体素子３は、第１電子部品の一例である。金属ワイヤ１１、第１半導体素子２および第２半導体素子３は、第１封止樹脂１０により、第１リードフレーム７の電子部品搭載用の電極１５、１６の一方の面と放熱板６の一方の面とを露出させて、樹脂封止されている。チップ型電子部品１３と電極１５、１６（図２参照）は、それぞれ、はんだ１２により接続され、第２封止樹脂１４により樹脂封止されている。チップ型電子部品１３は、電子部品の一例であり、例えばスナバコンデンサであり、第２電子部品の一例である。第１封止樹脂１０は、熱硬化性樹脂であり、モールド成形により封止するためのものである。第２封止樹脂１４は、熱硬化性樹脂であり、第１封止樹脂１０で封止されずに露出した電極１５、１６とチップ型電子部品１３が実装された領域を、モールド成形により封止するためのものである。本実施の形態のように、第１封止樹脂１０および第２封止樹脂１４により樹脂封止を２段階に分割して行っても、これらは樹脂材料同士であるため密着性などは問題にならず、パッケージとしての耐湿性や絶縁性などの機能上の問題はない。本実施の形態は、このように、第１半導体素子２および第２半導体素子３を樹脂封止する第１封止樹脂１０と、チップ型電子部品１３を樹脂封止する第２封止樹脂１４とを別々に樹脂封止することにより、第１封止樹脂１０を樹脂封止した後、第２封止樹脂１４を樹脂封止する前に、チップ型電子部品１３を変更することができる。また、チップ型電子部品１３の一例であるスナバコンデンサを、半導体素子の上方に配置することなく、半導体素子の近傍に配置できるため、ノイズ低減の効果も十分得られる。
次に、図２に基づき、電力用半導体装置１の電気的接続について説明する。基板である第１リードフレーム７および第２リードフレーム８上に搭載される第１半導体素子２ａ、２ｂ（図１における２に相当）と、第１リードフレーム７および第２リードフレーム８上に搭載される第２半導体素子３ａ、３ｂ（図１における３に相当）とは、それぞれ、はんだにより接合される。また、金属ワイヤ１１で第１半導体素子２ａと第２半導体素子３ａ、および、第１半導体素子２ｂと第２半導体素子３ｂは、逆並列で接続される。さらに、第２半導体素子３ａと第２リードフレーム８および、第２半導体素子３ｂと第３リードフレーム９の間も金属ワイヤ１１で接続される。これら構成により、インバータ回路を構成する１相分の回路となる。また、第１リードフレーム７に接続されている電極１５と、第３リードフレーム９に接続される電極１６とに、チップ型電子部品１３が、はんだにより接続されている。
次に、図３〜図７を用いて実施の形態１における半導体装置の製造方法を説明する。
図３は実施の形態１における半導体装置の製造工程を示すフローチャートであり、図４（ａ）〜（ｇ）は実施の形態１における半導体装置の製造工程を順に示す断面模式図である。図５は第１封止樹脂を形成する第１封止金型の構成を説明する図、図６は第２封止樹脂を形成する第２封止金型の構成を説明する図である。図７は実施の形態１におけるチップ型電子部品の実装を示す図である。なお、図４〜６は、図２の紙面右側から見た断面模式図である。
図３、図４に基づき、電力用半導体装置の製造工程について説明する。
チップダイボンド工程（図３のＳ１）は、図４（ａ）に示すように絶縁層５によって放熱板６と接着された第１リードフレーム７、第２リードフレーム８に対し、第１半導体素子２、第２半導体素子３を、はんだ４により接合する工程である。その結果は、図４（ｂ）で示されている。
ワイヤボンド工程（図３のＳ２）では、第１半導体素子２、第２半導体素子３、第２リードフレーム８に対し、アルミなどの金属ワイヤ１１を直接接合する工程である。その結果は、図４（ｃ）で示されている。
樹脂封止用の第１封止金型２０にセットして（図３のＳ３）、第１封止樹脂１０により、第１半導体素子２、第２半導体素子３および金属ワイヤ１１を樹脂封止する１回目の樹脂封止を行い（図３のＳ４）、第１封止金型２０から取り出しを行う（図３のＳ５）。この時、チップ型電子部品１３を搭載する電極１５、１６を、第１封止樹脂１０から露出させておく。その結果は、図４（ｄ）で示されている。ここで、１回目の樹脂封止（図３のＳ４）の工程が、第１工程である。
従来では、この後、封止樹脂を研磨して配線形成を行う工程を必要としているが、本発明では当該工程を必要としない。その理由を図５に基づいて説明する。
図５に示すように、１回目の樹脂封止を行うための第１封止金型２０には、チップ型電子部品１３（図１参照）を実装する領域（電極１５、１６）に相当する部分に樹脂封止用のキャビティがなく、第１封止金型２０をクランプすると、電極１５および電極１６が、第１封止金型２０の内面で押圧されるように第１封止金型２０に接触する。そのため、１回目の樹脂封止工程において、その領域には、第１封止樹脂１０が充填されず、電極１５と電極１６は、第１封止金型２０との接触面が露出することになる。本実施の形態では、この露出した領域にチップ型電子部品１３を実装することができるため、従来のように、封止樹脂上にチップ型電子部品１３を実装するために封止樹脂の研磨や配線形成工程が不要になる。
次に、第１封止樹脂１０から露出する電極１５および電極１６上にはんだ１２を供給する（図３のＳ６）。その結果は図４（ｅ）に示されている。次に、電極１５および電極１６にまたがってチップ型電子部品１３を実装し（図３のＳ７）、はんだを加熱し（図３のＳ８）、電極１５および電極１６とチップ型電子部品１３との接合を行う。この結果は図４（ｆ）に示されている。なお、このはんだ１２を加熱する際は、第１封止樹脂１０が溶解しないように、第１封止樹脂１０が溶融しない温度での加熱や、短時間での加熱、特定部分のみのレーザでの加熱などが望ましい。ここで、ここで、チップ型電子部品１３の実相（図３のＳ７）の工程が、第２工程である。
最後に、チップ型電子部品１３を第２封止金型２１にセットし（図３のＳ９、図６）、第２封止樹脂１４で、チップ型電子部品１３を樹脂封止する２回目の樹脂封止を行い（図３のＳ１０）、第２封止金型から取り出し（図３のＳ１１）、実施の形態１における半導体装置が製造される。この結果は図４（ｇ）に示されている。ここで、２回目の樹脂封止（図３のＳ１０）の工程が、第３工程である。
図７は、本発明の実施の形態１におけるチップ型電子部品の実装を示す図である。なお、図７は、図２のＹ−Ｙ’断面図であり、図２の紙面上側から見た断面模式図である。
図２，図７に示すように、先の図４（ｄ）で説明した第１封止樹脂１０の樹脂封止により、互いに向かい合う電極１５と電極１６において、電極１５および電極１６の向かい合う辺と、それらに隣接する辺の少なくとも一部上に第１封止樹脂１０が設けられ、電極１５および電極１６上の搭載領域（チップ型電子部品１３の搭載予定領域）には第１封止樹脂１０が設けられない。すなわち、本実施の形態の電力用半導体装置１は、チップ型電子部品１３を第１リードフレーム７および第３リードフレーム９にまたがって搭載し、チップ型電子部品１３の下部の第１リードフレーム７および第３リードフレーム９との間では、第１封止樹脂１０とリードフレーム７、９のチップ型電子部品１３の搭載面とが同一平面となるように樹脂封止している。また、第１封止樹脂１０の電極１５および電極１６の周辺部における端部の形状は、第１封止金型からの離型を容易にするために、０°より大きく４５°以下の傾斜が設けられる。また、パッケージ端面にも、同様に０°より大きく４５°以下の傾斜が設けられる。また、電極１５と電極１６間にも第１封止樹脂１０が充填され、第１封止金型２０（図５参照）の内部面と接触していた電極１５と電極１６の電極面と、電極１５と電極１６間に充填された樹脂面はほぼ同一高さで揃うことになる。このとき、第１封止樹脂１０がソルダーレジストの役割も果たすため、チップ型電子部品１３を実装する上でのアライメントを容易にするとともに、はんだ流れの防止をすることが可能となる。
また、第１封止樹脂１０と第２封止樹脂１４とは、異なる材料でもよい。例えば、第１封止樹脂１０は、モールド成形に適した１６０℃から１９０℃で熱硬化処理できる熱硬化性樹脂が望ましく、半導体素子からの発熱などへの耐熱性などに優れるものが望ましい。また、第２封止樹脂１４は、第１封止樹脂１０の硬化温度より低い温度、例えば１００℃から１５０℃で熱硬化処理できる熱硬化性樹脂が望ましい。さらには、第１封止樹脂１０は、その硬化温度が第２封止樹脂１４の硬化温度よりも４０℃以上かつ６０℃以下高いものが好ましい。これにより例えば、第２封止樹脂１４を第２封止金型による樹脂封止でなく、ポッティングなどによる樹脂封止で行うことで、金型を減らすことも可能である。
以上のように、本実施の形態では、複数の半導体素子を搭載する半導体装置において、必須の半導体素子等の電子部品を搭載した後、例えばスナバコンデンサなどの変更の可能性のある電子部品の搭載領域を開口して１回目の樹脂封止を行い、その後、変更の可能性のある電子部品を搭載して２回目の樹脂封止を行う。このように半導体装置を製造すると、例えばスナバコンデンサ（変更の可能性のある電子部品）を搭載した後に特性検査を行うことにより、すでに搭載した電子部品との整合性や、特性の調整のためにスナバコンデンサを変更する必要が生じた場合でも、容易に変更することができる。さらに、同じ基板や並立する基板上に複数の電子部品を容易に搭載することができるため、電子部品同士を近接して搭載しながら、封止樹脂の研磨や電極の形成が不要になり、複数の電子部品を容易に樹脂封止することができる。
（実施の形態２）
図８は、実施の形態２におけるチップ型電子部品の実装を示す図である。なお、図８は、実施の形態１の図７に対応する図である。
実施の形態２の半導体装置は、１回目の樹脂封止工程において、電極１５および電極１６の端部領域上に、第１封止樹脂１０の厚みが薄い、突出部２２を設けることを特徴とする。このように、電極１５、１６の端部領域に突出部２２を設けて、はんだの流れを制御することにより、チップ型電子部品１３用のはんだ１２の量を少なくすることができ、はんだ１２がチップ型電子部品１３の電極上部まで上がることを防止できる。この第１封止樹脂１０の突出部２２の厚みは、必要なはんだ１２の量に対応させてできる限り薄くすることが望ましく、例えば、３００μｍ以下であることが望ましい。
なお、以上の各実施の形態において、半導体素子やチップ型電子部品は任意の電子部品を用いることができ、各種半導体装置に適用することができ、電力用半導体素子を搭載して電力用半導体装置等に適用することもできる。
本発明は、第１電子部品と共に第２電子部品が搭載された、複数の電子部品を搭載する半導体装置に有用である。
１ 電力用半導体装置
２、２ａ、２ｂ 第１半導体素子
３、３ａ、３ｂ 第２半導体素子
４ はんだ
５ 絶縁層
６ 放熱板
７ 第１リードフレーム
８ 第２リードフレーム
９ 第３リードフレーム
１０ 第１封止樹脂
１１ 金属ワイヤ
１２ はんだ
１３ チップ型電子部品
１４ 第２封止樹脂
１５、１６ 電極
１７ 配線
１８ コンタクト電極
１９ パワー半導体素子
２０ 第１封止金型
２１ 第２封止金型
２２ 突出部
３０、３１ 封止樹脂

Claims (11)

  1. 第１電子部品と第２電子部品とを搭載する半導体装置の製造方法であって、
    第１封止金型を用いて前記第１電子部品が搭載されたリードフレームを第１封止樹脂で封止することで、前記リードフレーム上の前記第２電子部品の搭載領域が露出した状態で前記第１電子部品を樹脂封止する第１工程と、
    前記第２電子部品の搭載領域に前記第２電子部品を搭載する第２工程と、
    第２封止金型を用いて前記第２電子部品の搭載領域および前記第２電子部品を第２封止樹脂で樹脂封止する第３工程と、を有する、
    半導体装置の製造方法。
  2. 前記リードフレームは複数存在し、
    前記第１工程では、前記第２電子部品の下部においては、２つの前記リードフレーム間の前記第１封止樹脂と２つの前記リードフレームの前記第２電子部品の搭載面とが同一平面になるように樹脂封止し、
    前記第２工程では、前記第２電子部品を２つの前記リードフレームにまたがって搭載する、
    請求項１記載の半導体装置の製造方法。
  3. 前記第２工程では、前記第２電子部品は、前記第１封止樹脂の融点よりも低い温度で加熱されて接合するはんだ接合により前記第２電子部品の搭載領域に搭載される、
    請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第２工程と前記第３工程との間に、当該半導体装置の特性検査を行い、検査結果に応じて前記第２電子部品を交換する、
    請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１封止樹脂は、その硬化温度が前記第２封止樹脂の硬化温度よりも４０℃以上かつ６０℃以下高い、
    請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第２電子部品が、スナバコンデンサである、
    請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１工程では、前記リードフレーム上において、前記第２電子部品の搭載領域の周囲に、前記第１封止樹脂の突出部を形成することを特徴とする、
    請求項１〜請求項６のいずれか１項に記載の半導体装置の製造方法。
  8. 複数のリードフレームと、
    １つの前記リードフレームに搭載される第１電子部品と、
    ２つの前記リードフレームにまたがって搭載される第２電子部品と、
    前記第１電子部品を樹脂封止する第１封止樹脂と、
    前記第２電子部品を樹脂封止する第２封止樹脂と、を有する、
    半導体装置。
  9. 前記第２電子部品の下部の２つの前記リードフレーム間では、前記第１封止樹脂が２つの前記リードフレームの前記第２電子部品の搭載面と同一平面に樹脂封止された、
    請求項８記載の半導体装置。
  10. 前記第２電子部品が、スナバコンデンサである、
    請求項８または請求項９記載の半導体装置。
  11. 前記リードフレーム上において、前記第２電子部品の搭載領域の周囲に、前記第１封止樹脂の突出部が形成された、
    請求項８〜請求項１０のいずれか１項に記載の半導体装置。
JP2014113656A 2014-06-02 2014-06-02 半導体装置 Active JP6347323B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014113656A JP6347323B2 (ja) 2014-06-02 2014-06-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014113656A JP6347323B2 (ja) 2014-06-02 2014-06-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2015228422A true JP2015228422A (ja) 2015-12-17
JP6347323B2 JP6347323B2 (ja) 2018-06-27

Family

ID=54885743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014113656A Active JP6347323B2 (ja) 2014-06-02 2014-06-02 半導体装置

Country Status (1)

Country Link
JP (1) JP6347323B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159029A1 (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154540A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH02188946A (ja) * 1989-01-17 1990-07-25 Sharp Corp 樹脂封止型半導体装置及びその製造方法
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
JP2001243437A (ja) * 2000-02-29 2001-09-07 Toshiba Chem Corp データキャリアモジュール、データキャリア及びデータキャリアの製造方法
JP2002100710A (ja) * 2001-07-23 2002-04-05 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20060027479A1 (en) * 2004-07-28 2006-02-09 Albert Auburger Optical or electronic module and method for its production
JP2013157357A (ja) * 2012-01-26 2013-08-15 Nichia Chem Ind Ltd 発光装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154540A (ja) * 1987-12-11 1989-06-16 Nec Corp 半導体装置
JPH02188946A (ja) * 1989-01-17 1990-07-25 Sharp Corp 樹脂封止型半導体装置及びその製造方法
JPH07111299A (ja) * 1993-10-14 1995-04-25 Fuji Xerox Co Ltd 混成集積回路
JP2001243437A (ja) * 2000-02-29 2001-09-07 Toshiba Chem Corp データキャリアモジュール、データキャリア及びデータキャリアの製造方法
JP2002100710A (ja) * 2001-07-23 2002-04-05 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20060027479A1 (en) * 2004-07-28 2006-02-09 Albert Auburger Optical or electronic module and method for its production
JP2013157357A (ja) * 2012-01-26 2013-08-15 Nichia Chem Ind Ltd 発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159029A1 (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 半導体モジュール
JPWO2017159029A1 (ja) * 2016-03-15 2019-01-17 住友電気工業株式会社 半導体モジュール
JP7459672B2 (ja) 2020-06-10 2024-04-02 住友電気工業株式会社 半導体装置

Also Published As

Publication number Publication date
JP6347323B2 (ja) 2018-06-27

Similar Documents

Publication Publication Date Title
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US9240371B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP4254527B2 (ja) 半導体装置
US9524929B2 (en) Semiconductor module package and method of manufacturing the same
WO2014174573A1 (ja) 半導体装置およびその製造方法
WO2016072012A1 (ja) 電力用半導体装置およびその製造方法
TWI485819B (zh) 封裝結構及其製造方法
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
WO2016166834A1 (ja) 半導体装置
US9093277B2 (en) Semiconductor device and method of manufacturing the same
JP5983249B2 (ja) 半導体モジュールの製造方法
KR20150060036A (ko) 전력 반도체 모듈 및 그 제조 방법
US20150221580A1 (en) Semiconductor device and manufacturing method of the same
JP6697944B2 (ja) 電力用半導体装置
KR20200011890A (ko) 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP7067255B2 (ja) 半導体装置及び半導体装置の製造方法
JP6347323B2 (ja) 半導体装置
JP2015220295A (ja) パワーモジュール及びその製造方法
CN101764114A (zh) 一种倒装式封装结构及其制作方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP6907670B2 (ja) 半導体装置および半導体装置の製造方法
JP6012531B2 (ja) 半導体装置
WO2020079743A1 (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180515

R151 Written notification of patent or utility model registration

Ref document number: 6347323

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151